JPH0578229B2 - - Google Patents
Info
- Publication number
- JPH0578229B2 JPH0578229B2 JP62320605A JP32060587A JPH0578229B2 JP H0578229 B2 JPH0578229 B2 JP H0578229B2 JP 62320605 A JP62320605 A JP 62320605A JP 32060587 A JP32060587 A JP 32060587A JP H0578229 B2 JPH0578229 B2 JP H0578229B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- image signal
- line
- set value
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
〓産業上の利用分野〓
本発明は、フアクシミリに使用する自動利得制
御方法に関する。
御方法に関する。
〓従来の技術〓
フアクシミリは、文字、図形等の情報を記載し
た原稿が送信装置に送り込まれると、この原稿に
蛍光灯等の光を照射し、反射光を電荷結合素子で
アナログ画信号に変換し、この画信号を受信装置
へと伝送している。ところで、原稿に光を照射す
る蛍光灯等の発光機器は、使用期間や環境温度等
により照射する光の強度に差異が生じ、その光の
強度の差異は、１枚の原稿読取に際しても生じ
る。このため、電荷結合素子で読み取つた白と黒
を示すアナログ画信号には、同じ白を示すアナロ
グ画信号であつても電圧レベルに高低差が生じて
しまい、白を黒と読み違えて伝送するといつた情
報を正確に送信できない事態が生じる。そこで、
その電圧レベルを一定にするため、フアクシミリ
装置には自動利得制御回路が内蔵されているが、
従来のフアクシミリには、アナログ回路の自動利
得制御回路が使われていた。
た原稿が送信装置に送り込まれると、この原稿に
蛍光灯等の光を照射し、反射光を電荷結合素子で
アナログ画信号に変換し、この画信号を受信装置
へと伝送している。ところで、原稿に光を照射す
る蛍光灯等の発光機器は、使用期間や環境温度等
により照射する光の強度に差異が生じ、その光の
強度の差異は、１枚の原稿読取に際しても生じ
る。このため、電荷結合素子で読み取つた白と黒
を示すアナログ画信号には、同じ白を示すアナロ
グ画信号であつても電圧レベルに高低差が生じて
しまい、白を黒と読み違えて伝送するといつた情
報を正確に送信できない事態が生じる。そこで、
その電圧レベルを一定にするため、フアクシミリ
装置には自動利得制御回路が内蔵されているが、
従来のフアクシミリには、アナログ回路の自動利
得制御回路が使われていた。
〓発明が解決しようとする問題点〓
従来のフアクシミリに使用されていた自動利得
制御回路は、アナログ回路であつたため、複雑で
コストが高く、しかも精度が低いといつた問題点
があつた。
制御回路は、アナログ回路であつたため、複雑で
コストが高く、しかも精度が低いといつた問題点
があつた。
本発明フアクシミリにおける自動利得制御方法
は上記の問題点の解消を目的とする。
は上記の問題点の解消を目的とする。
〓問題点を解決するための手段〓
電荷結合素子で読み取つた１ラインのアナログ
画信号を、各ライン毎に逐次最小ピーク検出回路
により測定し、その各ラインの最低電圧値に、設
定値を下回る電圧値が検出された時には、中央処
理装置からのデータにより、パルス幅変調回路と
低域濾波器よりなるデジタルアナログ変換器で制
御用電圧を作り、この制御用電圧をラインとライ
ンの間で加える動作を最低電圧値が設定値に達す
るまで以降のラインで順次繰り返し行なうように
した。
画信号を、各ライン毎に逐次最小ピーク検出回路
により測定し、その各ラインの最低電圧値に、設
定値を下回る電圧値が検出された時には、中央処
理装置からのデータにより、パルス幅変調回路と
低域濾波器よりなるデジタルアナログ変換器で制
御用電圧を作り、この制御用電圧をラインとライ
ンの間で加える動作を最低電圧値が設定値に達す
るまで以降のラインで順次繰り返し行なうように
した。
〓作用〓
フアクシミリ送信装置に原稿が送り込まれる
と、この原稿へ蛍光灯等の光源から光が照射さ
れ、その反射光を電荷結合素子で読み取る。尚、
電荷結合素子は主走査の１ラインの画素数に相当
する数が１列に並べられている。この電荷結合素
子で読み取つたアナログ画信号は１ライン毎に逐
次最小ピーク検出回路で測定されるが、この内、
白を示す画信号で電圧レベルの最低値に設定値を
下回るものが検出されると、これを中央処理装置
が読み込み、パルス幅変調回路と低域濾波器より
なるデジタルアナログ変換器へデータを出力す
る。パルス幅変調回路と低域濾波器よりなるデジ
タルアナログ変換器は、中央処理装置のデータに
より制御用電圧を作り、設定値を下回つたアナロ
グ画信号にこの制御用電圧が加えられる。そして
制御されたアナログ画信号は再び最小ピーク検出
回路で測定される。ここで再び電圧レベルの最低
値が測定され、その値が設定値を上回るまでこの
操作は複数回繰り返えし行われ、電荷結合素子か
らのアナログ画信号の最低レベルは、伝送に適し
た電圧へと利得を制御される。
と、この原稿へ蛍光灯等の光源から光が照射さ
れ、その反射光を電荷結合素子で読み取る。尚、
電荷結合素子は主走査の１ラインの画素数に相当
する数が１列に並べられている。この電荷結合素
子で読み取つたアナログ画信号は１ライン毎に逐
次最小ピーク検出回路で測定されるが、この内、
白を示す画信号で電圧レベルの最低値に設定値を
下回るものが検出されると、これを中央処理装置
が読み込み、パルス幅変調回路と低域濾波器より
なるデジタルアナログ変換器へデータを出力す
る。パルス幅変調回路と低域濾波器よりなるデジ
タルアナログ変換器は、中央処理装置のデータに
より制御用電圧を作り、設定値を下回つたアナロ
グ画信号にこの制御用電圧が加えられる。そして
制御されたアナログ画信号は再び最小ピーク検出
回路で測定される。ここで再び電圧レベルの最低
値が測定され、その値が設定値を上回るまでこの
操作は複数回繰り返えし行われ、電荷結合素子か
らのアナログ画信号の最低レベルは、伝送に適し
た電圧へと利得を制御される。
〓実施例〓
本発明方法は、フアクシミリの送信装置に使用
され、電荷結合素子で読み取られた１ラインの白
と黒を示すアナログ画信号の、主に白を示すアナ
ログ画信号の最低レベルを制御する。
され、電荷結合素子で読み取られた１ラインの白
と黒を示すアナログ画信号の、主に白を示すアナ
ログ画信号の最低レベルを制御する。
第１図は本発明方法を実施する装置の一実施態
様を示したブロツク図で、電荷結合素子から入力
端子１に与えられるアナログ画信号を、電圧制御
増幅器２で出力電圧を増巾制御し、最小ピーク検
出回路３へと送るように構成してある。この最小
ピーク検出回路３は設定値と入力値を比較して、
入力値が設定値よりも上か或いは下かを測定する
ためのもので、入力されたアナログ画信号の最低
電圧値が設定値を上回つているか、或いは下回つ
ているかを検出する。この最小ピーク検出回路３
における設定値は次のようにして設定する。電荷
結合素子は、主走査の１ラインの画素数に相当す
る数が１列に並べられており、A4判の原稿を送
信する機能のフアクシミリ装置であつては、分解
能を８画素／mmとすると、約1700個の電荷結合素
子が１列に並べられている。この電荷結合素子列
で読み取つたアナログ画信号には温度変化等によ
り、ラインによつて電圧レベルに高低差が生ず
る。第２図は１ライン全白のアナログ画信号を３
例図示したもので、同図中、縦軸は電圧値、横軸
は時間を示している。この第２図において、原稿
中の１ラインが全て白を読み取つた第１の電圧レ
ベルを示したアナログ画信号Ａに着目し、この第
１のアナログ画信号Ａの最低レベルの電圧値を設
定値として設定する。本実施例では、3.125Vを
設定値としてある。そこで、第２の全白を読み取
つたアナログ画信号Ｂが最小ピーク検出回路３で
測定され、その画信号Ｂの最低レベルの電圧値が
設定値3.125Vを上回つていれば、図示しない送
信機構へと出力されるように構成してある。一
方、第３の全白を読み取つたアナログ画信号Ｃが
最小ピーク検出回路３で検出され、その画信号Ｃ
の最低レベルの電圧値が設定値3.125Vを下回つ
た場合、最小ピーク検出回路３から中央処理装置
４へと信号が送られるように構成してある。この
中央処理装置４は、デジタルアナログ変換器５へ
８ビツトのデータを操作し、設定値を下回つたア
ナログ画信号Ｃに制御電圧を加え、最低レベルが
設定値を上回るように制御するためのものであ
る。中央処理装置４のデータにより制御電圧を出
力するデジタルアナログ変換器５は、パルス幅変
調回路６と低域濾波器７よりなり、パルス幅変調
回路６は、入力数値に応じてパルス幅の違う波形
を作るためのもので、中央処理装置４からの入力
数値に応じて、変化させた一定周期、一定振幅の
パルス列を低域濾波器７へと出力する。低域濾波
器７は、パルス幅変調回路６で作られた波形を直
流電圧に変換し、この制御した電圧を、再び電圧
制御増幅器２へと出力するためのもので、第３図
にパルス幅変調回路６で作られた波形と、低域濾
波器７の出力電圧の関係を例示した。第３図Ａ
は、中央処理装置４からのデータによりパルス幅
変調回路６で作つた第１のパルス幅Ｗ１が20％の
PWM波形P1を、このパルス幅Ｗ１のデータに基
づき低域濾波器７を通すことにより平滑化し、直
流電圧Ｌ１に変換した関係を示し、第３図Ｂは第
２のパルス幅Ｗ２が50％のPWM波形Ｐ２から変
換した直流電圧Ｌ２の関係を示し、第３図Ｃは第
３のパルス幅Ｗ３が80％のPWM波形Ｐ３から変
換した直流電圧Ｌ３の関係を示している。このデ
ジタルアナログ変換器５による制御電圧は、アナ
ログ画信号の最低電圧値が設定値を上回るまで繰
り返えし出力される。第４図は最小ピーク検出回
路３で測定された、アナログ画信号の最低電圧値
が設定値を下回つた時の、最小ピーク検出回路
３、中央処理装置４及びデジタルアナログ変換器
５による利得制御処理の一例を示したフローチヤ
ートである。
様を示したブロツク図で、電荷結合素子から入力
端子１に与えられるアナログ画信号を、電圧制御
増幅器２で出力電圧を増巾制御し、最小ピーク検
出回路３へと送るように構成してある。この最小
ピーク検出回路３は設定値と入力値を比較して、
入力値が設定値よりも上か或いは下かを測定する
ためのもので、入力されたアナログ画信号の最低
電圧値が設定値を上回つているか、或いは下回つ
ているかを検出する。この最小ピーク検出回路３
における設定値は次のようにして設定する。電荷
結合素子は、主走査の１ラインの画素数に相当す
る数が１列に並べられており、A4判の原稿を送
信する機能のフアクシミリ装置であつては、分解
能を８画素／mmとすると、約1700個の電荷結合素
子が１列に並べられている。この電荷結合素子列
で読み取つたアナログ画信号には温度変化等によ
り、ラインによつて電圧レベルに高低差が生ず
る。第２図は１ライン全白のアナログ画信号を３
例図示したもので、同図中、縦軸は電圧値、横軸
は時間を示している。この第２図において、原稿
中の１ラインが全て白を読み取つた第１の電圧レ
ベルを示したアナログ画信号Ａに着目し、この第
１のアナログ画信号Ａの最低レベルの電圧値を設
定値として設定する。本実施例では、3.125Vを
設定値としてある。そこで、第２の全白を読み取
つたアナログ画信号Ｂが最小ピーク検出回路３で
測定され、その画信号Ｂの最低レベルの電圧値が
設定値3.125Vを上回つていれば、図示しない送
信機構へと出力されるように構成してある。一
方、第３の全白を読み取つたアナログ画信号Ｃが
最小ピーク検出回路３で検出され、その画信号Ｃ
の最低レベルの電圧値が設定値3.125Vを下回つ
た場合、最小ピーク検出回路３から中央処理装置
４へと信号が送られるように構成してある。この
中央処理装置４は、デジタルアナログ変換器５へ
８ビツトのデータを操作し、設定値を下回つたア
ナログ画信号Ｃに制御電圧を加え、最低レベルが
設定値を上回るように制御するためのものであ
る。中央処理装置４のデータにより制御電圧を出
力するデジタルアナログ変換器５は、パルス幅変
調回路６と低域濾波器７よりなり、パルス幅変調
回路６は、入力数値に応じてパルス幅の違う波形
を作るためのもので、中央処理装置４からの入力
数値に応じて、変化させた一定周期、一定振幅の
パルス列を低域濾波器７へと出力する。低域濾波
器７は、パルス幅変調回路６で作られた波形を直
流電圧に変換し、この制御した電圧を、再び電圧
制御増幅器２へと出力するためのもので、第３図
にパルス幅変調回路６で作られた波形と、低域濾
波器７の出力電圧の関係を例示した。第３図Ａ
は、中央処理装置４からのデータによりパルス幅
変調回路６で作つた第１のパルス幅Ｗ１が20％の
PWM波形P1を、このパルス幅Ｗ１のデータに基
づき低域濾波器７を通すことにより平滑化し、直
流電圧Ｌ１に変換した関係を示し、第３図Ｂは第
２のパルス幅Ｗ２が50％のPWM波形Ｐ２から変
換した直流電圧Ｌ２の関係を示し、第３図Ｃは第
３のパルス幅Ｗ３が80％のPWM波形Ｐ３から変
換した直流電圧Ｌ３の関係を示している。このデ
ジタルアナログ変換器５による制御電圧は、アナ
ログ画信号の最低電圧値が設定値を上回るまで繰
り返えし出力される。第４図は最小ピーク検出回
路３で測定された、アナログ画信号の最低電圧値
が設定値を下回つた時の、最小ピーク検出回路
３、中央処理装置４及びデジタルアナログ変換器
５による利得制御処理の一例を示したフローチヤ
ートである。
ステツプ１では、中央処理装置４レジスタの８
ビツトデータb7〜b0に０を入れ、初期化を行い、
ループカウンタのｎに７を入れる。
ビツトデータb7〜b0に０を入れ、初期化を行い、
ループカウンタのｎに７を入れる。
ステツプ２では、まず上記データのうちb7に１
を入れる。
を入れる。
ステツプ３では、パルス幅変調回路６ポート、
即ち、中央処理装置４ポートにb7〜b0を出力す
る。
即ち、中央処理装置４ポートにb7〜b0を出力す
る。
ステツプ４は遅延回路でパルス幅変調回路６で
作成した波形を、低域濾波器７で直流電圧に変換
する間の１ライン時間を待機する。
作成した波形を、低域濾波器７で直流電圧に変換
する間の１ライン時間を待機する。
ステツプ５では、１ライン読取を行う。即ち、
最小ピーク検出回路３で１ラインのアナログ画信
号の最低電圧値を測定し、この値が、本実施例で
は3.125Vの設定値を下回つているときは、ピー
クフラグを立てる。
最小ピーク検出回路３で１ラインのアナログ画信
号の最低電圧値を測定し、この値が、本実施例で
は3.125Vの設定値を下回つているときは、ピー
クフラグを立てる。
ステツプ６では、最小ピーク検出回路３からピ
ークフラグを読込む。この時、設定値3.125Vを
下回る電圧値を測定した時には「１」が立つてい
る。
ークフラグを読込む。この時、設定値3.125Vを
下回る電圧値を測定した時には「１」が立つてい
る。
ステツプ７では、中央処理装置４の入力ポート
が「０」か「１」かを判定する。
が「０」か「１」かを判定する。
ステツプ７で中央処理装置４の入力ポートが
「０」であれば、最小ピーク検出回路３で測定し
たアナログ画信号の最低電圧値が設定値を下回つ
ているので、利得制御は収束し、「１」であれば
再度の利得制御を行うためステツプ８でb7に１を
入れる。
「０」であれば、最小ピーク検出回路３で測定し
たアナログ画信号の最低電圧値が設定値を下回つ
ているので、利得制御は収束し、「１」であれば
再度の利得制御を行うためステツプ８でb7に１を
入れる。
ステツプ９ではｎ＝ｎ−１の右式ｎに７〜０の
数値を入れる。即ち、ステツプ７での判定が
「０」であれば、ｎ＝−１となり、「１」であれば
右式ｎに７を入れｎ＝６となる。
数値を入れる。即ち、ステツプ７での判定が
「０」であれば、ｎ＝−１となり、「１」であれば
右式ｎに７を入れｎ＝６となる。
ステツプ10では、ステツプ９のｎがｎ＜０かど
うかを判定する。
うかを判定する。
ステツプ７での判定が「０」であれば、ステツ
プ10での判定は−１＜０となり、利得制御は収束
する。
プ10での判定は−１＜０となり、利得制御は収束
する。
一方、ステツプ７での判定が「１」であればｎ
＝６となり、ステツプ10での判定は０を上回り、
利得制御を繰り返えす。即ち、ステツプ２からの
制御がステツプ10での判定ｎ＜０となるまで最大
８回まで利得制御は繰り返えされる。
＝６となり、ステツプ10での判定は０を上回り、
利得制御を繰り返えす。即ち、ステツプ２からの
制御がステツプ10での判定ｎ＜０となるまで最大
８回まで利得制御は繰り返えされる。
〓発明の効果〓
本発明フアクシミリにおける自動利得制御方法
は、電荷結合素子で読み取つた１ラインのアナロ
グ画信号を、各ライン毎に逐次最小ピーク検出回
路で測定するので、原稿用紙の全面に亘つて均一
な制御を行うことができ、最小ピーク検出回路で
設定値を下回る電圧値を検出したときには、中央
処理装置からのデータにより、パルス幅変調回路
と低域濾波器よりなるデジタルアナログ変換器で
制御用電圧を作り、この制御用電圧をラインとラ
インの間で加える動作を最低電圧値が設定値に達
するまで以降のライン間で順次繰り返し加えて設
定値を上回るように制御するので、各ラインのア
ナログ画信号は全て伝送に適した電圧にすること
ができ、その制御用電圧を作るデジタルアナログ
変換器は、パルス幅変調回路と低域濾波器で構成
してあり、簡単で低コストに製作でき、しかも高
精度の制御を行うことができるものである。
は、電荷結合素子で読み取つた１ラインのアナロ
グ画信号を、各ライン毎に逐次最小ピーク検出回
路で測定するので、原稿用紙の全面に亘つて均一
な制御を行うことができ、最小ピーク検出回路で
設定値を下回る電圧値を検出したときには、中央
処理装置からのデータにより、パルス幅変調回路
と低域濾波器よりなるデジタルアナログ変換器で
制御用電圧を作り、この制御用電圧をラインとラ
インの間で加える動作を最低電圧値が設定値に達
するまで以降のライン間で順次繰り返し加えて設
定値を上回るように制御するので、各ラインのア
ナログ画信号は全て伝送に適した電圧にすること
ができ、その制御用電圧を作るデジタルアナログ
変換器は、パルス幅変調回路と低域濾波器で構成
してあり、簡単で低コストに製作でき、しかも高
精度の制御を行うことができるものである。
パルス幅変調回路を用いてデジタル／アナログ
変換器を構成し、このデジタル／アナログ変換器
と電圧増幅機等をICにした場合、デジタル／ア
ナログ変換器→低減ろ波器→電圧制御増幅器にい
たる配線（シリコンチツプ上の配線パターン）が
一本となつて、ICの規模を小さくすることがで
きるという効果を有する。
変換器を構成し、このデジタル／アナログ変換器
と電圧増幅機等をICにした場合、デジタル／ア
ナログ変換器→低減ろ波器→電圧制御増幅器にい
たる配線（シリコンチツプ上の配線パターン）が
一本となつて、ICの規模を小さくすることがで
きるという効果を有する。
また、本発明は、１ラインの全ての画素の中か
ら最小の値を検出してゲインを制御するため、よ
り正確なゲインの制御が可能となる。
ら最小の値を検出してゲインを制御するため、よ
り正確なゲインの制御が可能となる。
第１図は本発明方法を実施する装置の一実施態
様を示したブロツク図、第２図は電荷結合素子で
読み取つたアナログ画信号を例示したグラフ、第
３図はデジタルアナログ変換器での、パルス幅変
調回路で作られた波形を低域濾波器で直流電圧に
変換する関係を示した波形図、第４図は本発明方
法による利得制御処理の一例を示したフローチヤ
ート。 １……アナログ画信号の入力端子、２……電圧
制御増幅器、３……最小ピーク検出回路、４……
中央処理装置、５……デジタルアナログ変換器、
６……パルス幅変調回路、７……低域濾波器。
様を示したブロツク図、第２図は電荷結合素子で
読み取つたアナログ画信号を例示したグラフ、第
３図はデジタルアナログ変換器での、パルス幅変
調回路で作られた波形を低域濾波器で直流電圧に
変換する関係を示した波形図、第４図は本発明方
法による利得制御処理の一例を示したフローチヤ
ート。 １……アナログ画信号の入力端子、２……電圧
制御増幅器、３……最小ピーク検出回路、４……
中央処理装置、５……デジタルアナログ変換器、
６……パルス幅変調回路、７……低域濾波器。
Claims (1)
- １ 電荷結合素子で読み取つた１ラインのアナロ
グ画信号を、各ライン毎に逐次最小ピーク検出回
路により測定し、その各ラインの最低電圧値に、
設定値を下回る電圧値が検出された時には、中央
処理装置からのデータにより、パルス幅変調回路
と低域濾波器よりなるデジタルアナログ変換器で
制御用電圧を作り、この制御用電圧をラインとラ
インの間で加える動作を最低電圧値が設定値に達
するまで以降のライン間で順次繰り返えし行なう
フアクシミリにおける自動利得制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320605A JPH01162074A (ja) | 1987-12-18 | 1987-12-18 | フアクシミリにおける自動利得制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320605A JPH01162074A (ja) | 1987-12-18 | 1987-12-18 | フアクシミリにおける自動利得制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162074A JPH01162074A (ja) | 1989-06-26 |
| JPH0578229B2 true JPH0578229B2 (ja) | 1993-10-28 |
Family
ID=18123272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320605A Granted JPH01162074A (ja) | 1987-12-18 | 1987-12-18 | フアクシミリにおける自動利得制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01162074A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795758A (en) * | 1980-12-05 | 1982-06-14 | Canon Inc | Picture signal processor |
| JPS61102871A (ja) * | 1984-10-25 | 1986-05-21 | Sony Corp | 画像ａ／ｄ変換回路 |
| JPS61295763A (ja) * | 1985-06-24 | 1986-12-26 | Seiko Epson Corp | 画像読み取り装置 |
-
1987
- 1987-12-18 JP JP62320605A patent/JPH01162074A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795758A (en) * | 1980-12-05 | 1982-06-14 | Canon Inc | Picture signal processor |
| JPS61102871A (ja) * | 1984-10-25 | 1986-05-21 | Sony Corp | 画像ａ／ｄ変換回路 |
| JPS61295763A (ja) * | 1985-06-24 | 1986-12-26 | Seiko Epson Corp | 画像読み取り装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01162074A (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554583A (en) | Shading correction device | |
| US4578711A (en) | Video data signal digitization and correction system | |
| US4811037A (en) | Image processing apparatus | |
| JPH03285459A (ja) | 画像読取装置 | |
| EP0384708B1 (en) | Optical reading apparatus | |
| JPS5925267B2 (ja) | 光学文字読取装置 | |
| JPS6411467A (en) | Image input device | |
| JPH0578229B2 (ja) | ||
| JPS58134370A (ja) | アナログ走査信号を２進方形信号に変換する方法および装置 | |
| JPS6339141B2 (ja) | ||
| KR100466530B1 (ko) | 텔레비전 수상기의 화이트 밸런스 자동 조정장치및 조정방법 | |
| JPS61242170A (ja) | 信号処理装置 | |
| JP2675079B2 (ja) | ２値化処理回路 | |
| JP2622388B2 (ja) | ２値化処理回路 | |
| JPS61224781A (ja) | シエ−デイング補正制御方式 | |
| JPS6016768A (ja) | 画信号二値化方式 | |
| JP2577005B2 (ja) | ２値化処理回路 | |
| JPS62277857A (ja) | 映像信号２値化装置 | |
| JPS60220477A (ja) | 画像入力装置 | |
| JPS6354272B2 (ja) | ||
| JPH07177033A (ja) | ピーク値検出保持回路 | |
| JPS60182855A (ja) | 画像読取り装置 | |
| JPS63124676A (ja) | 画像信号２値化回路 | |
| JPS61202127A (ja) | 色識別装置 | |
| JPS63240267A (ja) | 画像入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |