JPH0576103U - Strip line - Google Patents

Strip line

Info

Publication number
JPH0576103U
JPH0576103U JP2251992U JP2251992U JPH0576103U JP H0576103 U JPH0576103 U JP H0576103U JP 2251992 U JP2251992 U JP 2251992U JP 2251992 U JP2251992 U JP 2251992U JP H0576103 U JPH0576103 U JP H0576103U
Authority
JP
Japan
Prior art keywords
strip line
dielectric substrate
strip
conductive film
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2251992U
Other languages
Japanese (ja)
Inventor
次朗 荻原
達也 今泉
利雄 清水
智 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2251992U priority Critical patent/JPH0576103U/en
Publication of JPH0576103U publication Critical patent/JPH0576103U/en
Pending legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【目 的】 ストリップ線路の小型化が可能で、しかも
高いQを得ることができるストリップラインを提供す
る。 【構 成】 ストリップラインは、一方の面にグランド
層となる導電膜14,15を形成した第1の誘電体基板
11,13に、表裏両面に導電膜を対向させて形成した
ストリップ線路16,17と、当該ストリップ線路1
6,17どうしを複数の個所で接続する導電膜20を形
成したスルーホール19とからなる第2の誘電体基板1
2が積層されて構成される。また、第1の誘電体基板の
第2の誘電体基板側の面には、第2の誘電体基板のスト
リップ線路と接するストリップ線路が形成されるように
構成される。
(57) [Summary] [Objective] The present invention provides a stripline capable of miniaturizing the stripline and obtaining a high Q. [Structure] The strip line is a strip line 16 formed by facing conductive films on both front and back surfaces to first dielectric substrates 11 and 13 having conductive films 14 and 15 serving as ground layers formed on one surface. 17 and the strip line 1
Second dielectric substrate 1 including through hole 19 in which conductive film 20 is formed to connect 6 and 17 at a plurality of points
2 are laminated and configured. Further, a strip line in contact with the strip line of the second dielectric substrate is formed on the surface of the first dielectric substrate on the side of the second dielectric substrate.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、伝送線路、共振器、またはフィルタとして単独、あるいは多層回路 基板の一部として使用されるストリップラインに関するものである。 なお、本明細書では、誘電体基板上に形成された導電膜を「ストリップ線路」 と記載し、前記ストリップ線路とグランド層とが形成された誘電体基板によって 構成される伝送路、共振器、またはフィルタ、およびこれらを多層回路基板等の 一部に形成したものを総称して「ストリップライン」と記載する。 The present invention relates to a strip line used alone as a transmission line, a resonator, or a filter, or as a part of a multilayer circuit board. In the present specification, the conductive film formed on the dielectric substrate is referred to as “strip line”, and the transmission line, the resonator, and the transmission line configured by the dielectric substrate on which the strip line and the ground layer are formed, Alternatively, the filters, and the filters formed on a part of a multilayer circuit board or the like are collectively referred to as “strip lines”.

【0002】[0002]

【従来の技術】[Prior Art]

図3は従来例におけるストリップラインを説明するための図である。 図3において、誘電体基板31の一方の面には、グランド層となる導電膜33 が形成されている。また、誘電体基板32の一方の面には、前記と同様にグラン ド層となる導電膜34と、他方の面に導電膜からなるストリップ線路35とが形 成されている。 そして、ストリップライン3は、誘電体基板31と誘電体基板32とが、スト リップ線路35を挟むようにして、図示されていない接着剤、あるいは熱圧着等 によって接合される。 このようにして、ストリップライン3は、ストリップ線路35によるインダク タと、ストリップ線路35とグランド層として形成された導電膜33、34とに よる容量とから構成される。 FIG. 3 is a diagram for explaining a stripline in a conventional example. In FIG. 3, a conductive film 33 1 serving as a ground layer is formed on one surface of the dielectric substrate 31. Further, on one surface of the dielectric substrate 32, a conductive film 34 serving as a ground layer and a strip line 35 composed of a conductive film are formed on the other surface, as described above. Then, in the strip line 3, the dielectric substrate 31 and the dielectric substrate 32 are bonded to each other with the strip line 35 interposed therebetween by an adhesive agent (not shown) or thermocompression bonding. In this way, the strip line 3 is composed of the inductor of the strip line 35 and the capacitance of the strip line 35 and the conductive films 33 and 34 formed as the ground layers.

【0003】 図3に示すストリップライン3を使用したフィルタは、同軸型共振器4によっ て形成したフィルタより挿入損失が大きい。これは同軸型共振器4のQよりも、 ストリップライン3のQの方が悪いからである。 そこで、ストリップライン3のQを良くするためには、図4に示すようなこと が考えられた。図4は誘電体基板の両方にストリップ線路が形成されたストリッ プラインの従来例を示す。 図4において、誘電体基板51は、一方の面にグランド層となる導電膜53と 、他方の面にストリップ線路55とが形成されている。また、誘電体基板52は 、一方の面に前記と同様にグランド層となる導電膜54と、他方の面に導電膜か らなるストリップ線路56とが形成されている。 そして、ストリップライン5は、前記ストリップ線路55およびストリップ線 路56が接するように誘電体基板51、52を接合することによって構成される 。 図4に示すストリップライン5におけるストリップ線路55は、図3に示すス トリップ線路35と同じ厚さであっても、誘電体基板51および52の両方に形 成することで倍の厚さのストリップ線路が得られる。したがって、ストリップ線 路の幅を広げずにストリップライン5のQを向上させることができる。The filter using the strip line 3 shown in FIG. 3 has a larger insertion loss than the filter formed by the coaxial resonator 4. This is because the Q of the strip line 3 is worse than the Q of the coaxial resonator 4. Therefore, in order to improve the Q of the strip line 3, the following is considered. FIG. 4 shows a conventional stripline in which striplines are formed on both dielectric substrates. In FIG. 4, the dielectric substrate 51 has a conductive film 53 serving as a ground layer on one surface and a strip line 55 on the other surface. In addition, the dielectric substrate 52 has a conductive film 54, which serves as a ground layer, on one surface and a strip line 56 made of a conductive film on the other surface, as described above. The strip line 5 is formed by joining the dielectric substrates 51 and 52 so that the strip line 55 and the strip line 56 are in contact with each other. Even if the strip line 55 in the strip line 5 shown in FIG. 4 has the same thickness as the strip line 35 shown in FIG. 3, by forming it on both the dielectric substrates 51 and 52, the strip line 55 has a double thickness. The track is obtained. Therefore, the Q of the strip line 5 can be improved without widening the width of the strip line.

【0004】 図5は両面にストリップ線路が形成された誘電体基板を図4に示す誘電体基板 によって挟持した従来例を示す。 図5において、誘電体基板61は、一方の面にグランド層となる導電膜64と 、他方の面にストリップ線路66とが形成されている。また、誘電体基板63は 、一方の面に前記と同様にグランド層となる導電膜65と、他方の面に導電膜か らなるストリップ線路69とが形成されている。また、誘電体基板62は、その 両面にストリップ線路67および68が形成されている。 そして、ストリップライン6は、前記誘電体基板61に形成されたストリップ 線路66と誘電体基板62に形成されたストリップ線路67とが接するように、 また、誘電体基板63に形成されたストリップ線路69と誘電体基板62に形成 されたストリップ線路68とが接するようにそれぞれ接合することによって構成 される。 図5に示すようにトリプレート構成とすることによって、ストリップライン6 は、小型でしかもQの高いものを得ることができる。FIG. 5 shows a conventional example in which a dielectric substrate having strip lines formed on both sides is sandwiched between the dielectric substrates shown in FIG. In FIG. 5, the dielectric substrate 61 has a conductive film 64 serving as a ground layer on one surface and a strip line 66 on the other surface. In addition, the dielectric substrate 63 has a conductive film 65, which is a ground layer, on one surface and a strip line 69 made of a conductive film is formed on the other surface, as described above. Further, strip lines 67 and 68 are formed on both surfaces of the dielectric substrate 62. The strip line 6 is formed so that the strip line 66 formed on the dielectric substrate 61 and the strip line 67 formed on the dielectric substrate 62 are in contact with each other, and the strip line 69 formed on the dielectric substrate 63. And the strip line 68 formed on the dielectric substrate 62 are bonded to each other so as to be in contact with each other. By adopting the triplate structure as shown in FIG. 5, it is possible to obtain a stripline 6 having a small size and a high Q.

【0005】[0005]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかし、ストリップラインのQを高くするため、図4および図5に示すような 構成にする場合、ストリップ線路が形成されている部分の厚さは、それ以外の部 分の厚さと膜厚分の差がある。そのために、それぞれの誘電体基板を圧着した場 合、圧着部分にかかる力は、不均一になる。このような状態で、それぞれの誘電 体基板が同時に焼成されると、前記不均一な力は、ストリップ線路と誘電体基板 との接着部分にかかり、この部分に剥がれ等の製造上の問題が発生する。 上記問題により、ストリップ線路の厚さは、無制限に厚く形成することができ ない。 また、Qを高くするため、ストリップ線路の幅を広げることも考えられるが、 そうすると、ストリップラインを小型化することができない。 However, in order to increase the Q of the strip line, when the structure shown in FIGS. 4 and 5 is used, the thickness of the portion where the strip line is formed is the same as that of the other portions and the film thickness. There is a difference. Therefore, when each dielectric substrate is pressure-bonded, the force applied to the pressure-bonded portion becomes non-uniform. In such a state, if the dielectric substrates are simultaneously fired, the non-uniform force will be applied to the bonded portion between the strip line and the dielectric substrate, and this will cause manufacturing problems such as peeling. To do. Due to the above problem, the thickness of the strip line cannot be made unlimitedly thick. Further, it is conceivable to widen the width of the strip line in order to increase Q, but if this is done, the strip line cannot be downsized.

【0006】 本考案は、以上のような課題を解決するためのもので、ストリップ線路の小型 化が可能で、しかも高いQを得ることができるストリップラインを提供すること を目的とする。An object of the present invention is to solve the above problems, and an object of the present invention is to provide a stripline capable of reducing the size of the stripline and obtaining a high Q.

【0007】[0007]

【課題を解決するための手段】[Means for Solving the Problems]

(第1考案) 前記目的を達成するために、本考案のストリップラインは、一方の面にグラン ド層となる導電膜(図1および図2の14および/または15)を形成した第1 の誘電体基板(図1および図2の11および/または13)に、表裏両面に導電 膜を対向させて形成したストリップ線路(図1および図2の16、17)と、当 該ストリップ線路(16、17)どうしを複数の個所で接続する導電膜(図1の 20)を形成したスルーホール(図1および図2の19)とからなる第2の誘電 体基板(図1および図2の12)が積層されるように構成される。 (First Invention) In order to achieve the above-mentioned object, the stripline of the present invention has a first conductive film (14 and / or 15 in FIGS. 1 and 2) to be a ground layer formed on one surface thereof. Strip lines (16 and 17 in FIGS. 1 and 2) formed by facing conductive films on both front and back surfaces of a dielectric substrate (11 and / or 13 in FIGS. 1 and 2) and the strip lines (16 , 17) a second dielectric substrate (12 in FIGS. 1 and 2) formed of a through hole (19 in FIGS. 1 and 2) formed with a conductive film (20 in FIG. 1) for connecting the plurality of portions. ) Are stacked.

【0008】 (第2考案) 本考案のストリップラインにおける第1の誘電体基板(11)の第2の誘電体 基板(12)側の面に、第2の誘電体基板(12)のストリップ線路(16およ び/または17))と接するようにストリップ線路(図2の21および/または 22)を形成するように構成される。(Second Invention) The strip line of the second dielectric substrate (12) is provided on the surface of the strip line of the present invention on the second dielectric substrate (12) side of the first dielectric substrate (11). (16 and / or 17)) to form a stripline (21 and / or 22 in FIG. 2).

【0009】[0009]

【作 用】[Work]

(第1考案および第2考案) 第2の誘電体基板には、その表裏両面に導電膜を対向させて形成したストリッ プ線路と、当該ストリップ線路どうしを複数の個所で接続する導電膜を形成した スルーホールとが設けられているため、スルーホール内に形成されている導電膜 の分、導電体の体積が多くなる。 したがって、同じ体積からなるストリップラインと比較して、Qを高くとるこ とができる。 また、第2の誘電体基板にスルーホールが設けられているため、第1および第 3の誘電体基板によって挟持する際に、接着剤の回り込み、あるいは基板部材の 食い込み等が良く、固着強度が高いものが得られる。 (First and Second Inventions) On the second dielectric substrate, a strip line formed by facing conductive films on both front and back surfaces thereof and a conductive film for connecting the strip lines at a plurality of points are formed. Since the through hole is provided, the volume of the conductor is increased by the amount of the conductive film formed in the through hole. Therefore, Q can be set higher than that of a strip line having the same volume. Further, since the second dielectric substrate is provided with the through holes, when the first dielectric substrate and the third dielectric substrate are sandwiched, the wraparound of the adhesive or the biting of the substrate member is good, and the fixing strength is high. You can get a high price.

【0010】[0010]

【実 施 例】【Example】

図1(イ)および(ロ)は本考案におけるストリップラインの一実施例を説明 するための図である。 図1(イ)および(ロ)において、誘電体基板11には、一方の面にグランド 層となる導電膜14が形成されている。また、誘電体基板13には、一方の面に 前記と同様にグランド層となる導電膜15が形成されている。 また、誘電体基板12には、その両面にストリップ線路16および17が形成 されていると共に、誘電体基板12を介してストリップ線路16および17を接 続する複数の貫通孔18が形成されている。そして、複数の貫通孔18には、導 電膜20が形成されてスルーホール19を構成している。 1 (a) and 1 (b) are views for explaining one embodiment of the strip line in the present invention. 1A and 1B, the dielectric substrate 11 has a conductive film 14 serving as a ground layer formed on one surface thereof. In addition, the conductive film 15 to be a ground layer is formed on one surface of the dielectric substrate 13 in the same manner as described above. Further, the dielectric substrate 12 has strip lines 16 and 17 formed on both surfaces thereof, and also has a plurality of through holes 18 connecting the strip lines 16 and 17 via the dielectric substrate 12. .. A conductive film 20 is formed in the plurality of through holes 18 to form a through hole 19.

【0011】 そして、ストリップライン1は、前記誘電体基板12に形成された複数のスル ーホール19によって接続されているストリップ線路16および17を、グラン ド層となる導電膜14が形成された誘電体基板11とグランド層となる導電膜1 5が形成された誘電体基板13とで挟持することによって構成される。 また、ストリップライン1は、誘電体基板11ないし13に、予めグランド層 となる導電膜14および15、ストリップ線路16および17、あるいはスルー ホール19を形成した後に、焼成することができる。なお、上記スルーホール1 9は、たとえばストリップ線路の幅が1.0mmのラインに対して、直径0.2 5mmで、1mm以内の間隔で設けられる。 また、誘電体基板11ないし13を焼成した後に、グランド層となる導電膜1 4および15、ストリップ線路16および17、あるいはスルーホール19を形 成し、これらを後から焼成することもできる。 さらに、誘電体基板11ないし13は、セラミック系あるいはガラスエポキシ 樹脂系等、誘電体部材であれば周知のものを使用できる。The strip line 1 includes strip lines 16 and 17 connected by a plurality of through holes 19 formed in the dielectric substrate 12, and a dielectric layer in which a conductive film 14 serving as a ground layer is formed. It is configured by being sandwiched between the substrate 11 and the dielectric substrate 13 on which the conductive film 15 serving as the ground layer is formed. Further, the strip line 1 can be fired after the conductive films 14 and 15, the strip lines 16 and 17, or the through holes 19 to be the ground layers are previously formed on the dielectric substrates 11 to 13. The through holes 19 have a diameter of 0.25 mm and are provided at intervals of 1 mm or less with respect to a line having a strip line width of 1.0 mm, for example. Alternatively, after firing the dielectric substrates 11 to 13, the conductive films 14 and 15, the strip lines 16 and 17, or the through holes 19 to be the ground layers are formed, and these can be fired later. Further, as the dielectric substrates 11 to 13, well-known dielectric members such as ceramic type or glass epoxy resin type can be used.

【0012】 以上のように、本実施例におけるストリップ線路16および17は、誘電体基 板12を介したスルーホール19によって接続されているため、図5に示すトリ プレート型のストリップライン6に比べてスルーホール19が形成されている分 低い抵抗となるので、同じ大きさであるにもかかわらずQを良くすることができ る。 また、セラミック等の基板を用いる場合には、基板となるグリーンシート上に グランド層、ストリップ線路、およびスルーホールを形成した後、焼成する前に 、熱によって圧着することができる。このような熱による圧着は、スルーホール に基板の一部が埋め込まれるようになり、強固に接合される。 このため、ストリップ線路16、17が形成された誘電体基板が焼成された後 、基板は剥がれない。As described above, since the strip lines 16 and 17 in this embodiment are connected by the through holes 19 via the dielectric substrate 12, as compared with the triplate type strip line 6 shown in FIG. Since the through hole 19 is formed, the resistance becomes low, so that Q can be improved despite the same size. When a substrate made of ceramic or the like is used, after the ground layer, the strip line, and the through hole are formed on the green sheet to be the substrate, they can be pressure bonded by heat before firing. By such heat-bonding, a part of the substrate is embedded in the through hole, and the substrate is firmly bonded. Therefore, after the dielectric substrate on which the strip lines 16 and 17 are formed is baked, the substrate does not peel off.

【0013】 図2は本考案におけるストリップラインの他の実施例を説明するための図であ る。 図2において、図1に示すストリップライン1と相違するのは、誘電体基板1 1および誘電体基板13にストリップ線路21および22が形成されている点に ある。 すなわち、図2に示すストリップライン2は、ストリップ線路21および22 を形成したために、殆ど同じ形状であるにもかかわらず図1のストリップライン 1より抵抗が低くなり、高いQが得られる。FIG. 2 is a view for explaining another embodiment of the strip line according to the present invention. 2 is different from the strip line 1 shown in FIG. 1 in that strip lines 21 and 22 are formed on the dielectric substrate 11 and the dielectric substrate 13. That is, since the strip line 2 shown in FIG. 2 has strip lines 21 and 22 formed therein, the strip line 2 has a resistance lower than that of the strip line 1 shown in FIG.

【0014】 以上、本考案の実施例を詳述したが、本考案は、前記実施例に限定されるもの ではない。そして、実用新案登録請求の範囲に記載された本考案を逸脱すること がなければ、種々の設計変更を行うことが可能である。 たとえば、誘電体基板の材質は、特に限定されず周知のどのような部材を採用 することもできる。また、ストリップ線路の形状は、実施例のような直線に限ら ず、曲線を含む各種形状を採ることができる。 さらに、グランド層あるいはストリップ線路を形成する導電膜の形成は、たと えば、銅や銀等による厚膜形成法あるいはメッキ法等の周知の方法が採用できる 。Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above embodiments. Further, various design changes can be made without departing from the present invention described in the claims for utility model registration. For example, the material of the dielectric substrate is not particularly limited, and any known member can be adopted. Further, the shape of the strip line is not limited to the straight line as in the embodiment, and various shapes including curved lines can be adopted. Further, a well-known method such as a thick film forming method using copper or silver or a plating method can be employed for forming the conductive film forming the ground layer or the strip line.

【0015】[0015]

【考案の効果】[Effect of the device]

本考案によれば、第2の誘電体基板の両面に導電膜を対向させて形成したスト リップ線路と当該ストリップ線路どうしを複数の個所で接続するスルーホールを 設けることによって、小型でしかも高いQを有するストリップラインを得ること ができた。 また、本考案によれば、第2の誘電体基板にスルーホールを設けることによっ て、第1の誘電体基板を圧着するに際し、第1の誘電体基板の部材が上記スルー ホール部分に食い込んだり、あるいは接着剤が回り込んだりして、誘電体基板ど うしの固着強度を上げることができる。 According to the present invention, the strip line formed by facing the conductive films on both surfaces of the second dielectric substrate and the through hole for connecting the strip lines at a plurality of locations are provided, thereby providing a small size and a high Q. Could be obtained. Further, according to the present invention, by providing the through hole in the second dielectric substrate, when the first dielectric substrate is pressure-bonded, the member of the first dielectric substrate bites into the through hole portion. Alternatively, the adhesive may wrap around to increase the bonding strength between the dielectric substrates.

【図面の簡単な説明】[Brief description of drawings]

【図1】 (イ)および(ロ)は本考案におけるストリ
ップラインの一実施例を説明するための図である。
1A and 1B are views for explaining an embodiment of a strip line according to the present invention.

【図2】 本考案におけるストリップラインの他の実施
例を説明するための図である。
FIG. 2 is a view for explaining another embodiment of the strip line according to the present invention.

【図3】 従来例におけるストリップラインを説明する
ための図である。
FIG. 3 is a diagram for explaining a stripline in a conventional example.

【図4】 誘電体基板の両方にストリップ線路が形成さ
れたストリップラインの従来例を示す。
FIG. 4 shows a conventional example of a strip line in which strip lines are formed on both dielectric substrates.

【図5】 両面にストリップ線路が形成された誘電体基
板を図4に示す誘電体基板によって挟持した従来例を示
す。
5 shows a conventional example in which a dielectric substrate having strip lines formed on both sides is sandwiched between the dielectric substrates shown in FIG.

【符号の説明】[Explanation of symbols]

1、2・・・ストリップライン 11ないし13・・・誘電体基板 14、15・・・グランド層 16、17、21、22・・・ストリップ線路 18・・・貫通孔 19・・・スルーホール 20・・・導電膜 1, 2 ... Strip line 11 to 13 ... Dielectric substrate 14, 15 ... Ground layer 16, 17, 21, 22 ... Strip line 18 ... Through hole 19 ... Through hole 20 ... Conductive film

フロントページの続き (72)考案者 風間 智 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内Continuation of the front page (72) Creator Satoshi Kazama 6-16-20 Ueno, Taito-ku, Tokyo Inside Taiyo Induction Co., Ltd.

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 一方の面にグランド層となる導電膜を形
成した第1の誘電体基板に、 表裏両面に導電膜を対向させて形成したストリップ線路
と、当該ストリップ線路どうしを複数の個所で接続する
導電膜を形成したスルーホールとからなる第2の誘電体
基板が積層されて構成されたことを特徴とするストリッ
プライン。
1. A first dielectric substrate having a conductive film serving as a ground layer formed on one surface thereof, and a strip line formed by facing conductive films on both front and back surfaces, and the strip lines at a plurality of locations. A stripline comprising a second dielectric substrate, which is formed by laminating a through hole having a conductive film to be connected, laminated.
【請求項2】 第1の誘電体基板の第2の誘電体基板側
の面に、第2の誘電体基板のストリップ線路と接するよ
うにストリップ線路を形成したことを特徴とする請求項
1記載のストリップライン。
2. The strip line is formed on the surface of the first dielectric substrate on the second dielectric substrate side so as to be in contact with the strip line of the second dielectric substrate. Stripline.
JP2251992U 1992-03-17 1992-03-17 Strip line Pending JPH0576103U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2251992U JPH0576103U (en) 1992-03-17 1992-03-17 Strip line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2251992U JPH0576103U (en) 1992-03-17 1992-03-17 Strip line

Publications (1)

Publication Number Publication Date
JPH0576103U true JPH0576103U (en) 1993-10-15

Family

ID=12085024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2251992U Pending JPH0576103U (en) 1992-03-17 1992-03-17 Strip line

Country Status (1)

Country Link
JP (1) JPH0576103U (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059113A (en) * 1998-08-04 2000-02-25 Murata Mfg Co Ltd Transmission line and transmission line resonator
JP2022035835A (en) * 2020-08-21 2022-03-04 株式会社東芝 Coaxial line and array antenna

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059113A (en) * 1998-08-04 2000-02-25 Murata Mfg Co Ltd Transmission line and transmission line resonator
JP2022035835A (en) * 2020-08-21 2022-03-04 株式会社東芝 Coaxial line and array antenna

Similar Documents

Publication Publication Date Title
KR940006221B1 (en) Flexible circuit board
KR100604463B1 (en) Manufacturing method of multi-layer circuit board
JP4341588B2 (en) Multilayer substrate and manufacturing method thereof
JPH06152208A (en) Delay line element and its manufacture
US10505298B2 (en) Joint structure of a resin multilayer substrate and a circuit board
JPH0446405A (en) Delay line and its manufacture
JPH0818187A (en) Electronic device and manufacture thereof
JPH06350312A (en) Connection structure between coaxial connector and multi-layer printed circuit board
US7297875B2 (en) Fusion bonded assembly with attached leads
JPH0576103U (en) Strip line
WO2020067320A1 (en) Resin multilayer substrate
JP2000068716A (en) Multilayer transmission line
JP2800864B2 (en) Multilayer electronic components
JPH07111371A (en) Flexible printed board
WO2021235263A1 (en) Signal transmission line
WO2018003383A1 (en) Multilayered substrate
WO2020203724A1 (en) Resin multilayer substrate and method for producing resin multilayer substrate
JPH05183306A (en) Dielectric board for tri-plate structure
JP3880921B2 (en) Metal-based wiring board and high-frequency device using the board
JPS6340824Y2 (en)
JPS5873204A (en) Manufacture for microwave transmission line of triplate construction
JPS6029202Y2 (en) Directional coupler line structure
JPH05283917A (en) Dielectric resonator
JPS5875903A (en) Multilayered line structure
JPH0287700A (en) High frequency circuit board

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990727