JPH0575303B2 - - Google Patents

Info

Publication number
JPH0575303B2
JPH0575303B2 JP63144925A JP14492588A JPH0575303B2 JP H0575303 B2 JPH0575303 B2 JP H0575303B2 JP 63144925 A JP63144925 A JP 63144925A JP 14492588 A JP14492588 A JP 14492588A JP H0575303 B2 JPH0575303 B2 JP H0575303B2
Authority
JP
Japan
Prior art keywords
signal
input
gate
counter
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63144925A
Other languages
English (en)
Other versions
JPS6424541A (en
Inventor
Chutsuchetsutei Furauio
Mogaueero Buruuno Karuro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ITALIANA ESERCIZIO TELEFON
SHITSUPU SOC ITARIAANA PERU RESERUCHITSUIO TEREFUONIKO PII AA
Original Assignee
ITALIANA ESERCIZIO TELEFON
SHITSUPU SOC ITARIAANA PERU RESERUCHITSUIO TEREFUONIKO PII AA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ITALIANA ESERCIZIO TELEFON, SHITSUPU SOC ITARIAANA PERU RESERUCHITSUIO TEREFUONIKO PII AA filed Critical ITALIANA ESERCIZIO TELEFON
Publication of JPS6424541A publication Critical patent/JPS6424541A/ja
Publication of JPH0575303B2 publication Critical patent/JPH0575303B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1316—Service observation, testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13209—ISDN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13302—Magnetic elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332—Logic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Telephone Function (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、装置及び伝送線路の良好な動作を点
検するための、デイジタル総合サービス網ISDN
における伝送の分野で使用される測定計器に関
し、より具体的にはアナログ信号の位相ジツタを
測定する計器に関する。
デイジタル伝送システムにおいては、受信した
記号に対して受信装置が正しい判断を下すのを可
能にするために、受信したデータ流れからクロツ
ク信号を抽出する必要がしばしばあるということ
が知られている。もし記号の評価が信号期間の中
央に一致する最適の瞬間で実行され得るならば、
この装置のタスクは非常に容易になる。しかしな
がら、正確なクロツク抽出は、有用な信号上の避
け難い雑音の存在により困難である。
雑音の存在は、伝送チヤネル及び受信回路に起
因する送信信号のひずみ、他の信号減に起因する
干渉（漏話）及び送信されるデイジタル系列の影
響によつて引き起こされ得る。これらの原因のた
めに、受信信号から抽出されるクロツクは、周波
数は正しいが、位相は正確の値の回りに不安定性
を有している。これは、受信信号の評価時に誤り
確率を増大させる、事実上の位相雑音（ジツタ）
と見なされ得る。CCITTによつて前もつて決定
された値を超過すると、受信回路の下流に配置さ
れている装置との共存も不可能になるかも知れな
い。
〔従来の技術及び発明が解決しようとする問題点〕
ジツタの測定は、送信側におけるクロツク信号
とデータ流れから抽出される受信側におけるクロ
ツク信号との間の比較を可能にし且つその変動を
検出する計器によつて実行される。PCM伝送技
術を使用する、デイジタル伝送の領域では、既に
入手可能な計器、及び端末装置の近傍のジツタ測
定用のアクセスポイントがある。しかしながら、
上記の計器はISDNにおける測定には適していな
い。つまり、それらは例えばPLL回路のような
アナログ回路を使用してデータ流れから情報を抽
出しており、該PLL回路は、160Kビツト／秒及
び192Kビツト／秒である。ISDNで使用されるビ
ツトレートは現在のところ動作し得ない。
更に、上記計器は、ISND網における測定に関
する、CCITTによつて国際的に規定された仕様
（即ち勧告I430、パラグラフ8.2.2参照）を満足す
ることができない。これらの仕様によると、ジツ
タは、端末装置における特別のアクセスポイント
を使用することによつて測定されるのではなく、
線路上を伝送される信号について直接的に測定さ
れ、該信号は、この場合、３レベルの符号AMI
又は４レベルの2B−1Qのような多レベルアナロ
グ信号である。測定計器は、最大の正のレベルか
ら最大の負のレベルへ及びこの逆（＋１から−１
へ及び−１から＋１へ）の遷移のみを考慮し、レ
ベル０を形成する遷移は無視する必要がある。何
故ならば、この値の近傍での小さな振動が誤つて
レベル遷移として解釈され得るからである。アナ
ログ回路はこの弁別を行うことができない。
結論的に、計器の精度は、単位間隔の17％に等
しい最大許容雑音を評価するのに十分でなければ
ならない。
〔問題点を解決するための手段〕
本発明によつて提供される、アナログ信号の位
相ジツタを測定する計器により、上述の不都合は
克服されると共に問題点は解決され、該計器は、
ISDNにおける測定に関するCCITT仕様に一致
し、大変扱いやすく、且つ大部分はデイジタル回
路で実現されているので、較正を必要としない。
それは、伝送線路の動作を妨害することなくその
伝送線路上での直接的な測定を可能にし、そして
１％よりも良好な精度を提供する。
〔実施例〕
以下、添付図面を参照して本発明の一実施例に
ついて説明する。
第１図のブロツク線図において、NSはデータ
発生装置を示し、該装置は、より低いレベルの装
置IUTに向けて線路１を介して３レベルAMI符
号化信号を送信する。後者の装置は、受信したデ
ータ流れを用いてクロツク情報を抽出し、そして
順に応答データ流れを発生し、それを線路２を介
して装置NSを送出する。装置IUTによつて再発
生されたクロツクは位相ジツタの影響を受けてい
る。上記ジツタは記述した原因（ひずみ、漏話
等）によるものであり、該原因は線路２のあらゆ
る地点で測定され得る。
この目的のために、通常のデータ伝送を妨害す
ることなく且つ信号の位相の評価に更に別の誤り
を加えることなく、アナログ信号が、線路２か
ら、ジツタの影響を受けたクロツクを得るべく抽
出されなければならない。これはSWGで示され
ている回路ブロツク内に含まれている回路によつ
て実現され、該回路ブロツクが本発明の主要な目
的である。回路ブロツクSWGは、線路２上に存
在するデイジタル流れの周波数に等しい周波数と
＋１から−１への遷移及びその逆の−１から＋１
への遷移にのみ依存する位相とを有する信号を、
線３上に出力に供給する。
線３は位相検出器即ち位相比較器PDの一方の
入力に接続されており、該位相比較器は他方の入
力においてジツタのない基準信号を受信する。こ
の信号は局部的に発生され得るか又は線４を介し
てより高い階層レベルの装置NSによつて供給さ
れ得る。
帯域フイルタBPは線５を介して位相比較器PD
の出力に接続されている。帯域フイルタPBは縦
続接続されている２個のフイルタで好都合に得ら
れ、該２個のフイルタは、それぞれが、50Hzの遮
断周波数を有し、この周波数未満の寄与を圧迫す
るための単極高域フイルタ、及び10kHzの遮断周
波数を有し、データ流れの基本周波数を除去する
ための低域フイルタである。
線６上の帯域フイルタBPの出力に存在する信
号は計器DIに送られ、該計器は、基準信号と雑
音の影響を受けた信号との間の位相差に比例す
る、その信号のピークピーク値を測定し且つそれ
を表示する。
第２図は、計器の入力における線路２上に存在
する信号のレベル＋１から−１への遷移及び−１
から＋１への遷移の２つの遷移を示す時間線図で
ある。該線図上にはレベル＋ｓ及び−ｓも示され
ている。それらは２つのしきい値電圧に相当し、
それらの振幅はアナログ信号の正及び負の波高の
約半分である。アナログ信号とそれらのレベル及
び零レベルとの比較から、現在の遷移の型と零交
差の瞬間が決定され得る。
以下、２つのしきい値レブル＋ｓ及び−ｓの間
のゾーンを「内部ゾーン」と定義し、そして＋ｓ
より高い電圧も有するゾーン又は−ｓより低い電
圧を有するゾーンを「外部ゾーン」と定義する。
本発明によると、レベル＋１から−１への遷移
又はその逆の遷移と、内部ゾーンに向かう遷移又
はそこから出て来る遷移とを弁別するため、外部
ゾーンから内部ゾーンへの移動から信号期間の半
分に等しい時間間隔後に、計器は信号が他方の外
部ゾーンに移つているかを調査する。もしそれが
起こつているならば、遷移は測定動作用に使用さ
れ得、関連する零交差がクロツク信号を発生する
ために抽出され得る。反対に、もしそれが起こつ
ていないならば、遷移は零レベルに向かうもので
あり、従つて価値が無い。第３図は、第１図中に
SWGで示されている、本発明によつて提供され
る回路のブロツク線図である。
TIは、伝送線路２を回路から動電気的に分離
する変圧器を示し、該変圧器は伝送線路２に一次
巻線によつて接続されている。更に、それはイン
ピーダンスが好都合に整合されており、これによ
り、測定の間に正常な伝送が妨害されることはな
い。
CSO，CSP及びCSNは３個のしきい値比較器
を示し、それらは入力信号を零のしき値、正のし
きい値＋ｓ及び負のしきい値−ｓとそれぞれ比較
する。上述したように、ｓは信号の波高値の約半
分である。線７及８に接続されている比較器CSP
及びCSNの出力は、それぞれのしきい値が超過
されると論理レベル１を提供し、逆の場合には論
理レベル０を提供する。従つて、それらは、信号
が上方の外部ゾーン内に存在する時には共に論理
レベル１であり、信号が下方の外部ゾーン内に存
在する時には共に論理レベル０であり、信号が内
部ゾーン内に存在する時には一方は論理レベル０
であり、他方は論理レベル１である。上記出力は
EOで示されている排他的ORゲートの入力に接続
されており、該排他的ORゲートは、線９に接続
されているその出力に、計器の入力におけるアナ
ログ信号が所謂内部ゾーンに存在する（異なる入
力）時には論理レベル１の信号を供給し、アナロ
グ信号か２つの外部ゾーンの内の一方に存在する
（等しい入力）時には論理レベル０の信号を供給
する。従つて、ゲートンEOの出力における０か
ら１への遷移は、アナログ信号が外部ゾーンから
内部ゾーンへ移動したということを示す。線９は
FF１で示されているＤ型フリツプフロツプのク
ロツク入力に接続されており、そのデータ入力は
論理レベル１に恒久的にセツトされている。線９
上の０から１への遷移は、線１０に接続されてい
るフリツプフロツプFF１の出力を論理レベル１
にする。この信号は、デイバイド−バイ−N128
（divide−by−128）カウンタＣ１が試験下のデー
タ流れの128倍のレートに等しい周波数を有する
クロツク信号の計数を開始するのをイネーブルに
する。カウンタが64番目のパルスを計数すると、
信号期間の半分に等しい時間間隔が経過し、そし
て線１１に接続されているカウンタＣ１の出力は
論理レベル１になる。この遷移は、フリツプフロ
ツプFF１の線１０上の出力を零にリセツトする
に、従つてカウンタの出力を零にリセツトするの
に使用される。結果として、短いパルスのみが線
１１上のカウンタＣ１の出力にもたらされる。
線路信号が一方の外部ゾーンから他方の外部ゾ
ーンへ遷移した場合、カウンタＣ１によつて計数
される半分の期間の終了時には、ゲートEOの出
力における信号は既にレベル０に戻つており、つ
まり、それは２つのしきい値を横切るのに必要な
時間の間のみ１である。従つて、AN１で示され
ているANDゲートの出力における信号はレベル
０のままである。反対に、内部ゾーンに向かう遷
移の場合、線９上のゲートEOの出力信号はレベ
ル１のままであり、従つて、ゲートAN１の出力
にはカウンタＣ１の計数の終了時にカウンタＣ１
によつて短いパルスが発生される。このパルス
は、後述のように、アナログ線路信号の零交差に
対応する信号の、出力への伝達を阻止するのに使
用される。
上記の零交差はしきい値比較器CSOによつて
検出され、線１３に接続されている出力における
該比較器の遷移は、対応する、持続時間が短いパ
ルスを線１４に接続されているその出力に発生す
るパルス発生器GIによつて使用される。上記パ
ルスは、フリツプフロツプFF１の出力における
線１０上に存在する信号と共に、AN２によつて
示されているANDゲートに送られ、もし外部ゾ
ーンから内部ゾーンへの線路信号の遷移が半分の
信号期間未満前に起こつたならば、該ANDゲー
トは線１５上にその出力にそれらを伝達する。つ
まり、その場合にのみ、線１０上の論理レベルが
１になる。
線１５上の１への遷移は、そのデータ入力が恒
久的に論理レベル１にセツトされている、FF２
で示されているＤ型フリツプフロツプに適用さ
れ、線１７に接続されている出力における論理レ
ベルは１にされる。この信号は、デイバイド−バ
イ−128カウンタＣ２が試験下のデータ流れの128
倍のレートに等しい周波数を有するクロツク信号
の計数を開始するのをイネーブルにする。カウン
タが64番目のパルスを計数すると、信号期間の半
分に等しい時間間隔が経過し、そして線１８に接
続されているカウンタＣ２の出力は論理レベル１
になる。この遷移は、POで示されているORゲー
ト及び線１６を介してフリツプフロツプFF２の
リセツト入力に送られ、該フリツプフロツプは順
にカウンタＣ２の出力を零にリセツトする。結果
として、線１８上のカウンタＣ２の出力には、線
路上のアナログ信号の零交差に関して半分の信号
期間だけ正確に遅延された、短いパルスのみが存
在する。しかしながら、計数している間にゲート
AN１が線１２上にパルスを供給しない場合にの
み、カウンタＣ２はその計数を終了することがで
きるのであり、該パルスは、ゲートPO及び線１
６を介してフリツプフロツプFF２の出力をリセ
ツトし、従つて、カウンタＣ２をインヒビツトに
する。この結果、線１８上にパルスは発生されな
くなる。
前述のように、このような線１２上のパルスの
出現は、線路信号の遷移が価値のある型のもので
はないという事実に起因しており、従つて、関連
する零交差はクロツク信号を再生するのに使用さ
れ得ない。
カウンタＣ２によつて供給される線１８上の信
号はもう１つのデイバイド−バイ−128カウンタ
のリセツト入力にも送られ、該カウンタは線路上
のデータ流れの128のレートに等しい周波数を有
するクロツク信号を供給されている。線３に接続
されているカウンタＣ３の出力は、線路信号と同
一の周波数及び同一の位相を有する矩形波クロツ
ク信号を供給する。回路の主要な地点に存在する
波形が第４図、第５図及び第６図に示されてお
り、これらの図において、線路信号は正の外部ゾ
ーンから負の外部ゾーンへの遷移、正の外部ゾー
ンから内部ゾーンへの遷移及び内部ゾーンから正
の外部ゾーンへの遷移をそれぞれ行つている。起
こり得る他の場合の波形は容易に演繹され得る。
各波形はそれが存在する線の番号で示されてい
る。
第４図の信号１０及び信号１７が論理レベル１
である時間間隔は信号期間の半分に等しいのに対
し、第５図の信号１７は、それがパルス１２の出
現によつて中断されるので、よい短い時間間隔の
間だけ１であることが留意されるべきである。
第６図の遷移２の場合、線図１０において状態
の変化はなく、従つて、すべての零交差が出力に
到着し得ない。
上記記載は非制限的な例としてのみ与えられて
いるということは明らかである。変形及び変更
が、特許請求の範囲から逸脱することなく可能で
ある。
【図面の簡単な説明】
第１図は本発明に係る計器の全体ブロツク線
図、第２図は測定されるべき信号に関する時間線
図、第３図は第１図においてSWGによつて示さ
れている回路ブロツクのブロツク線図、並びに第
４図、第５図及び第６図は第３図の回路の主要な
地点に存在する波形に関する時間線図である。 NS……データ発生装置、IUT……より低いレ
ベルの装置、SWG……回路ブロツク、PD……位
相比較器、BP……帯域フイルタ、DI……計器、
TI……変圧器、CSO，CSP，CSN……しきい値
比較器、GI……パルス発生器、FF……Ｄ型フリ
ツプフロツプ、Ｃ……デバイド−バイ−Ｎカウン
タ。

Claims (1)

  1. 【特許請求の範囲】 １ アナログ信号の位相ジツタを測定する計器で
    あつて、上記アナログ信号２と同一の周波数およ
    び位相特性を有する矩形波クロツク信号３が、適
    切な回路SWGによつて発生され、そして位相比
    較器PDによつて基準信号４と比較され、次いで、
    得られた信号が、帯域通過回路BPによつてろ波
    され、そして測定且つ表示される（DI）ものに
    おいて、前記回路SWGが、 変圧器TIであつて、その一次巻線に前記アナ
    ログ信号２が送られるものと、 第１のしきい値比較器CSPであつて、前記変圧
    器TIの二次巻線から受信した信号と入力信号の
    絶対波高値より低い正のしきい値電圧（＋ｓ）と
    を比較するものと、 第２のしきい値比較器CSNであつて、前記変
    圧器TIの二次巻線から受信した信号と入力信号
    の絶対波高値より低い負のしきい値電圧（−ｓ）
    とを比較するものと、 排他的ORゲートEOであつて、前記第１及び第
    ２のしきい値比較器CSP，CSNによつて供給さ
    れる信号を入力７，８において受信するものと、 リセツト入力１１を備えた第１のＤ型フリツプ
    フロツプFF１であつて、そのデータ入力は論理
    レベル１に恒久的にセツトされており且つそのク
    ロツク入力９は前記排他的ORゲートEOの出力に
    接続されているものと、 第１のデイバイド−バイ−ＮカウンタＣ１であ
    つて、前記アナログ信号のレートよりもＮ倍高い
    周波数を有するクロツク信号を計数するのを前記
    第１のフリツプフロツプFF１によつてイネーブ
    ルにされ、出力における信号が上記第１のフリツ
    プフロツプFF１をリセツトするのに使用される
    ものと、 第１のANDゲートAN１であつて、前記第１
    のカウンタＣ１から出て行く信号を一方の入力に
    おいて受信すると共に前記排他的ORゲートEOか
    ら出て行く信号を他方の入力において受信するも
    のと、 第３のしきい値比較器CSOであつて、前記変
    圧器TIの二次巻線から受信した信号の零交差を
    検出するものと、 パルス発生器（GI）であつて、前記第３のし
    きい値比較器CSOの出力における信号の遷移に
    対応して持続時間が短いパルスを発生するもの
    と、 第２のANDゲートAN２であつて、前記パル
    ス発生器GIから出て行く信号を一方の入力にお
    いて受信すると共に前記第１のフリツプフロツプ
    FF１から出て行く信号を他方の入力において受
    信するものと、 リセツト入力１６を備えた第２のＤ型フリツプ
    フロツプFF２であつて、そのデータ入力は論理
    レベル１に恒久的にセツトされており且つそのク
    ロツク入力１５は前記第２のANDゲートAN２
    の出力に接続されているものと、 第２のデイバイド−バイ−ＮカウンタＣ２であ
    つて、前記アナログ信号のレートよりもＮ倍高い
    周波数を有するクロツク信号を計数するのを前記
    第２のフリツプフロツプFF２によつてイネーブ
    ルにされるものと、 ORゲートPOであつて、前記第２のカウンタＣ
    ２から出て行く信号を一方の入力において受信す
    ると共に前記第１のANDゲートAN１から出て
    行く信号を他方の入力において受信し、出て行く
    信号が前記第２のフリツプフロツプFF２をリセ
    ツトするのに使用されるものと、 第３のデイバイド−バイ−ＮカウンタＣ３であ
    つて、前記アナログ信号のレートよりもＮ倍高い
    周波数を有するクロツク信号を計数すると共に前
    記第２のカウンタＣ２によつてリセツトされ、出
    て行く信号３が上記アナログ信号２と同一の周波
    数及び位相特性を有する前記矩形波クロツク信号
    であるものと、 を具備することを特徴とする計器。 ２ 前記Ｎが128である第１項記載の計器。 ３ 前記第１及び第２のしきい値比較器（CSP、
    CSN）の前記しきい値電圧の絶対値が、入力信
    号の波高値の約半分である第１項記載の計器。
JP63144925A 1987-06-26 1988-06-14 Instrument for measuring phase jitter of analog signal Granted JPS6424541A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8767552A IT1210836B (it) 1987-06-26 1987-06-26 Strumento per la misura del rumore di fase di segnali analogici

Publications (2)

Publication Number Publication Date
JPS6424541A JPS6424541A (en) 1989-01-26
JPH0575303B2 true JPH0575303B2 (ja) 1993-10-20

Family

ID=11303380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63144925A Granted JPS6424541A (en) 1987-06-26 1988-06-14 Instrument for measuring phase jitter of analog signal

Country Status (6)

Country Link
US (1) US4819080A (ja)
EP (1) EP0296595B1 (ja)
JP (1) JPS6424541A (ja)
CA (1) CA1329643C (ja)
DE (2) DE3883307T2 (ja)
IT (1) IT1210836B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001724A (en) * 1989-01-13 1991-03-19 Hewlett-Packard Company Method and apparatus for measuring phase accuracy and amplitude profile of a continuous-phase-modulated signal
US4975634A (en) * 1989-04-07 1990-12-04 General Signal Corporation Jitter measurement device
US5287534A (en) * 1990-01-04 1994-02-15 Digital Equipment Corporation Correcting crossover distortion produced when analog signal thresholds are used to remove noise from signal
US5402443A (en) * 1992-12-15 1995-03-28 National Semiconductor Corp. Device and method for measuring the jitter of a recovered clock signal
US5646955A (en) * 1994-05-31 1997-07-08 International Microcircuits, Inc. Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor
DE4426713C2 (de) * 1994-07-21 1997-03-27 Siemens Ag Verfahren zum Messen des Phasenjitters eines Datensignals
DE19650833C1 (de) * 1996-11-29 1998-03-26 Siemens Communications Test Eq Meßeinrichtung für die Schnittstelle einer Übertragungsstrecke mit einer Vollduplex-Übertragung im Zweidrahtgleichlageverfahren
US6661860B1 (en) 2000-01-04 2003-12-09 Massachusetts Institute Of Technology Multiple arbiter jitter estimation system and related techniques
DE60122960T2 (de) * 2000-04-20 2007-03-29 Texas Instruments Incorporated, Dallas Digitale eingebaute Selbsttestschaltungsanordnung für Phasenregelschleife
US8284886B2 (en) * 2003-01-17 2012-10-09 Texas Instruments Incorporated Radio frequency built-in self test for quality monitoring of local oscillator and transmitter
US7185219B1 (en) * 2004-04-22 2007-02-27 Intel Corporation System and method for clock phase recovery
FR3007843B1 (fr) * 2013-06-27 2016-12-09 Somfy Sas Procede et dispositif de determination de la phase d’un signal alternatif

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144489A (en) * 1974-09-23 1979-03-13 Texas Instruments Incorporated Simplified frequency to digital converter using all digital electronics
US4144572A (en) * 1977-08-15 1979-03-13 Rca Corporation Accurate phase-measuring system using arithmetic synthesis
US4149044A (en) * 1978-01-10 1979-04-10 Hekimian Norris C Method and apparatus for graphically displaying amplitude and phase jitter
DE2846271C2 (de) * 1978-10-24 1981-01-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltung zur Ermittlung des Phasenjitters von Digitalsignalen
US4412299A (en) * 1981-02-02 1983-10-25 Teltone Corporation Phase jitter detector
CH660635A5 (de) * 1983-03-03 1987-05-15 Wild Heerbrugg Ag Verfahren zur digitalen phasenmessung.
US4628519A (en) * 1984-04-06 1986-12-09 Advanced Micro Devices, Inc. Digital phase-locked loop circuit
EP0166839B1 (fr) * 1984-06-29 1989-05-17 International Business Machines Corporation Procédé et dispositif de mesure de la gigue de phase d'un canal de transmission
DE3442613A1 (de) * 1984-11-22 1986-05-22 Siemens AG, 1000 Berlin und 8000 München Synchronisierstufe zur gewinnung eines synchronisiersignals mit geringem jitter aus einer biternaeren datenfolge

Also Published As

Publication number Publication date
IT8767552A0 (it) 1987-06-26
EP0296595B1 (en) 1993-08-18
JPS6424541A (en) 1989-01-26
DE3883307T2 (de) 1994-01-05
US4819080A (en) 1989-04-04
IT1210836B (it) 1989-09-29
DE296595T1 (de) 1991-01-17
EP0296595A2 (en) 1988-12-28
EP0296595A3 (en) 1990-06-20
CA1329643C (en) 1994-05-17
DE3883307D1 (de) 1993-09-23

Similar Documents

Publication Publication Date Title
JPH0575303B2 (ja)
JP3696886B2 (ja) 非バイナリディジタル信号におけるジッタを測定するシステム
KR100942474B1 (ko) 스펙트럼 분석에 기초한 연속 데이터 지터 측정 장치 및 방법
US6480589B1 (en) CPE alert signal detector and caller identification detector using peak detection
US3985956A (en) Method of and means for detecting voice frequencies in telephone system
US4080589A (en) Error density detector
CA2088057C (en) Apparatus and method for determining line rates
JPH04506731A (ja) ビット誤り率検出
US8024142B1 (en) Method and system for analyzing signal waveforms
US4941151A (en) Predictive clock recovery circuit
KR860001257B1 (ko) 데이타 독출회로
US3546588A (en) Phase hit monitor-counter
US3949394A (en) Read amplifier having retriggerable, variable duty cycle inhibit pulse generator
US6060890A (en) Apparatus and method for measuring the length of a transmission cable
JPS58161554A (ja) パルス信号伝送システム
US5249186A (en) Apparatus for detecting the start of frame in bipolar transmission systems
US4053723A (en) Method and apparatus for measuring the bit error frequency in a cable caused by crosstalk between line pairs during transmission of a 3-level coded pcm signal
JPH01503345A (ja) パルス信号の適応等化の方法および装置
JP2883525B2 (ja) 回線誤り検出装置
CA1222291A (en) Transmission response measurements
JP7200273B2 (ja) 誤り検出装置および誤り検出方法
JP2006140570A (ja) 受信機およびプログラム
JP3268320B2 (ja) Ｓｎ比判定回路
SU1425854A1 (ru) Система дл телеконтрол цифрового линейного тракта
JPS5955663A (ja) パルストリオ検出回路