JPH0574848B2 - - Google Patents
Info
- Publication number
- JPH0574848B2 JPH0574848B2 JP60069735A JP6973585A JPH0574848B2 JP H0574848 B2 JPH0574848 B2 JP H0574848B2 JP 60069735 A JP60069735 A JP 60069735A JP 6973585 A JP6973585 A JP 6973585A JP H0574848 B2 JPH0574848 B2 JP H0574848B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- control device
- ivr
- power tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000006698 induction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/10—Nuclear fusion reactors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、直流電源の制御装置、特に核融合装
置のプラズマ加熱装置に適用される直流電源の制
御装置に関するものである。
置のプラズマ加熱装置に適用される直流電源の制
御装置に関するものである。
従来、この種の電源装置としては例えば第４図
に示されるように、特開昭57−176699号のものが
ある。
に示されるように、特開昭57−176699号のものが
ある。
第４図では、交流電源を整流器１１１によつて
整流し、この直流電圧を電力管１１３によつてコ
ントロールする方式が行なわれている。この場
合、出力の直流電流値は設定器１１７によつて所
望の値に設定する。
整流し、この直流電圧を電力管１１３によつてコ
ントロールする方式が行なわれている。この場
合、出力の直流電流値は設定器１１７によつて所
望の値に設定する。
上記した従来方式によれば、電力管１１３の入
力電圧と出力電圧との差は、電力管１１３のプレ
ート損失となるため、負荷１１６に供給される電
流の大きさによつては、設定器１１７で設定でき
る電圧の範囲は制限される。このような不具合を
なくして、広範囲に直流出力電圧を可変とするた
めには、直流入力電圧と直流出力電圧との差を小
さくするよう交流側の電圧を変えることが望まし
い。
力電圧と出力電圧との差は、電力管１１３のプレ
ート損失となるため、負荷１１６に供給される電
流の大きさによつては、設定器１１７で設定でき
る電圧の範囲は制限される。このような不具合を
なくして、広範囲に直流出力電圧を可変とするた
めには、直流入力電圧と直流出力電圧との差を小
さくするよう交流側の電圧を変えることが望まし
い。
本発明は上記問題点を解決するためになされた
ものであり、電圧可変範囲が広く、かつ操作の簡
単な直流電源の制御装置を提供することを目的と
している。
ものであり、電圧可変範囲が広く、かつ操作の簡
単な直流電源の制御装置を提供することを目的と
している。
本発明では、交流を直流に変換する直流電源の
制御装置において、交流電圧を可変制御する手段
と直流電圧を可変制御する手段とを備え、これら
の各電圧可変手段に対して基準電圧VIRとEBRとを
発生する基準電圧発生手段を設け、この基準電圧
発生手段において、VIRとしては、直流出力電圧
EBに対応して予め定められたパターンにしたが
つた交流側基準電圧を出力すると共に、EBRとし
ては、前記VIRの変更に伴つて交流電圧が変化す
る過程において、この変化に対応してEBRを出力
しようとするものである。
制御装置において、交流電圧を可変制御する手段
と直流電圧を可変制御する手段とを備え、これら
の各電圧可変手段に対して基準電圧VIRとEBRとを
発生する基準電圧発生手段を設け、この基準電圧
発生手段において、VIRとしては、直流出力電圧
EBに対応して予め定められたパターンにしたが
つた交流側基準電圧を出力すると共に、EBRとし
ては、前記VIRの変更に伴つて交流電圧が変化す
る過程において、この変化に対応してEBRを出力
しようとするものである。
以下図面を参照して実施例を説明する。第１図
は本発明による直流電源の制御装置の一実施例の
構成図である。
は本発明による直流電源の制御装置の一実施例の
構成図である。
第１図において、１は交流電圧を可変調整する
ための誘導電圧調整器（以下IVRと云う）で、こ
の出力が整流器２に入力され、更に整流器２の出
力は分流器８、電力管３を介して負荷４に供給さ
れる。IVR１は回転角度を自動制御するIVR制御
装置５を備え、IVR電圧基準（以下VIRと云う）
１４に合致する電圧値を出力する。電力管３の出
力電圧は分圧器１２と電圧検出器１３によつて測
定された直流電圧出力値１７をフイードバツク入
力とし、また直流出力電圧基準（以下EBRと云う）
１５を基準入力とするRT制御装置６によつて、
電力管３のグリツド電圧が制御される。更に、分
圧器１２、RT制御装置６には分流器８と電流検
出器９によつて測定された負荷電流１８が入力さ
れ、過電流保護を行なう。
ための誘導電圧調整器（以下IVRと云う）で、こ
の出力が整流器２に入力され、更に整流器２の出
力は分流器８、電力管３を介して負荷４に供給さ
れる。IVR１は回転角度を自動制御するIVR制御
装置５を備え、IVR電圧基準（以下VIRと云う）
１４に合致する電圧値を出力する。電力管３の出
力電圧は分圧器１２と電圧検出器１３によつて測
定された直流電圧出力値１７をフイードバツク入
力とし、また直流出力電圧基準（以下EBRと云う）
１５を基準入力とするRT制御装置６によつて、
電力管３のグリツド電圧が制御される。更に、分
圧器１２、RT制御装置６には分流器８と電流検
出器９によつて測定された負荷電流１８が入力さ
れ、過電流保護を行なう。
前記したVIR及びEBRは計算機７によりIVR制御
装置５とRT制御装置６に与えられるが、これら
は計算機７に付属するＤ／Ａ変換器７１を介して
出力される。また、整流器２の出力電圧EDは、
分圧器１０及び電圧検出器１１によつて測定さ
れ、その測定値は計算機７に付属するＡ／Ｄ変換
器７２を介して計算機に入力される。
装置５とRT制御装置６に与えられるが、これら
は計算機７に付属するＤ／Ａ変換器７１を介して
出力される。また、整流器２の出力電圧EDは、
分圧器１０及び電圧検出器１１によつて測定さ
れ、その測定値は計算機７に付属するＡ／Ｄ変換
器７２を介して計算機に入力される。
第２図は出力電圧EBとIVRの電圧基準値VIRの
関係図であり、以下これによつて動作を説明す
る。先ず上記した整流器の出力電圧ED、電力管
３の出力電圧EB及びIVR基準値VIRの関係式は、 ED＝ａ・VIR±ｅ ……(1) ED＝EB＋ER ……(2) ERnioERERnax ……(3) となる。ここで、ａはVIRとEDとの比例係数、ｅ
はVIRに対して生ずるEDの誤差であり、IVR制御
装置５の不感滞などが原因になる。また、ERは
電力管３の内部での電圧降下であり、(3)式で示さ
れるように、ERnioとERnaxの範囲の値が許容され
る。
関係図であり、以下これによつて動作を説明す
る。先ず上記した整流器の出力電圧ED、電力管
３の出力電圧EB及びIVR基準値VIRの関係式は、 ED＝ａ・VIR±ｅ ……(1) ED＝EB＋ER ……(2) ERnioERERnax ……(3) となる。ここで、ａはVIRとEDとの比例係数、ｅ
はVIRに対して生ずるEDの誤差であり、IVR制御
装置５の不感滞などが原因になる。また、ERは
電力管３の内部での電圧降下であり、(3)式で示さ
れるように、ERnioとERnaxの範囲の値が許容され
る。
(1)，(2)式よりVIRとEBとの関係は、
VIR＝１／ａ（EB＋ER〓ｅ） ……(4)
となる。また、(4)式に(3)式を考慮すると、
V1＝１／ａ（EB＋ERnio〓ｅ） ……(5)
V2＝１／ａ（EB＋ERnax〓ｅ） ……(6)
で与えられるV1とV2の間の値がVIRとしてとり得
るが、更に誤差ｅを考慮すると、いかなるｅに対
しても、ERはERnioからERnaxの間となるようVIRを
与えなければならないので、 V1＝１／ａ（EB＋ERnio＋ｅ） ……(7) V2＝１／ａ（EB＋ERnax−ｅ） ……(8) で与えられるV1とV2との間が、VIRとしてとり得
る値の範囲となる。
るが、更に誤差ｅを考慮すると、いかなるｅに対
しても、ERはERnioからERnaxの間となるようVIRを
与えなければならないので、 V1＝１／ａ（EB＋ERnio＋ｅ） ……(7) V2＝１／ａ（EB＋ERnax−ｅ） ……(8) で与えられるV1とV2との間が、VIRとしてとり得
る値の範囲となる。
(7)式、(8)式を図示したものが第２図であり、例
えば、ある時点においてEB(o)なる出力電圧を得る
ためには、VIRとしてV1(o)からV2(o)の間の値を出
力すれば良いことを示している。
えば、ある時点においてEB(o)なる出力電圧を得る
ためには、VIRとしてV1(o)からV2(o)の間の値を出
力すれば良いことを示している。
なお、ERは低いほど電力管３の内部での損失
は少なくなるので、VIRとしては、(7)式、即ち、
第２図の２４の線に沿つて出力するのが望まし
い。したがつて、第２図においてEBをEB(o)から
EB(o+1)のように設定変更する場合は、VIRとして
はV1(o)からV1(o+1)の値に変更することにより、
IVRの出力電圧の誤差に関係なく電力管３の内部
での損失を少く抑制しながら、所望の出力電圧
EBを得ることができる。
は少なくなるので、VIRとしては、(7)式、即ち、
第２図の２４の線に沿つて出力するのが望まし
い。したがつて、第２図においてEBをEB(o)から
EB(o+1)のように設定変更する場合は、VIRとして
はV1(o)からV1(o+1)の値に変更することにより、
IVRの出力電圧の誤差に関係なく電力管３の内部
での損失を少く抑制しながら、所望の出力電圧
EBを得ることができる。
しかし、出力電圧の設定変更時には、IVRと電
力管３の制御応答の速さの違いに配慮しなければ
ならない。前者は機械的動作を行なうので、電子
回路のみで構成される後者に比較して、きわめて
遅いからである。このような場合、電圧基準値
VIR及びEBRを設定変更の都度、同時に出力しよう
とした場合、特に電圧を降下させる時に問題を生
ずる。
力管３の制御応答の速さの違いに配慮しなければ
ならない。前者は機械的動作を行なうので、電子
回路のみで構成される後者に比較して、きわめて
遅いからである。このような場合、電圧基準値
VIR及びEBRを設定変更の都度、同時に出力しよう
とした場合、特に電圧を降下させる時に問題を生
ずる。
即ち、電力管３はEBRの変更に対応してすぐ応
答し出力電圧を下げるが、IVRはゆつくり応答す
るのでEDはなかなか低下しないため、ERが過渡
的にはEnaxの許容値を越えることがあり得る。こ
の問題点は、EBRの出力値を設定変更時のみ、
IVRの変化速度に合せて変化させることにより解
決できるので、本実施例では計算機７において
EDをRT入力電圧値として入力し、このEDの変化
に合せてEBRを出力している。
答し出力電圧を下げるが、IVRはゆつくり応答す
るのでEDはなかなか低下しないため、ERが過渡
的にはEnaxの許容値を越えることがあり得る。こ
の問題点は、EBRの出力値を設定変更時のみ、
IVRの変化速度に合せて変化させることにより解
決できるので、本実施例では計算機７において
EDをRT入力電圧値として入力し、このEDの変化
に合せてEBRを出力している。
第３図は動作説明のためのフローチヤートであ
る。この図の動作は定周期で行なわれている。
る。この図の動作は定周期で行なわれている。
先ず、ステツプ31において電圧目標値の変更
（設定変更）が指定されているか否かを、メモリ
に記憶されているEBのパターンより判定する。
設定変更ありの場合は（YES）、(7)式よりV1(o+1)
を計算し、ステツプ32で出力目標値を設定し、ス
テツプ33及び34にてVIRとしてV1(o+1)を出力する。
設定変更なしの場合は（NO）、このV1(o+1)の計
算及びVIRの変更を行なわない。
（設定変更）が指定されているか否かを、メモリ
に記憶されているEBのパターンより判定する。
設定変更ありの場合は（YES）、(7)式よりV1(o+1)
を計算し、ステツプ32で出力目標値を設定し、ス
テツプ33及び34にてVIRとしてV1(o+1)を出力する。
設定変更なしの場合は（NO）、このV1(o+1)の計
算及びVIRの変更を行なわない。
次にステツプ35においてEDをRT入力電圧値１
６として読込み、ステツプ36にて設定変更が上昇
方向で行なわれたか、下降方向で行なわれたかを
判定する。上昇方向の場合はステツプ39において
EBRとしてEBR(o+1)をそのまま出力する。下降方向
の場合はステツプ37において、EDとEB(o+1)との差
が、EnioとEnaxの間の任意の値Ｅより小さいか否
かの判定を行なう。大きい場合は（NO）、ステ
ツプ38においてEBRとしてED−Ｅを出力する。こ
れで１回の周期動作を終了する。
６として読込み、ステツプ36にて設定変更が上昇
方向で行なわれたか、下降方向で行なわれたかを
判定する。上昇方向の場合はステツプ39において
EBRとしてEBR(o+1)をそのまま出力する。下降方向
の場合はステツプ37において、EDとEB(o+1)との差
が、EnioとEnaxの間の任意の値Ｅより小さいか否
かの判定を行なう。大きい場合は（NO）、ステ
ツプ38においてEBRとしてED−Ｅを出力する。こ
れで１回の周期動作を終了する。
以上のように上記実施例においては、電力管３
の入力電圧EBを与えるIVRの電圧基準値VIRを第
３図のように連動して出力するので、電力管３で
の損失を許容範囲内とすることができ、かつ出力
電圧EBは電力管３での損失を意識することなく
広範囲に設定できる。また出力電圧の変更時にお
いては、EDの変化に追従してEBRを出力するので、
過渡的にも電力管３での損失を許容範囲内にとど
めることができる。更に本発明においては、出力
電圧のパターンを計算機７のメモリに記憶させて
おくので、出力電圧の変更時における操作が省か
れる。
の入力電圧EBを与えるIVRの電圧基準値VIRを第
３図のように連動して出力するので、電力管３で
の損失を許容範囲内とすることができ、かつ出力
電圧EBは電力管３での損失を意識することなく
広範囲に設定できる。また出力電圧の変更時にお
いては、EDの変化に追従してEBRを出力するので、
過渡的にも電力管３での損失を許容範囲内にとど
めることができる。更に本発明においては、出力
電圧のパターンを計算機７のメモリに記憶させて
おくので、出力電圧の変更時における操作が省か
れる。
本発明は次のように変更して使用しても同様の
効果が得られる。
効果が得られる。
(i) IVRの制御回路５にEDまたはIVRの出力の交
流電圧をフイードバツク入力として使用するこ
と。
流電圧をフイードバツク入力として使用するこ
と。
(ii) IVRの代りに、出力電圧可変の変圧器を使用
すること。
すること。
(iii) 計算機７にEDを入力せず、IVRの応答速度
パターンを記憶させておき、選定変更の都度、
このパターンに従つてEBRの出力を行なう。
パターンを記憶させておき、選定変更の都度、
このパターンに従つてEBRの出力を行なう。
(iv) 第１図において、整流器２、電力管３などの
極性を逆にして構成すること。
極性を逆にして構成すること。
(v) 電力管３の代りにトランジスタなど直流電圧
を制御できる素子を使用すること。
を制御できる素子を使用すること。
以上説明した如く、本発明によれば高電圧直流
電源装置の出力電圧を広範囲に可変出力できると
共に、予め計算機のメモリに記憶させた出力電圧
のパターンにしたがつて、出力電圧の設定変更を
自動的に行なうことができる。
電源装置の出力電圧を広範囲に可変出力できると
共に、予め計算機のメモリに記憶させた出力電圧
のパターンにしたがつて、出力電圧の設定変更を
自動的に行なうことができる。
第１図は本発明による直流電源の制御装置の一
実施例の構成図、第２図は出力電圧EBとIVRの
電圧基準値VIRの関係図、第３図は動作説明のフ
ローチヤート、第４図は従来装置の構成図であ
る。 １……誘導電圧調整器、２，１１１……整流
器、３，１１３……電力管、４，１１６……負
荷、５……IVR制御装置、６……RT制御装置、
７……計算機、８，１２４……分流器、９……電
流検出器、１０，１２，１１５……分圧器、１
１，１３……電圧検出器、１４……IVR電圧基準
値、１５……RT電圧基準値、１６……RT入力
電圧基準値、１７……RT出力電圧値、１８……
負荷電流値、７１……Ｄ／Ａ変換器、７２……
Ａ／Ｄ変換器、１１２……平滑用コンデンサ、１
１４……電力管駆動回路、１１７……設定器、１
１８……電圧制御回路、１１９……駆動信号、１
２０……電圧基準信号、１２１……出力電圧信
号、１２５……出力電流信号。
実施例の構成図、第２図は出力電圧EBとIVRの
電圧基準値VIRの関係図、第３図は動作説明のフ
ローチヤート、第４図は従来装置の構成図であ
る。 １……誘導電圧調整器、２，１１１……整流
器、３，１１３……電力管、４，１１６……負
荷、５……IVR制御装置、６……RT制御装置、
７……計算機、８，１２４……分流器、９……電
流検出器、１０，１２，１１５……分圧器、１
１，１３……電圧検出器、１４……IVR電圧基準
値、１５……RT電圧基準値、１６……RT入力
電圧基準値、１７……RT出力電圧値、１８……
負荷電流値、７１……Ｄ／Ａ変換器、７２……
Ａ／Ｄ変換器、１１２……平滑用コンデンサ、１
１４……電力管駆動回路、１１７……設定器、１
１８……電圧制御回路、１１９……駆動信号、１
２０……電圧基準信号、１２１……出力電圧信
号、１２５……出力電流信号。
Claims (1)
- １ 交流電圧を整流し、負荷に直列接続された電
力管のグリツド制御によつて直流電圧を供給する
直流電源の制御装置において、交流電圧を可変制
御する手段に対して基準電圧VIRを発生する交流
側基準電圧発生手段と、整流出力端に接続された
第１の分圧器と、前記第１の分圧器による直流出
力電圧を検出して計算機へ入力する第１の電圧検
出器と、電力管による直流出力電圧を検出するた
め負荷に並列接続された第２の分圧器と、前記第
２の分圧器による直流出力値を検出し電力管の
RT制御装置へ入力する第２の電圧検出器と、前
記第２の電圧検出器による出力と直流側基準電圧
発生手段による電圧基準EBRを入力し電力管を制
御するRT制御装置と、前記各基準値VIR及びEBR
を発生する計算機を備えたことを特徴とする直流
電源の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069735A JPS61228515A (ja) | 1985-04-02 | 1985-04-02 | 直流電源の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069735A JPS61228515A (ja) | 1985-04-02 | 1985-04-02 | 直流電源の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61228515A JPS61228515A (ja) | 1986-10-11 |
| JPH0574848B2 true JPH0574848B2 (ja) | 1993-10-19 |
Family
ID=13411367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60069735A Granted JPS61228515A (ja) | 1985-04-02 | 1985-04-02 | 直流電源の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228515A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101988959B (zh) * | 2009-07-31 | 2013-04-24 | 承永资讯科技股份有限公司 | 可调整参考电压的多功能量测装置及其芯片 |
-
1985
- 1985-04-02 JP JP60069735A patent/JPS61228515A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61228515A (ja) | 1986-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2142485A (en) | Thyristor voltage limiter for current source inverter | |
| JPH041589B2 (ja) | ||
| JPH0574848B2 (ja) | ||
| US4339705A (en) | Thyristor switched inductor circuit for regulating voltage | |
| JP3343711B2 (ja) | 静止型無効電力補償装置 | |
| JP2686184B2 (ja) | 電圧変動補償装置 | |
| JPH0241778A (ja) | インバータ溶接機 | |
| JPH0549163A (ja) | 直流電源装置 | |
| JPH03222016A (ja) | 無効電力補償装置の制御方式 | |
| JPS60216773A (ja) | 定電圧電力変換装置 | |
| JPH04313108A (ja) | 無効電力補償装置 | |
| JP2768848B2 (ja) | 静止形無効電力補償装置の制御装置 | |
| JPH0736138B2 (ja) | 無効電力補償装置 | |
| JPH07255130A (ja) | 無効電力補償装置 | |
| JPH0626457B2 (ja) | 無効電力補償装置の制御方式 | |
| JPH0731301Y2 (ja) | 無効電力補償装置の制御装置 | |
| SU957409A1 (ru) | Устройство дл управлени тиристорным преобразователем | |
| JPH05252667A (ja) | 無効電力補償装置 | |
| JPH0642183B2 (ja) | 無効電力補償装置の協調運転制御方式 | |
| JPS5850017A (ja) | 誘導性負荷の電圧調整装置 | |
| JPS6030190B2 (ja) | 逆変換装置の余裕角制御装置 | |
| JPS6226518A (ja) | 電源電圧調整装置 | |
| JPS6148724B2 (ja) | ||
| JPS609397A (ja) | 誘導電動機用電力変換装置 | |
| JPS5833774B2 (ja) | 周波数変換装置の制御装置 |