JPH0573737A - カードエツジメモリーカード - Google Patents

カードエツジメモリーカード

Info

Publication number
JPH0573737A
JPH0573737A JP3236318A JP23631891A JPH0573737A JP H0573737 A JPH0573737 A JP H0573737A JP 3236318 A JP3236318 A JP 3236318A JP 23631891 A JP23631891 A JP 23631891A JP H0573737 A JPH0573737 A JP H0573737A
Authority
JP
Japan
Prior art keywords
card
gold
edge memory
bonding wire
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3236318A
Other languages
English (en)
Inventor
Hiroshi Sukai
浩史 須貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3236318A priority Critical patent/JPH0573737A/ja
Publication of JPH0573737A publication Critical patent/JPH0573737A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Abstract

(57)【要約】 【構成】メモリーＩＣをＣＯＢ実装によって搭載したカ
ードエッジメモリーカードにおいて、カードエッジメモ
リーカードの回路ブロック３を構成する回路基板３１上
の銅箔パターンで、ＣＯＢ実装部のボンディング端子に
軟質金メッキ、接続端子としてしようされる３１３上に
硬質金をメッキする。 【効果】機器本体のコネクターとの挿抜による接続端子
の金メッキ剥離が防止され、安定した電気接続が実現さ
れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、メモリーＩＣをＣＯＢ
実装によって搭載したカードエッジメモリーカードに関
する。
【０００２】
【従来の技術】従来、接続端子の金メッキは、ボンディ
ング端子の金メッキと同様に軟質金メッキを使用したカ
ードエッジメモリーカードが知られていた。
【０００３】
【発明が解決しようとする課題】しかし、従来のカード
エッジメモリーカードでは、接続端子部も軟質金メッキ
のため、機器本体と電気的接続をとるコネクターとの挿
抜を繰り返し行なわれると、接続端子の金メッキが容易
に剥離し、コネクターとの電気的接続が不安定になると
いう問題点を有していた。
【０００４】そこで、本発明は、従来のこのような問題
点を解決するため接続端子に硬質金メッキを使用したこ
とを特徴とする。
【０００５】
【課題を解決するための手段】本発明のカードエッジメ
モリーカードは、ＣＯＢ実装部のボンディング端子に軟
質金メッキ、接続端子に硬質金メッキを使用したことを
特徴とする。
【０００６】
【実施例】以下、実施例に基づき本発明を詳細に説明す
る。
【０００７】図１は、本発明のカードエッジメモリーカ
ードの構成を示す斜視図である。１は、金属板であり、
カード平面部に配置され、その表面には、デザイン等が
描かれ化粧板として使用される。２は、カード外形を形
成するプラスチックフレームであり、３の回路ブロック
に接着固定される。３の回路ブロックは、３１の回路基
板上に３２のメモリーＩＣがＣＯＢ方式により実装され
ている。
【０００８】図２は、図１の、３の回路ブロックのＡ−
Ａ’断面図であり、ＣＯＢ実装方式を示す詳細図であ
る。３２１はメモリーＩＣチップであり、３１の基板の
基材３１２の上に接着される。３２２は、ボンディング
ワイヤー線であり、３２１のメモリーＩＣと基板３１の
銅箔パターン３１１との電気的接続をとるものである。
３２３は、３２１のメモリーＩＣチップと３２２のボン
ディングワイヤー線を保護するモールド材である。３１
１の銅箔パターンと、３２２のボンディングワイヤー線
が接続される銅箔パターン上のＡ部には、３２２のボン
ディングワイヤー線の接続を良好にするため、軟質金が
メッキされている。
【０００９】図３は、図１の回路基板３１の平面図であ
る。３１３が接続端子であり、硬質金がメッキされてい
る。図４は、本発明のカードエッジメモリーカードの平
面図となる。
【００１０】
【発明の効果】 以上説明したように、本発明によれ
ば、ＣＯＢ実装方式を採用したカードエッジメモリーカ
ードの接続端子を硬質金メッキにすることにより機器本
体のコネクターとの挿抜による金メッキ剥離が防止さ
れ、安定した電気接続が実現される。
【図面の簡単な説明】
【図１】本発明のカードエッジメモリーカードの構成を
示す斜視図。
【図２】回路ブロック３のＡ−Ａ’断面図。
【図３】回路基板３１の平面図。
【図４】本発明のカードエッジメモリーカード平面図。
【符号の説明】
１ 金属版 ２ プラスチックフレーム ３ 回路ブロック ３１ 回路基板 ３１１ 銅箔パターン ３１２ 基材 ３１３ 接続端子 ３２ メモリーＩＣ部 ３２１ メモリーＩＣチップ ３２２ ボンディンワイヤー線 ３２３ モールド材 Ａ部 軟質金メッキ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｒ 23/68 Ｊ 6901−5Ｅ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 メモリーＩＣをＣＯＢ実装によって搭載
    したカードエッジメモリーカードにおいて、ＣＯＢ実装
    部のボンディング端子に軟質金メッキ、接続端子に硬質
    金メッキを使用したことを特徴とするカードエッジメモ
    リーカード。
JP3236318A 1991-09-17 1991-09-17 カードエツジメモリーカード Pending JPH0573737A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3236318A JPH0573737A (ja) 1991-09-17 1991-09-17 カードエツジメモリーカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3236318A JPH0573737A (ja) 1991-09-17 1991-09-17 カードエツジメモリーカード

Publications (1)

Publication Number Publication Date
JPH0573737A true JPH0573737A (ja) 1993-03-26

Family

ID=16999025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3236318A Pending JPH0573737A (ja) 1991-09-17 1991-09-17 カードエツジメモリーカード

Country Status (1)

Country Link
JP (1) JPH0573737A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1432293A4 (en) * 2001-09-28 2005-12-07 Ibiden Co Ltd PCB AND MANUFACTURING PROCESS FOR THE PCB

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1432293A4 (en) * 2001-09-28 2005-12-07 Ibiden Co Ltd PCB AND MANUFACTURING PROCESS FOR THE PCB
US7129158B2 (en) 2001-09-28 2006-10-31 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board

Similar Documents

Publication Publication Date Title
EP1662565A3 (en) Semiconductor package
US6998702B1 (en) Front edge chamfer feature for fully-molded memory cards
JPH02239651A (ja) 半導体装置およびその実装方法
US6625885B1 (en) Method of making an electrical contact device
EP1164661A3 (en) Connecting structure of flat circuit member
JPH0573737A (ja) カードエツジメモリーカード
JPH02301182A (ja) 薄型実装構造の回路基板
JPH09219265A (ja) 入力／出力コネクタモジュール
JP2813588B2 (ja) 半導体装置およびその製造方法
JP2876789B2 (ja) 半導体モジュール
JPH05267502A (ja) 樹脂成形品
JPH07221419A (ja) 混成集積回路装置
JPH01210393A (ja) 集積回路装置
JPS62179794A (ja) 電気回路配線板
JPH0271551A (ja) 半導体装置
KR0161813B1 (ko) 반도체 패키지
JP2687314B2 (ja) 回路基板とその製造方法
JPS6463197A (en) Ic card
US20080003722A1 (en) Transfer mold solution for molded multi-media card
JPH05135834A (ja) 基板間接続コネクタ
JPS5914394U (ja) 混成集積回路基板
JPH08315933A (ja) コネクタ
JPH0945397A (ja) カードバス用表面実装対応コネクター
JPH04219965A (ja) 半導体モジュール
JPS609260U (ja) プリント板の接続構造