JPH0573425A - Address converting system for virtual computer - Google Patents

Address converting system for virtual computer

Info

Publication number
JPH0573425A
JPH0573425A JP3233436A JP23343691A JPH0573425A JP H0573425 A JPH0573425 A JP H0573425A JP 3233436 A JP3233436 A JP 3233436A JP 23343691 A JP23343691 A JP 23343691A JP H0573425 A JPH0573425 A JP H0573425A
Authority
JP
Japan
Prior art keywords
address
instruction
map table
virtual
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3233436A
Other languages
Japanese (ja)
Other versions
JP3261708B2 (en
Inventor
Shunichi Yasuda
俊一 安田
Ichiro Yamaura
一郎 山浦
Akiko Ohashi
彰子 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP23343691A priority Critical patent/JP3261708B2/en
Publication of JPH0573425A publication Critical patent/JPH0573425A/en
Application granted granted Critical
Publication of JP3261708B2 publication Critical patent/JP3261708B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

PURPOSE:To attain high speed access by executing an instruction in an instruction table, and executing an access of data to a real memory address space. CONSTITUTION:A code 4 tries to read out (fetch) data from an address (a) on a virtual address space 1, calculates the number of pages (a1) of the address (a), jumps to a call map table 3 in which its (a1) is an index and transfers the control. In the call map table 3, a processing corresponding to a flag of the map table is written by an internal code, and by executing an instruction of this internal code, an access of data to a real memory address space 2 is executed. In the case a regular access can be executed, a real address is included in the internal code and set to a pointer to be accessed finally. Accordingly, the call map table 3 corresponding to the map table is executed as a code stream.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、汎用オペレーティン
グシステム(以下、OSという)上で仮想計算機を実現
する際の、メモリアクセスを高速に実行するためのアド
レス変換方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an address conversion system for executing memory access at high speed when a virtual machine is realized on a general-purpose operating system (hereinafter referred to as OS).

【0002】[0002]

【従来の技術】従来の仮想計算機におけるアクセス手法
を図4に基づいて説明する。図において、11はアクセ
スの対象となる仮想アドレス空間、12は実アドレス空
間、13は仮想アドレスから実アドレスへの変換テーブ
ルとなるマップテーブル、14は仮想計算機でアクセス
動作を行うコード部分である。まずコード14が仮想ア
ドレス空間11上のアドレスaからデータを読み出そう
(Fetch)とすると、アドレスaのページ数a1を
算出しマップテーブル13からインデックスをa1とし
たエントリを引き出してくる。エントリには実アドレス
ベースとページ数a1の状態を表現するフラグが含まれ
ている。コード14では引き出したエントリからマスク
することによってフラグ部分を取り出し、条件分岐によ
ってページフォルトなどの例外処理(14´)と通常ア
クセス処理へと分岐していた。さらに実際にアクセスす
る段階で、マップテーブル13から実アドレスベースと
ページ内オフセットから実アドレスを算出し、メモリを
アクセスしていた。
2. Description of the Related Art An access method in a conventional virtual computer will be described with reference to FIG. In the figure, 11 is a virtual address space to be accessed, 12 is a real address space, 13 is a map table which is a conversion table from a virtual address to a real address, and 14 is a code part for performing an access operation in a virtual computer. First, when the code 14 attempts to read data from the address a in the virtual address space 11 (Fetch), the page number a1 of the address a is calculated, and the entry having the index a1 is fetched from the map table 13. The entry includes a real address base and a flag expressing the state of the page number a1. In the code 14, the flag portion is taken out by masking from the drawn entry, and branching is made to the exception processing (14 ') such as page fault and the normal access processing by the conditional branch. Further, at the actual access stage, the real address is calculated from the real address base and the in-page offset from the map table 13 to access the memory.

【0003】なお、ここでの仮想計算機は、広範囲のマ
シンを動作対象としているため、特定のOSに依存する
アクセス方式を採用せず、仮想計算機でアクセスに関す
る使用を定義して、仮想計算機の実行環境である仮想イ
メージはマシン独立であることを目的としている。その
ため、アクセス方式は仮想計算機独自のものとなってい
る。
Since the virtual computer here is intended to operate a wide range of machines, the access method depending on a specific OS is not adopted, and the virtual computer defines the use related to access and executes the virtual computer. The virtual image that is the environment is intended to be machine independent. Therefore, the access method is unique to the virtual machine.

【0004】[0004]

【発明が解決しようとする課題】このように、アクセス
方式を機械依存ではなく独自に用意することは汎用性を
高め、仮想計算機の実行環境を容易に種々のOSに移植
できることを意味している。しかしながら、従来のアク
セス方式では、各ページに関する情報を毎アクセスごと
に取り出さなければならないというオーバーヘッドが必
然的に存在していた(これまでは、そのオーバーヘッド
としてページ情報をアクセスし、必要なフラグをマスク
を掛けて取り出していた)。また、仮想計算機の実アド
レスを得るには、実計算機上での仮想計算機の仮想空間
の先頭アドレスを加算する必要があり、いずれもアクセ
ス速度低下の原因となっていた。
As described above, providing the access method independently without depending on the machine means that the versatility is improved and the execution environment of the virtual machine can be easily ported to various OSs. .. However, in the conventional access method, there was inevitably an overhead that information on each page had to be fetched for each access (until now, page information was accessed as that overhead and necessary flags were masked. I was taking it out. Further, in order to obtain the real address of the virtual computer, it is necessary to add the start address of the virtual space of the virtual computer on the real computer, which causes the decrease in access speed.

【0005】この発明は、仮想環境などの上位層をまっ
たく変更することなしに、アクセス速度の高速化を図る
ことができる仮想計算機のアドレス変換方式を提供する
ことを目的とする。
It is an object of the present invention to provide a virtual computer address conversion method capable of increasing the access speed without changing the upper layer such as the virtual environment at all.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するた
め、この発明に係わる仮想計算機のアドレス変換方式に
おいては、メモリアクセスの対象となる仮想メモリアド
レス空間と、実メモリアドレス空間と、メモリアクセス
動作を実行するコード部と、前記仮想メモリアドレス空
間の各ページの状態を表現するフラグの代用として用意
した命令列をエントリとする命令テーブルとを具え、前
記命令テーブル内の命令を実行させることにより、実メ
モリアドレス空間に対する通常のアクセス処理またはフ
ォルト処理などを行うようにしている。
In order to solve the above-mentioned problems, in the address conversion system of a virtual computer according to the present invention, a virtual memory address space to be a memory access target, a real memory address space, and a memory access operation. And an instruction table having an instruction sequence prepared as a substitute for a flag expressing the state of each page of the virtual memory address space as an entry, and executing the instructions in the instruction table, Normal access processing or fault processing for the real memory address space is performed.

【0007】上述した処理において、該当アドレスに対
応するページの状態が通常状態でアクセス可能であるな
らば、命令テーブル内のスロットに命令列としてRET
URNを書き込む処理を行う。また、該当アドレスに対
応するページの状態がアクセスによって変更される場合
は、アクセスを行うと共に、命令テーブルの内部コード
を書き換えて、次回のアクセスではページの状態を表現
するフラグに見合った新たな命令列を実行するようにし
ている。さらに、該当アドレスに対応する実アドレス
を、命令列をエントリとする命令テーブルに命令列とし
て、あるいは定数として書き込んで、アクセスの際のベ
ースアドレスとしている。
In the above-mentioned processing, if the page corresponding to the corresponding address is in the normal state and accessible, the RET is stored as an instruction string in the slot in the instruction table.
Perform the process of writing the URN. If the page state corresponding to the corresponding address is changed by the access, the access is performed and the internal code of the instruction table is rewritten, and a new instruction corresponding to the flag expressing the page state is made in the next access. I'm trying to run a column. Further, the real address corresponding to the corresponding address is written as an instruction string or as a constant in an instruction table having an instruction string as an entry, and is used as a base address for access.

【0008】[0008]

【作用】コード部によって仮想メモリアドレス空間から
のデータのアクセスが行われる場合、仮想メモリアドレ
ス空間上のアドレスからページ数が算出され、その値を
インデックスした命令テーブルに制御が移される。命令
テーブルのエントリには各ページに対応した命令列が書
かれており、この命令列を実行することによって、あら
かじめ設定された処理や命令テーブルの内部コードを書
き換える処理などが実行されることになる。したがっ
て、従来のように実アドレスをマップテーブルから取り
出すためのマスクや、フラグの状態を判断するための条
件分岐などを行う必要がないので、メモリアクセス動作
に伴うオーバーヘッドを削減することができる。
When the data is accessed from the virtual memory address space by the code section, the page number is calculated from the address in the virtual memory address space, and the control is transferred to the instruction table indexing the value. An instruction sequence corresponding to each page is written in the entry of the instruction table, and by executing this instruction sequence, preset processing and processing of rewriting the internal code of the instruction table are executed. .. Therefore, it is not necessary to perform a mask for fetching the real address from the map table and a conditional branch for determining the state of the flag as in the conventional case, so that the overhead associated with the memory access operation can be reduced.

【0009】[0009]

【実施例】以下、この発明に係わる仮想計算機のアドレ
ス変換方式の一実施例を図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an address conversion system for a virtual computer according to the present invention will be described below with reference to the drawings.

【0010】図1は、この発明に係わるアドレス変換方
式を適用した仮想計算機の構成を示している。図におい
て、1はアクセスの対象となる仮想アドレス空間、2は
実アドレス空間、3は各ページに対応した命令列をエン
トリとする命令テーブルであるコールマップテーブル、
4はメモリアクセス動作を行うコード部分である。
FIG. 1 shows the configuration of a virtual computer to which the address conversion system according to the present invention is applied. In the figure, 1 is a virtual address space to be accessed, 2 is a real address space, 3 is a call map table which is an instruction table having an instruction sequence corresponding to each page as an entry,
Reference numeral 4 is a code portion for performing a memory access operation.

【0011】メモリアクセス時の動作としては、まずコ
ード4が仮想アドレス空間2上のアドレスaからデータ
を読み出そう(Fetch)とすると、アドレスaのペ
ージ数a1を算出し、そのa1をインデックスとしたコ
ールマップテーブル3にジャンプして制御を移す。コー
ルマップテーブル3には、図4に示すマップテーブル1
3のフラグに対応した処理が内部コードで書かれてお
り、この内部コードの命令を実行させることにより、実
メモリアドレス空間2に対するデータのアクセスが行な
われる。
As an operation at the time of memory access, first, when the code 4 attempts to read data from the address a in the virtual address space 2 (Fetch), the page number a1 of the address a is calculated and the a1 is used as an index. Then, the control jumps to the call map table 3 and the control is transferred. The call map table 3 includes the map table 1 shown in FIG.
The processing corresponding to the flag of No. 3 is written in the internal code, and the data is accessed to the real memory address space 2 by executing the instruction of this internal code.

【0012】通常アクセス可能な場合は、実アドレスを
内部コードに盛り込んで最終的にアクセスするポインタ
にセットする(実アドレス定数セット)。ページフォル
トなどが発生する場合には、内部コードとしてコールマ
ップにフォルトへのジャンプ命令として書き込む。その
結果、マップテーブルに相当するコールマップテーブル
3はコードストリームとして実行されるので、インスト
ラクションキャッシュを備えたプロセッサでは、コール
マップテーブルがインストラクションキャッシュに収ま
り高速化が望める。また、この手法を取り入れることに
より、マップテーブルの内容を命令列で置き換えること
が可能となる。すなわち、マップテーブル13(図4)
内のフラグを更新しなければならないような状態では、
コールマップテーブル3内の命令列が自分自身の内部コ
ードを書き換えることにより代用することができる。
When it is normally accessible, the real address is included in the internal code and set to the pointer to be finally accessed (real address constant set). When a page fault occurs, write it as a jump instruction to the fault in the call map as an internal code. As a result, the call map table 3 corresponding to the map table is executed as a code stream, so that in a processor equipped with an instruction cache, the call map table fits in the instruction cache and higher speed can be expected. Also, by adopting this method, it becomes possible to replace the contents of the map table with an instruction sequence. That is, the map table 13 (FIG. 4)
In situations where you have to update the flags in
The instruction sequence in the call map table 3 can be substituted by rewriting its own internal code.

【0013】図2は、この様子を表している。マップテ
ーブル内のフラグfは、referenced、dir
ty、protectedの3種類に分けられる。re
ferencedは少なくとも該当ページが一度はアク
セスされたことを表現している。dirtyは該当ペー
ジに対して書き込みがあったことを表現している。ま
た、protectedは該当ページが書き込み禁止を
表現しており、書き込み操作を行うとフォルトを発生す
る。仮想ページが実ページに割り当てられていない場合
(Vacant)には、便宜上dirtyとprote
ctedをセットして表現するようにする。また、コー
ルマップテーブルの2つのスロット(Fetch、St
ore)にはエントリの内容が書き込まれている。スロ
ットの下の記述は、そのページの状態(フラグ)を表現
している。
FIG. 2 shows this state. The flag f in the map table is referenced, dir
There are three types, ty and protected. re
“Ferenced” represents that the corresponding page has been accessed at least once. Dirty represents that writing has been performed on the corresponding page. Further, protected indicates that the corresponding page is write protected, and a fault occurs when a write operation is performed. When the virtual page is not assigned to the real page (Vacant), for the sake of convenience, the dirty and prote
Set cted so that it can be expressed. In addition, two slots (Fetch, St) of the call map table
The contents of the entry are written in (ore). The description below the slot expresses the state (flag) of the page.

【0014】コールマップテーブルによるアドレス変換
方式では、上述したように読み出し(Fetch)と書
き込み(Store)について、それぞれスロットを用
意して処理を行う。例えば、読み出しでは読み出し側の
コールマップテーブルのエントリを実行すると共に、該
当ページに対するアクセスが最初のアクセスであれば、
自分自身の内部コードを、実アドレスをセットする命令
とRETURN命令に書き換えてしまう(状態2から状
態3)。つまり自分自身を書き換えるコードがセットさ
れていなければreferencedはセットされてお
らず、自分自身を書き換えるコードがセットされていれ
ば、referencedがセットされているという状
態を表現していることになる。書き込みでは、自分自身
を書き換えるコードがセットされていなければ、dir
tyがセットされていないことになり、自分自身を書き
換えるコードがセットされておれば、dirtyがセッ
トされていることになる(状態3から状態4、又は状態
2から状態4)。また、protectedがセットさ
れた状態に相当するコールマップテーブルは、書き込み
側のコールマップテーブルが書き込みに関するフォルト
にジャンプするような内部コードをセットする(状態2
又は3から状態5)。仮想ページが実ページに割り当て
られていない場合には、読み出し側、書き込み側ともコ
ールマップのエントリをページフォルトの処理へジャン
プするように変更する(状態2ないし5から状態5)。
In the address conversion method based on the call map table, slots are prepared and processed for reading (Fetch) and writing (Store) as described above. For example, in reading, an entry in the call map table on the reading side is executed, and if the corresponding page is accessed first,
It overwrites its own internal code with the instruction to set the real address and the RETURN instruction (state 2 to state 3). In other words, if the code for rewriting itself is not set, the referenced is not set, and if the code for rewriting itself is set, it indicates that the referenced is set. In writing, if the code to rewrite itself is not set, dir
If ty is not set and the code that rewrites itself is set, then dirty is set (state 3 to state 4, or state 2 to state 4). Further, the call map table corresponding to the state where protected is set sets an internal code such that the call map table on the writing side jumps to a fault regarding writing (state 2
Or 3 to state 5). When the virtual page is not assigned to the real page, the call map entry is changed to jump to the page fault processing on both the reading side and the writing side (states 2 to 5 to state 5).

【0015】フォルトを起こさないメモリアクセス操作
の場合は、実ページのベースアドレスをレジスタにセッ
トしてRETURNするようにセットする。具体的に
は、仮想計算機の実アドレスが仮想計算機が載る汎用O
S上で図3のように表現されている時、「実アドレスベ
ース値」+「汎用OS上での実アドレス空間ベースアド
レス値」−「仮想アドレスベース値」をレジスタにセッ
トしてやることで、該当ページ内の全てのアクセスにつ
いて、該当レジスタをポインタとして直接アドレッシン
グが行えることになる。この結果、従来の方式のように
実アドレスをマップテーブルから取り出すためにマスク
を行うことや、フラグをマスクで取り出しフラグの状態
を判断するために条件分岐を行う必要がなくなる。した
がって、これらのオーバーヘッドを削減することができ
る。
In the case of a memory access operation which does not cause a fault, the base address of the real page is set in a register and set to RETURN. Specifically, the real address of the virtual computer is the general-purpose O on which the virtual computer appears.
When it is expressed in S as shown in FIG. 3, by setting "real address base value" + "real address space base address value on general-purpose OS"-"virtual address base value" in the register, For all accesses within the page, the address can be directly addressed using the corresponding register as a pointer. As a result, it is not necessary to perform masking for fetching the real address from the map table and conditional branching for determining the state of the fetch flag using the mask as in the conventional method. Therefore, these overheads can be reduced.

【0016】ちなみに、仮想計算機上では上記アドレス
変換方式を用いることにより、Dhrystoneベン
チマークテストで約40パーセントの速度向上を計るこ
とができた。
By the way, by using the above address conversion method on the virtual computer, it was possible to improve the speed by about 40% in the Dhrystone benchmark test.

【0017】[0017]

【発明の効果】以上説明したように、この発明に係わる
仮想計算機のアドレス変換方式においては、仮想メモリ
アドレスから実メモリアドレスへの変換テーブルの代わ
りに、仮想メモリアドレス空間の各ページの状態を表現
するフラグの代用として用意した命令列をエントリとす
る命令テーブルを設け、当該命令テーブル内の命令を実
行させることにより、実メモリアドレス空間に対するデ
ータのアクセスを行うようにしたため、実アドレスをマ
ップテーブルから取り出すためにマスクを行うことや、
フラグをマスクで取り出しフラグの状態を判断するため
に条件分岐を行う必要がないうえ、ページ内オフセット
の分を加算する処理などが不要となる。したがって、仮
想環境などの上位層をまったく変更することなく、アク
セス速度の高速化を実現することができる。
As described above, in the address conversion method for the virtual computer according to the present invention, the state of each page in the virtual memory address space is expressed instead of the conversion table from the virtual memory address to the real memory address. The instruction table with the prepared instruction sequence as a substitute for the flag is provided, and the data in the actual memory address space is accessed by executing the instructions in the instruction table. Do masks to take it out,
It is not necessary to perform conditional branching in order to judge the state of the fetch flag using a mask as a mask, and the process of adding the amount of offset within the page is not necessary. Therefore, the access speed can be increased without changing the upper layer such as the virtual environment at all.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係わるアドレス変換方式を適用した
仮想計算機の構成を示す図。
FIG. 1 is a diagram showing a configuration of a virtual computer to which an address conversion method according to the present invention is applied.

【図2】マップテーブルとコールマップテーブルの内容
を示す図。
FIG. 2 is a diagram showing the contents of a map table and a call map table.

【図3】仮想計算機の実アドレスが仮想計算機が載る汎
用OS上に表現されている様子を示す図。
FIG. 3 is a diagram showing how a real address of a virtual computer is expressed on a general-purpose OS on which the virtual computer is mounted.

【図4】従来のアドレス変換方式を適用した仮想計算機
の構成を示す図。
FIG. 4 is a diagram showing a configuration of a virtual computer to which a conventional address translation system is applied.

【符号の説明】[Explanation of symbols]

1…仮想アドレス空間、2…実アドレス空間、3…コー
ルマップテーブル、4…コード、13…マップテーブル
1 ... Virtual address space, 2 ... Real address space, 3 ... Call map table, 4 ... Code, 13 ... Map table

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 彰子 神奈川県川崎市高津区坂戸100番1号 K SP R&D ビジネスパークビル 富士 ゼロツクス株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akiko Ohashi No. 100-1 Sakado, Takatsu-ku, Kawasaki-shi, Kanagawa KSP R & D Business Park Building, Fuji Xerox Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】メモリアクセスの対象となる仮想メモリア
ドレス空間と、実メモリアドレス空間と、メモリアクセ
ス動作を実行するコード部と、前記仮想メモリアドレス
空間の各ページの状態を表現するフラグの代用として用
意した命令列をエントリとする命令テーブルとを具え、
当該命令テーブル内の命令を実行させることにより、実
メモリアドレス空間に対するデータのアクセスを行うよ
うにしたことを特徴とする仮想計算機のアドレス変換方
式。
1. A substitute for a virtual memory address space that is a target of memory access, a real memory address space, a code section that executes a memory access operation, and a flag that expresses a state of each page of the virtual memory address space. With an instruction table that uses the prepared instruction sequence as an entry,
An address conversion method for a virtual machine, characterized in that data in an actual memory address space is accessed by executing an instruction in the instruction table.
JP23343691A 1991-09-12 1991-09-12 Address translation method for virtual machines Expired - Fee Related JP3261708B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23343691A JP3261708B2 (en) 1991-09-12 1991-09-12 Address translation method for virtual machines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23343691A JP3261708B2 (en) 1991-09-12 1991-09-12 Address translation method for virtual machines

Publications (2)

Publication Number Publication Date
JPH0573425A true JPH0573425A (en) 1993-03-26
JP3261708B2 JP3261708B2 (en) 2002-03-04

Family

ID=16955012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23343691A Expired - Fee Related JP3261708B2 (en) 1991-09-12 1991-09-12 Address translation method for virtual machines

Country Status (1)

Country Link
JP (1) JP3261708B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225943A (en) * 1984-04-25 1985-11-11 Hitachi Ltd Exceptional interruption processing system
JPS61160160A (en) * 1985-01-09 1986-07-19 Hitachi Ltd Addressing control device of virtual computer
JPH02217942A (en) * 1989-02-17 1990-08-30 Hitachi Ltd Automatic paging system for computer system
JPH02236652A (en) * 1988-06-06 1990-09-19 Digital Equip Corp <Dec> Page table within virtual memory
JPH03102445A (en) * 1989-09-14 1991-04-26 Fujitsu Ltd Access control system for address space of virtual storage
JPH04280337A (en) * 1991-03-08 1992-10-06 Fuji Xerox Co Ltd Virtual storage computer system
JPH04324549A (en) * 1991-04-24 1992-11-13 Oki Electric Ind Co Ltd Address converting method for controlling transmission

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225943A (en) * 1984-04-25 1985-11-11 Hitachi Ltd Exceptional interruption processing system
JPS61160160A (en) * 1985-01-09 1986-07-19 Hitachi Ltd Addressing control device of virtual computer
JPH02236652A (en) * 1988-06-06 1990-09-19 Digital Equip Corp <Dec> Page table within virtual memory
JPH02217942A (en) * 1989-02-17 1990-08-30 Hitachi Ltd Automatic paging system for computer system
JPH03102445A (en) * 1989-09-14 1991-04-26 Fujitsu Ltd Access control system for address space of virtual storage
JPH04280337A (en) * 1991-03-08 1992-10-06 Fuji Xerox Co Ltd Virtual storage computer system
JPH04324549A (en) * 1991-04-24 1992-11-13 Oki Electric Ind Co Ltd Address converting method for controlling transmission

Also Published As

Publication number Publication date
JP3261708B2 (en) 2002-03-04

Similar Documents

Publication Publication Date Title
JP6995731B2 (en) Processor
US8307191B1 (en) Page fault handling in a virtualized computer system
EP0213843B1 (en) Digital processor control
US5060137A (en) Explicit instructions for control of translation lookaside buffers
JPH05257803A (en) Virtual storage space control method and address calculation device
JPH05150981A (en) Data processor
JP2575598B2 (en) Method and system for increasing concurrency of system memory in a multiprocessor computer system
US5226132A (en) Multiple virtual addressing using/comparing translation pairs of addresses comprising a space address and an origin address (sto) while using space registers as storage devices for a data processing system
JP3554320B2 (en) A data processing system that performs communication between execution environments in a data processing system employing an object-oriented memory protection mechanism
JPH0573425A (en) Address converting system for virtual computer
JP2865291B2 (en) Module connection control method
EP0101718B1 (en) Computer with automatic mapping of memory contents into machine registers
JPH1153249A (en) Memory managing method
JPS6156816B2 (en)
JPH0573398A (en) Information processor
JPH03141444A (en) Data processor
JPH02116940A (en) Page shared system using indirect pointer
JPH09185512A (en) Method for storing program into rom
EP0550290A2 (en) CPU register array
Tagg Speculations on the evolution of an architecture
JPH0560130B2 (en)
JPH02114344A (en) Garbage collection processor
Doran et al. Virtual Registers
JPH05265799A (en) Data processor
JPS62222343A (en) Virtual computer system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees