JPH0573075B2 - - Google Patents

Info

Publication number
JPH0573075B2
JPH0573075B2 JP59502065A JP50206584A JPH0573075B2 JP H0573075 B2 JPH0573075 B2 JP H0573075B2 JP 59502065 A JP59502065 A JP 59502065A JP 50206584 A JP50206584 A JP 50206584A JP H0573075 B2 JPH0573075 B2 JP H0573075B2
Authority
JP
Japan
Prior art keywords
layer
substrate
channel
solution
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59502065A
Other languages
Japanese (ja)
Other versions
JPS60501634A (en
Inventor
Dan Botetsu
Jon Chaaruzu Konorii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS60501634A publication Critical patent/JPS60501634A/en
Publication of JPH0573075B2 publication Critical patent/JPH0573075B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031Edge-emitting structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223Buried stripe structure
    • H01S5/2232Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H01S5/2234Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223Buried stripe structure
    • H01S5/2237Buried stripe structure with a non-planar active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/24Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

請求の範囲 1 基体の表面に、その残りの表面から外方に突
出する複数の波形部分を形成する工程と、 被着されるべき成分と基体材料に対して溶剤と
なる成分とからなり、上記基体の平坦な面および
凹面に対しては過飽和成長状態を呈し、上記基体
の凸面に対しては僅かに不飽和成長状態を呈する
第1の溶液を作る工程と、 波形部分を有する上記基体の表面を上記第1の
溶液に接触させて、上記波形部分の凸部を部分的
に溶解して上記波形部分の凹部相互間に陸部分を
形成させ、上記波形部分の凹部および陸部分上に
第1の層の被着を、この第1の層が平坦な表面を
形成するまで生じさせる工程と、 表面に上記第1の層が形成された基体を別の溶
液に接触させ、該別の溶液および基体を冷却して
上記第1の層の平坦な表面上に活性層を被着する
工程と、からなる平坦な活性層を有するレーザ・
アレーの製造方法。
Claim 1: A method comprising the steps of: forming a plurality of corrugated portions on the surface of a substrate projecting outwardly from the remaining surface thereof; and a component to be deposited and a component serving as a solvent for the substrate material; creating a first solution exhibiting a supersaturated growth condition on flat and concave surfaces of the substrate and a slightly unsaturated growth condition on the convex surface of the substrate; and a surface of the substrate having corrugated portions. is brought into contact with the first solution to partially dissolve the convex portions of the corrugated portion to form a land portion between the concave portions of the corrugated portion, and a first solution is applied onto the concave portion and the land portion of the corrugated portion. a step of causing the deposition of a layer until the first layer forms a flat surface; contacting the substrate on which the first layer is formed with another solution; cooling a substrate and depositing an active layer on the flat surface of the first layer;
Array manufacturing method.

2 溶液を作る工程は、第1の溶液を平衡温度で
平衡化する工程と、該第1の溶液をより低い温度
に冷却する工程とを含むことを特徴とする請求の
範囲1記載の平坦な活性層を有するレーザ・アレ
ーの製造方法。
2. The flat solution according to claim 1, wherein the step of preparing the solution includes the steps of equilibrating the first solution at an equilibrium temperature and cooling the first solution to a lower temperature. A method of manufacturing a laser array having an active layer.

3 基体は上記のより低い温度にあることを特徴
とする請求の範囲2記載の平坦な活性層を有する
レーザ・アレーの製造方法。
3. The method of manufacturing a laser array with a planar active layer according to claim 2, characterized in that the substrate is at a lower temperature than said above.

4 基体はGaAsであり、溶液はAl、GAおよび
Asを含むことを特徴とする請求の範囲3記載の
平坦な活性層を有するレーザ・アレーの製造方
法。
4 The substrate is GaAs and the solution is Al, GA and
4. The method of manufacturing a laser array having a flat active layer according to claim 3, characterized in that it contains As.

5 表面の平坦な部分と接触する溶液が飽和する
上記より低い温度は約700℃乃至800℃の間にある
ことを特徴とする請求の範囲4記載の平坦な活性
層を有するレーザ・アレーの製造方法。
5. Fabrication of a laser array with a flat active layer according to claim 4, characterized in that the lower temperature at which the solution in contact with the flat part of the surface becomes saturated is between about 700°C and 800°C. Method.

6 上記のより低い温度は約760℃であることを
特徴とする請求の範囲5記載の平坦な活性層を有
するレーザ・アレーの製造方法。
6. The method of claim 5, wherein said lower temperature is about 760°C.

7 平衡温度とより低い温度との差は約2℃乃至
10℃であり、冷却率は毎分約0.5℃乃至5℃であ
ることを特徴とする請求の範囲6記載の平坦な活
性層を有するレーザ・アレーの製造方法。
7 The difference between the equilibrium temperature and the lower temperature is about 2°C to
10.degree. C. and the cooling rate is approximately 0.5.degree. C. to 5.degree. C. per minute.

8 平衡温度とより低い温度との差は約4℃乃至
5℃であり、冷却率は毎分約1℃であることを特
徴とする請求の範囲7記載の平坦な活性層を有す
るレーザ・アレーの製造方法。
8. A laser array with a flat active layer according to claim 7, characterized in that the difference between the equilibrium temperature and the lower temperature is about 4°C to 5°C and the cooling rate is about 1°C per minute. manufacturing method.

発明の背景 一般に半導体レーザは反対導電形式のクラツド
領域間に薄い活性領域が形成された半導体材料の
本体からなる。このようなレーザからの出力を大
きくするために、活性領域の反射係数とクラツド
層の反射係数との中間の反射係数をもつた案内層
が上記クラツド層の一方と活性領域との間に挿入
されている。活性層で発生された光は、活性層と
案内層(ガイド層)の両方を伝播して、本体の放
射面においてより大きなビームが形成される。薄
い活性層は、横方向の振動、すなわち層の面に垂
直な方向の振動を基本光学モードに制限する。横
方向、層の面内の方法、およびレーザ面間の線に
垂直な方向では、同じような制限は存在せず、一
般には幾つかの異つた光学モードで同時に振動が
生ずる。
BACKGROUND OF THE INVENTION Semiconductor lasers generally consist of a body of semiconductor material with a thin active region formed between cladding regions of opposite conductivity type. In order to increase the output power from such a laser, a guide layer with a reflection coefficient intermediate between that of the active region and that of the cladding layer is inserted between one of the cladding layers and the active region. ing. The light generated in the active layer propagates through both the active layer and the guiding layer to form a larger beam at the emitting surface of the body. The thin active layer limits transverse vibrations, ie vibrations perpendicular to the plane of the layer, to the fundamental optical mode. In the lateral direction, in the plane of the layers, and in the direction perpendicular to the line between the laser planes, similar constraints do not exist and vibrations generally occur in several different optical modes simultaneously.

振動を横方向の基本光学モードに制限する光学
的ウエーブガイドを生成するレーザ構造中に横方
向の変化を導入することが有効であることが判つ
た。基体中の単一チヤンネル上に液相エピタクシ
によつて形成されたチヤンネル化基体レーザは、
層の厚みの横方向の変化によつて形成され、また
チヤンネル上の放射領域の側部にある吸収基体に
きわめて接近した光学的ウエーブガイドを持つて
いる。しかしながら、電流の横方向の流れはチヤ
ンネル上の放射領域に自動的に制限されず、むし
ろチヤンネルの側部における基体の方向に流れる
傾向がある。この横方向の電流の流れを制限する
ために、一般にはチヤンネルの側部における基本
中または上層中に逆バイアスされたP−N接合が
形成される。参考としてこゝに示されている米国
特許第4347486号において、ボテツ(Botez)氏
は、基体の表面中に1対のチヤンネルを有し、そ
れらの間にメサを有するレーザを開示している。
このチヤンネル化された表面を覆う層は、平面ま
たは凸面に対する場合とは逆に凹面上で急速な液
相エピタクシ成長する傾向があることから、その
厚みは横方向に変化している。この構成はメサ上
の領域に電流が流れるのを制限し、また層の厚み
が横方向に変化しているから、40ミリワツト以上
の出力にまで、メサ上全体にわたつて発振を基本
ラテラル(横方向)モードに制限している。
It has been found to be effective to introduce lateral variations in the laser structure to create an optical waveguide that confines the vibrations to the lateral fundamental optical mode. A channeled substrate laser formed by liquid phase epitaxy on a single channel in the substrate is
It is formed by a lateral variation in layer thickness and has an optical waveguide in close proximity to the absorbing substrate on the side of the emitting region on the channel. However, the lateral flow of current is not automatically restricted to the radiation area on the channel, but rather tends to flow towards the substrate at the sides of the channel. To limit this lateral current flow, reverse biased PN junctions are typically formed in the base or top layers on the sides of the channel. In U.S. Pat. No. 4,347,486, incorporated herein by reference, Botez discloses a laser having a pair of channels in the surface of a substrate with a mesa between them.
The layer overlying this channeled surface varies in thickness laterally because it tends to grow rapidly by liquid phase epitaxy on concave surfaces as opposed to planar or convex surfaces. This configuration limits the flow of current to the area above the mesa, and because the layer thickness varies laterally, the oscillations are essentially lateral across the mesa, to output powers of over 40 milliwatts. direction) mode.

コヒーレント光ビームの出力を個々のレーザの
能力以上に増大させるために、個々のレーザの発
振モードが互いに結合されて単一の位相ロツクさ
れた結合された発振器を構成する、一定間隔で離
れた分離形レーザ装置のモノリシツク・アレーが
提案されている。このようなレーザは、パルス・
モードでのみ動作する平板上基体上に平坦な層を
有する縞状酸化物で特定されたアレーと、放射領
域が基体上のメサを覆つているメサ形ウエーブガ
イド・レーザのアレーとを含んでいる。このアレ
ーはパルス的動作では位相ロツクド・モードで動
作するが、持続波動作では部分的にのみ位相ロツ
クされる。米国特許第4385389号明細書中でボテ
ツ氏は、基本的なラテラル・モードで持続波動作
することのできる米国特許第4347486号明細書に
示されている形式の複数の分離形レーザ素子から
なる位相ロツクド・アレーを示している。このア
レーでは、個々の装置のラテラル放射の漏洩は大
であるから、アレーの個々の素子の発振モード間
の結合は比較的長い距離にわたつて生ずる。しか
しながら、チヤンネル対を使用しまた層の彎曲の
ために必要となるボテツ氏のアレーの内部素子間
の大きな間隔は、遠視野像(far−field pattern)
におけるローブの数が多くなるため好ましくな
い。従つて、放射素子間の間隔が最小で、しかも
0゜でピークを示す単一の狭いビームで動作する位
相ロツクド・レーザ・アレーを提供することが望
ましい。
Spaced apart separations in which the oscillation modes of the individual lasers are combined together to form a single phase-locked combined oscillator to increase the power of the coherent light beam beyond the capabilities of the individual lasers. Monolithic arrays of shaped laser devices have been proposed. Such lasers are pulsed and
an array of mesa-shaped waveguide lasers, the emitting region of which covers a mesa on the substrate; . The array operates in a phase-locked mode during pulsed operation, but is only partially phase-locked during continuous wave operation. In U.S. Pat. No. 4,385,389, Botetsu describes a phase-shift laser system consisting of a plurality of discrete laser elements of the type shown in U.S. Pat. Shows locked array. In this array, the lateral radiation leakage of the individual devices is large, so that coupling between the oscillation modes of the individual elements of the array occurs over relatively long distances. However, the use of channel pairs and the large spacing between the internal elements of the Botetsu array required due to layer curvature result in a far-field pattern.
This is not preferable because the number of lobes increases. Therefore, the spacing between the radiating elements is minimal and
It would be desirable to provide a phase-locked laser array that operates with a single narrow beam that peaks at 0 degrees.

発明の概要 位相ロツクド・レーザ・アレーは、表面に実質
的に平行な複数のチヤンネルを有する基体を含ん
でいる。第1のクラツド層、案内層(ガイド層)
と活性層とからなる空胴層、および第2のクラツ
ド層は基体の表面とチヤンネル上に順次重なり合
つている。チヤンネル上の第2のクラツド層上に
広い面積の電気接触部が設けられている。
SUMMARY OF THE INVENTION A phase-locked laser array includes a substrate having a plurality of channels substantially parallel to its surface. First clad layer, guide layer
A cavity layer consisting of an active layer and a second cladding layer are sequentially overlaid on the surface of the substrate and on the channel. A wide area electrical contact is provided on the second cladding layer above the channel.

各別のチヤンネル上の個々の発振器は、主とし
て案内層内においてそれらの瞬間的な電界の重畳
によつて互いに結合される。別々のチヤンネル上
に形成されたウエーブガイドは出力の広範囲にわ
たる高次ラテラル・モードの発振を抑制する。広
い面積の電気接触部を設けることにより、電流を
チヤンネル上の領域に制限する必要なく、また閾
値電流をそれ程増大させることなく、チヤンネル
を横切つて充分に一様な電流分布を与えることが
できる。
The individual oscillators on each separate channel are coupled together primarily by the superposition of their instantaneous electric fields within the guide layer. Waveguides formed on separate channels suppress oscillations of higher order lateral modes over a wide range of outputs. By providing a large area of electrical contact, it is possible to provide a sufficiently uniform current distribution across the channel without having to confine the current to an area on the channel and without appreciably increasing the threshold current. .

この発明はまたチヤンネルの形成された基体上
に平坦な活性層と案内層とを有するレーザ・アレ
ーを作る方法を含んでいる。この方法は、基体の
表面上に、表面に複数の波形部分(コルゲーシヨ
ン)を有するメサを形成し、続いて液相エピタク
シによつてチヤンネル上に第1のクラツド層、活
性層、第2のクラツド層を順次に被着し、さらに
広い電気接触部を形成する工程を含んでいる。被
着の初期工程期間中に波形部分の凸面部分がメル
トバツクすることにより、陸部分と共にそれらの
間にチヤンネルを形成し、またチヤンネル上の層
の成長を遅らせ、それによつてチヤンネルの形成
された表面上に平坦な層を形成することができ
る。
The invention also includes a method of making a laser array having a planar active layer and a guide layer on a channeled substrate. In this method, a mesa having a plurality of corrugations on the surface is formed on the surface of the substrate, and then a first clad layer, an active layer, and a second clad layer are formed on the channel by liquid phase epitaxy. It includes the steps of sequentially depositing layers to form wider electrical contacts. Meltback of the convex portions of the corrugations during the initial process of deposition forms a channel between them together with the land portions and also retards the growth of the layer on the channel, thereby reducing the channeled surface. A flat layer can be formed on top.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の位相ロツクド・アレーの第
1の実施例の斜視図である。
FIG. 1 is a perspective view of a first embodiment of the phase-locked array of the present invention.

第2図および第3図はこの発明の位相ロツク
ド・アレーの第2および第3の実施例の断面図で
ある。
2 and 3 are cross-sectional views of second and third embodiments of the phase-locked array of the present invention.

第4図乃至第6図は表面にチヤンネルをもつた
メサの形成の個々の工程における基体の断面図で
ある。
4 to 6 are cross-sectional views of the substrate at various steps in the formation of a mesa with channels on its surface.

好ましい実施例の詳細な説明 各図面において、この発明の別々の実施例にお
ける同じ素子には同じ参照番号が付されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the drawings, identical elements in different embodiments of the invention are provided with the same reference numerals.

第1図において、レーザ・アレー10は一定間
隔の平行な端面14を有する単結晶半導体材料の
本体12からなり、端面14はレーザ波長の光を
反射し、端面14の少なくとも一方はそこから光
が放射されるように部分的に透明になつている。
本体12はまた端面14間にこれと垂直に伸びる
一定間隔の実質的に平行な側面16を有してい
る。
In FIG. 1, a laser array 10 comprises a body 12 of single crystal semiconductor material having regularly spaced parallel end faces 14 that reflect light at the laser wavelength and at least one of the end faces 14 from which light is directed. It is partially transparent so that it emits radiation.
The body 12 also has spaced substantially parallel sides 16 extending perpendicularly between the end faces 14.

本体12は一定間隔の平行な第1および第2の
主表面20,22を有し、これらの主表面は端面
14および側面16のそれぞれの間に双方と垂直
に伸びている。第1の主表面20には表面24を
有するメサ23が形成されている。一定間隔の実
質的に平行な複数のV字形のチヤンネル26は、
端面14間に表面24からメサ23中へある距離
伸びている。第1のクラツド層28は基体および
メサの表面20,24をそれぞれ覆つており、且
つチヤンネル26を満たしている。第1のクラツ
ド層28を覆う案内層32と案内層32上を覆う
活性層34とからなる空胴領域30は第1のクラ
ツド層28上に形成されている。第2のクラツド
層36は空胴領域30上に形成されており、キヤ
ツプ層38は第2のクラツド層36上に形成され
ている。チヤンネル26上を通つて伸びる開孔4
2を有する電気絶縁層40はキヤツプ層38上に
形成されている。広い面積の電気的接触部44は
開孔42の領域内のキヤツプ層38および電気絶
縁層40上に形成されている。基体の電気的接触
部46は基体18の第2の主表面22上に形成さ
れている。
Body 12 has spaced parallel first and second major surfaces 20, 22 extending perpendicularly between and perpendicular to end face 14 and side face 16, respectively. A mesa 23 having a surface 24 is formed on the first main surface 20 . A plurality of regularly spaced substantially parallel V-shaped channels 26 include:
Extending a distance from surface 24 into mesa 23 between end faces 14 . A first cladding layer 28 covers the substrate and mesa surfaces 20, 24, respectively, and fills the channel 26. A cavity region 30 is formed on the first cladding layer 28, consisting of a guide layer 32 overlying the first cladding layer 28 and an active layer 34 overlying the guiding layer 32. A second cladding layer 36 is formed over the cavity region 30 and a cap layer 38 is formed over the second cladding layer 36. Aperture 4 extending over channel 26
An electrically insulating layer 40 having an electrically insulating layer of 2 is formed on the cap layer 38. A large area electrical contact 44 is formed on the cap layer 38 and the electrically insulating layer 40 in the area of the aperture 42. A substrate electrical contact 46 is formed on the second major surface 22 of the substrate 18 .

第2図に示すレーザ・アレー100は、チヤン
ネル102が基本18の実質的に平坦な主表面1
04中にある距離入り込んでいる点で第1図のア
レー10と異つているまたチヤンネル102はそ
の底が平坦である点でアレー10のチヤンネル2
6と異つている。
The laser array 100 shown in FIG.
1 in that channel 102 extends a certain distance into channel 2 of array 10 in that channel 102 extends a certain distance into
It is different from 6.

第3図に示すレーザ・アレー200は、V字形
チヤンネル202が基本18の実質的に平坦な主
表面204にある距離入り込んでいる点でアレー
10と異なつている。アレー200は、クラツド
層28および36、案内層32、および活性層3
4が横方向に厚さが変化し、上記案内層32およ
び活性層34はチヤンネル202上で最も厚くな
つている点でアレー10および100と異なつて
いる。
Laser array 200 shown in FIG. 3 differs from array 10 in that V-shaped channels 202 extend a distance into the substantially planar major surface 204 of base 18. Laser array 200, shown in FIG. Array 200 includes cladding layers 28 and 36, guide layer 32, and active layer 3.
4 differs from arrays 10 and 100 in that the guide layer 32 and active layer 34 are thickest over the channel 202, with the guide layer 32 and active layer 34 varying in thickness laterally.

この発明のレーザ・アレーは必要な反射係数の
差をもつたGaAs、AlGaAsのような材料で形成
されている。これ以外にInp、GaおよびAsのよ
うな他の族あるいはV族の元素を使用すること
もできる。アレーの特定の層のために使用するこ
とのできる合金は、活性層34の反射係数34が
案内層32の反射係数よりも大きく、案内層32
の反射係数はクラツド層28および36の反射係
数よりも大きくなるようにされている必要があ
る。
The laser array of this invention is formed of materials such as GaAs and AlGaAs with the necessary differences in reflection coefficients. Besides this, other group or group V elements such as Inp, Ga and As can also be used. Alloys that can be used for particular layers of the array are those in which the reflection coefficient 34 of the active layer 34 is greater than the reflection coefficient of the guide layer 32;
The reflection coefficient of the cladding layers 28 and 36 must be greater than that of the cladding layers 28 and 36.

基本18および第11のクラツド層28は一方の
導電形式であり、第2のクラツド層3およびキヤ
ツプ層38は反対の導電形式である。空胴領域3
0では、案内層32と活性層34の位置は互いに
交換することができる。案内層32は第1のクラ
ツド層28と活性層34との間に位置しているこ
とが好ましく、この場合は、第1のクラツド層2
8と同じ導電形式をもつている。ある場合には、
案内層32は活性層34と第2のクラツド層36
との間に配置されており、この場合は案内層32
は第2のクラツド層36と同じ導電形式をもつて
いる。
The base 18 and the eleventh cladding layer 28 are of one conductivity type, the second cladding layer 3 and the cap layer 38 are of the opposite conductivity type. Cavity region 3
0, the positions of the guiding layer 32 and the active layer 34 can be exchanged with each other. The guide layer 32 is preferably located between the first cladding layer 28 and the active layer 34, in which case the guide layer 32 is located between the first cladding layer 28 and the active layer 34.
It has the same conductivity type as 8. In some cases,
The guide layer 32 includes an active layer 34 and a second cladding layer 36.
In this case, the guide layer 32
has the same conductivity type as second cladding layer 36.

基本18は、100結晶学面と平行な第1の主
表面20を有するN形GaAsからなることが好ま
しい。基体はこの配向とずれていてもよいが、1
00面を使用することが望ましい。チヤンネルは
一様な間隔であることが望ましく、また一般に約
1.5μm(ミクロン)乃至2.5μmの深さで、表面2
0における幅は約3.5μm乃至4.5μm、チヤンネル
相互間の代表的な中心間距離は約4μm乃至6μm
となつている。上記以上の中心間距離も有効であ
るが、その場合は他の寸法はそれに従つて変化す
る。一般にチヤンネルはV字形でそれらの間に平
坦な表面をもつている。これ以外にチヤンネルは
第2図に示すような平坦な底のチヤンネルのよう
な他の形状であつてもよい。
The base 18 is preferably made of N-type GaAs with a first major surface 20 parallel to 100 crystallographic planes. The substrate may be deviated from this orientation, but 1
It is desirable to use the 00 plane. Channels should preferably be evenly spaced and generally about
At a depth of 1.5μm (microns) to 2.5μm, surface 2
The width at 0 is approximately 3.5 μm to 4.5 μm, and the typical center-to-center distance between channels is approximately 4 μm to 6 μm.
It is becoming. Center-to-center distances greater than those listed above are also valid, with the other dimensions varying accordingly. Channels are generally V-shaped with flat surfaces between them. Alternatively, the channel may have other shapes, such as a flat bottom channel as shown in FIG.

第1のクラツド層28は一般にN形のAlY
Ga1-rAsによつて構成され、rは約0.20乃至0.45、
好ましくは約0.25乃至0.35である。この層28は
チヤンネル間の陸部分上では比較的薄く、約0.1μ
m乃至0.4μmの間にあり、一般には約0.25μmの
厚みで、チヤンネル内を満たしていることが望ま
しく、その上に次の層が被着される第1のクラツ
ド層28の平坦な表面を形成している。あるいは
第1のクラツド層28の被覆を、チヤンネルが該
クラツド層28によつて完全に満たされず、その
ため第1のクラツド層28の表面が彎曲するよう
に制御される場合もある。
The first cladding layer 28 is typically N-type Al Y
Consisting of Ga 1-r As, r is approximately 0.20 to 0.45,
Preferably it is about 0.25 to 0.35. This layer 28 is relatively thin over the land area between the channels, approximately 0.1μ
0.4 μm, typically about 0.25 μm, and preferably fills the channel and provides a flat surface of the first cladding layer 28 on which the next layer is deposited. is forming. Alternatively, the coverage of the first cladding layer 28 may be controlled such that the channel is not completely filled with the cladding layer 28, so that the surface of the first cladding layer 28 is curved.

案内層32は一般にN形のAlxGa1-xAsによつ
て形成され、xは約0.15乃至0.30の間、好ましく
は約0.18乃至0.25の間にある。この層は通常は平
坦で、その厚みは約0.3μm乃至0.6μmの間、好ま
しくは約0.4μmである。第3図に示すように層が
平坦でなければ、チヤンネル上では通常約0.3μm
乃至0.6μmの厚み、チヤンネル間の陸部分上では
約0.1μm乃至0.4μmの厚みである。
Guide layer 32 is generally formed of N-type Al x Ga 1-x As, with x between about 0.15 and 0.30, preferably between about 0.18 and 0.25. This layer is normally flat and its thickness is between about 0.3 μm and 0.6 μm, preferably about 0.4 μm. Typically about 0.3 μm on the channel, unless the layer is flat as shown in Figure 3.
The thickness is between 0.6 μm and about 0.1 μm to 0.4 μm on the land portion between the channels.

活性層34は通常AlyGa1-yAsによつて構成さ
れており、yは約0.0乃至0.15の範囲、好ましく
は約0.03乃至0.12の範囲にあり、ドープされてい
ないことが好ましい。活性層34が平坦であれ
ば、一般には約0.05μm乃至0.12μmの厚さであ
る。もしそれが彎曲した表面上に形成されておれ
ば、通常チヤンネル上では約0.05μm乃至0.12μm
の厚みであり、チヤンネル間の平坦な陸部分上で
はさらに薄いが、0ではない。
Active layer 34 is typically comprised of Al y Ga 1-y As, where y is in the range of about 0.0 to 0.15, preferably about 0.03 to 0.12, and is preferably undoped. If active layer 34 is planar, it is typically about 0.05 μm to 0.12 μm thick. If it is formed on a curved surface, it is usually about 0.05μm to 0.12μm on the channel.
It is thinner over the flat land area between the channels, but is not zero.

第2のクラツド層36は一般にP形のAlzGa1-z
Asによつて構成され、zは約0.25乃至0.45の間に
あり、好ましく約0.28乃至0.35の範囲にある。こ
の層は一般には約0.18μm乃至1.5μmの範囲の厚
みである。
The second cladding layer 36 is generally P-type Al z Ga 1-z
z is between about 0.25 and 0.45, preferably between about 0.28 and 0.35. This layer generally has a thickness in the range of about 0.18 .mu.m to 1.5 .mu.m.

キヤツプ層38は一般にP形のGaAsによつて
構成され、下層の半導体材料と上層の金属接触部
との間を容易に電気的にオーム接触するために使
用されている。この層は通常約0.5μm乃至1.0μm
の厚みである 電気的絶縁層40は、酸素あるいは水蒸気中で
シランのようなシリコン含有ガスの熱的分解によ
つてキヤツプ層38上に被着された2酸化シリコ
ンからなることが好ましい。開孔42は、標準の
写真石版マスキング技法およびエツチング処理を
使つて電気的絶縁層40を貫通してキヤツプ層3
8にまで形成されている。次いで広い面積の電気
的接触部44が開孔42に露出されたキヤツプ層
38上に被着される。広い面積の電気的接触部4
4は順次に蒸発されたチタン、白金、および金に
よつて形成されることが好ましい。基本18の主
表面22上にはすずと銀を順次蒸着、焼結し、さ
らにニツケル層および金の層をめつきすることに
より基本用の電気接触部46が被着される。米国
特許第4178564号明細書中でラダニ(Ladany)氏
他が述べているように、アレーの放射端面14は
通常レーザ光の波長の約1/2波長の厚みのAl2O3
あるいは同様な材料の層によつて被覆されてい
る。米国特許第3701047号明細書中でカプラン
(Caplan)氏他が述べているように、反対側の端
面14は金層で被覆されたSiO2のような電気絶
縁物からなる反射面で覆われてる。あるいは米国
特許第4092659号明細書中でエテンバーグ
(Ettenberg)氏が述べているように、鏡は多層
反斜面であつてもよい。これら3つの米国特許は
本明細書中で参考として引用されている。
Cap layer 38 is generally comprised of P-type GaAs and is used to facilitate electrical ohmic contact between the underlying semiconductor material and the overlying metal contact. This layer is usually about 0.5μm to 1.0μm
The electrically insulating layer 40 preferably comprises silicon dioxide deposited on the cap layer 38 by thermal decomposition of a silicon-containing gas such as silane in oxygen or water vapor. Apertures 42 are drilled through electrically insulating layer 40 using standard photolithographic masking techniques and etching processes to form cap layer 3.
It is formed up to 8. A large area electrical contact 44 is then deposited onto the cap layer 38 exposed in the aperture 42. Large area electrical contact 4
Preferably, 4 is formed by sequentially evaporated titanium, platinum, and gold. Electrical contacts 46 for the base 18 are deposited on the main surface 22 of the base 18 by sequentially depositing and sintering tin and silver, followed by plating with a layer of nickel and a layer of gold. As described by Ladany et al. in U.S. Pat. No. 4,178,564, the emitting end face 14 of the array is typically made of Al 2 O 3 with a thickness of about 1/2 the wavelength of the laser light.
or covered by a layer of similar material. As described by Caplan et al. in U.S. Pat. No. 3,701,047, the opposite end face 14 is covered with a reflective surface of an electrically insulating material such as SiO 2 coated with a layer of gold. . Alternatively, the mirror may be multilayer anti-beveled, as described by Ettenberg in US Pat. No. 4,092,659. These three US patents are incorporated herein by reference.

この発明のレーザ・アレーは、周知の写真石版
マスキング技法およびエツチング処理を使用し、
次いで本明細書中に参考として引用されている米
国特許第3753801号明細書中でロツクウツド
(Lockwood)氏他が示している標準の液相エピ
タクシ技法によつてチヤンネルを形成し、さらに
米国特許第4347486号明細書中でボテツ(Botez)
氏が述べている方法によつてチヤンネルを含む基
本表面上に層を被着して構成される。チヤンネル
を形成するためのエツチング処理は、特定の結晶
学配向を有する表面の選択的な化学的エツチング
またはイオン・エツチングを含むことができる。
これらの技術は当技術分野で周知である。
The laser array of this invention uses well-known photolithographic masking techniques and etching processes;
Channels are then formed by standard liquid phase epitaxy techniques as described by Lockwood et al. in U.S. Pat. No. 3,753,801, incorporated herein by reference, and further as described in U.S. Pat. Botez in the issue specification
It is constructed by depositing a layer on the basic surface containing the channel by the method described by Mr. Etching processes to form channels can include selective chemical etching or ion etching of surfaces with particular crystallographic orientations.
These techniques are well known in the art.

上記の方法以外に第4図および第5図に示すよ
うに先づ一連の隣接するV字形のチヤンルを形成
し、それによつて波形の表面を形成してもよい。
第4図ではGaAs基体300は、好ましくはその
100結晶学面の主表面302上に形成された
SiO2のような耐エツチング材料からなる複数の
縞304を有している。縞は標準の写真石版マス
キング技法およびエツチング処理を使用して形成
され、好ましくは100配向面上に011結晶学
方向に沿つて配列されている。次いで基体の露出
した表面上に選択的なエツチングが施こされて第
5図に示すようなV字形のチヤンネルが形成され
る。V字形のチヤンネル402は、縞304を支
持するために元の表面の小部分のみが残留する点
にまで上記縞304の下をエツチングすることに
よつて形成される。縞の領域外の表面302も除
去されて新しい表面404が形成され、表面に複
数の波形部分をもつたメサが残存する。
In addition to the method described above, it is also possible to first form a series of adjacent V-shaped channels, thereby forming a corrugated surface, as shown in FIGS. 4 and 5.
In FIG. 4, a GaAs substrate 300 is preferably formed on a major surface 302 of its 100 crystallographic planes.
It has a plurality of stripes 304 of an etch-resistant material such as SiO 2 . The stripes are formed using standard photolithographic masking techniques and etching processes and are preferably aligned along the 011 crystallographic direction on the 100 orientation plane. A selective etch is then performed on the exposed surface of the substrate to form a V-shaped channel as shown in FIG. V-shaped channels 402 are formed by etching beneath the stripes 304 to the point that only a small portion of the original surface remains to support the stripes 304. The surface 302 outside the area of the stripes is also removed to form a new surface 404, leaving a mesa with a plurality of corrugations on the surface.

波形表面を有する基体は前記ロツクウツド氏他
が述べているような液相エピタクシ装置中に挿入
され、溶液に接触され、その溶液からチヤンネル
402および表面404に第1の層が被着され
る。液相エピタクシ被着処理の初期で生ずる一連
の事象は溶液の特性および溶液に接触する基体表
面の形状に強く依存する。最も簡単な場合は、被
着されるべき元素の飽和溶液および基本材料に対
する溶剤である元素が平坦な表面と接触される。
この点では基体と溶液は平衡しているので、被着
も基体のメルトバツクも生じない。次に基体と溶
液の組合わせが冷却されると、溶液は過飽和状態
になり、被着が生ずる。
A substrate having a corrugated surface is inserted into a liquid phase epitaxy apparatus such as that described by Lockwood et al., supra, and contacted with a solution from which a first layer is deposited on channel 402 and surface 404. The sequence of events that occur early in the liquid phase epitaxy deposition process is highly dependent on the properties of the solution and the geometry of the substrate surface in contact with the solution. In the simplest case, a saturated solution of the element to be deposited and the element being a solvent for the basic material are brought into contact with a flat surface.
At this point, the substrate and solution are in equilibrium so that no deposition or meltback of the substrate occurs. When the substrate and solution combination is then cooled, the solution becomes supersaturated and deposition occurs.

しかしながら、表面が平坦でなく局部的に変化
した曲率半径をもつていると、接触溶液の飽和度
も局部的に変化する。溶液が平坦な面に対して丁
度飽和していると、溶液側から見て基体表面の凹
面部分では過飽和状態になり、基体表面の凸面部
分では未飽和状態になる。従つて、表面の彎曲部
分上では2つの効果が生ずる。先ず第1に、溶液
が過飽和状態にある表面の凹面部分では被着が起
り、第2に溶液が未飽和の表面の凸面部分では溶
解が生ずる。
However, if the surface is not flat and has a locally varying radius of curvature, the saturation of the contacting solution will also vary locally. If the solution is just saturated on a flat surface, the concave portions of the substrate surface will be supersaturated when viewed from the solution side, and the convex portions of the substrate surface will be unsaturated. Two effects therefore occur on the curved portion of the surface. Firstly, deposition occurs on the concave portions of the surface where the solution is supersaturated, and secondly, dissolution occurs on the convex portions of the surface where the solution is undersaturated.

これらの原理を第6図に示すような基体300
の波形表面上に適用すると、波形の凸面部分、す
なわちチヤンネルを形成する突出部の尖端はメル
トバツクを受け、チヤンネルを形成する波形の凹
面部分相互間の平坦な陸部分を形成する。このメ
ルトバツクは新しく形成された陸部分上の成長を
遅らせる。成長はチヤンネル402内で進行し、
所定時間の経過後はチヤンネル402上の被着層
の表面と陸部分502の表面は平坦になる。その
後は成長は全平坦面上で一様に行なわれる。
These principles can be applied to a base 300 as shown in FIG.
When applied onto a corrugated surface, the convex portions of the corrugations, i.e. the tips of the protrusions forming the channels, undergo meltback and form flat land portions between the concave portions of the corrugations forming the channels. This meltback retards growth on newly formed land areas. Growth proceeds within channel 402;
After a predetermined period of time has elapsed, the surface of the adhered layer on the channel 402 and the surface of the land portion 502 become flat. Thereafter, growth occurs uniformly over the entire flat surface.

溶液の温度、使用される過冷却の程度、冷却率
を注意深く制御することにより、チヤンネル上に
平坦な層を形成するように波形表面上にAlGaAs
クラツド層を被着することができるということが
判つた。特に、初期成長温度としては溶液が平衡
する温度、一般に700℃乃至800℃、好ましくは約
760℃の温度に設定すべきであることが判つた。
溶液および基本が低温に冷却される温度の範囲は
約2℃乃至10℃の間、好ましくは4℃乃至5℃の
間である。冷却速度は毎分約0.5℃乃至5℃、好
ましくは1℃である。この温度の範囲では、成長
速さは、一般に使用される850℃乃至950℃の間の
成長温度の範囲より著しく遅い。さらに、凸面の
メルトバツクを制御することができ、または平坦
な表面を形成するようにチヤンネル内の充填はよ
り一層容易に生ずる。温度が高くなればなる程、
砒素の損失による波形表面の熱分解率はより高く
なる。
By carefully controlling the temperature of the solution, the degree of supercooling used, and the cooling rate, AlGaAs is deposited on the corrugated surface to form a flat layer on the channel.
It has been found that a cladding layer can be applied. In particular, the initial growth temperature is the temperature at which the solution equilibrates, generally 700°C to 800°C, preferably about
It was found that the temperature should be set at 760°C.
The temperature range at which the solution and base are cooled to low temperatures is between about 2°C and 10°C, preferably between 4°C and 5°C. The cooling rate is about 0.5°C to 5°C per minute, preferably 1°C. In this temperature range, the growth rate is significantly slower than the commonly used growth temperature range between 850°C and 950°C. Furthermore, convex meltback can be controlled or filling within the channels occurs more easily to form a flat surface. The higher the temperature, the
The thermal decomposition rate of the corrugated surface is higher due to the loss of arsenic.

小間隔のレーザの位相合わせされたアレーを構
成するための新規な方法の工程は、両端面間に伸
びる波形の軸をもつた基本表面上に複数の隣接波
形部分を形成することである。一般には、被着さ
れるべき元素を含む溶液は、本明細書中で参考と
して引用した米国特許第3741825号明細書中でロ
ツクウツド(Lockwood)氏他が述べているよう
にソース・ウエハと接触して第1の温度で生成し
ている。溶液および基体は、凹表面および平面部
分に対しては過飽和成長状態を精製し、凸表面部
分に対しては僅かに未飽和成長状態となるような
温度範囲を通じて別々に冷却されることが好まし
い。溶液と基体は、ウエハを摺動させて溶液と接
触させることにより接触され、それによつて波形
部分の凸部または尖頭部の部分的なメルトバツク
を生じさせ、波形部分の凹部すなわちチヤネル相
互間に陸部分を形成する。第1のクラツド層の被
着がはじまり、また被着された層の平坦な表面が
元の波形部分の凸部および凹部上に形成されるま
で上記第1のクラツド層の被着が継続する。次い
で標準の液相エピタクシ技法を使用してこの平坦
な表面上にレーザ・アレーの残りの半導体層が被
着される。
The steps of the novel method for constructing a phased array of closely spaced lasers are to form a plurality of adjacent corrugations on a basic surface with a corrugation axis extending between the end faces. Generally, a solution containing the elements to be deposited is brought into contact with the source wafer as described by Lockwood et al. in U.S. Pat. No. 3,741,825, incorporated herein by reference. and is generated at the first temperature. Preferably, the solution and substrate are cooled separately through a temperature range that produces supersaturated growth conditions for concave and planar portions, and slightly undersaturated growth conditions for convex surface portions. The solution and the substrate are brought into contact by sliding the wafer into contact with the solution, thereby creating a partial meltback of the convexities or peaks of the corrugations, and meltback of the concavities or channels of the corrugations between the channels. Forms the land part. Deposition of the first cladding layer begins and continues until a flat surface of the deposited layer is formed over the protrusions and depressions of the original corrugations. The remaining semiconductor layers of the laser array are then deposited on this planar surface using standard liquid phase epitaxy techniques.

順バイアス状態でレーザ・アレーを動作させる
と、活性チヤンネル全体にわたつて横方向に伸び
る広い面積の電気的接触部を通して電流が流れ込
む。活性領域の各チヤンネル上でレーザ発生動作
が生じ、各チヤンネル上の活性層および案内層の
両方の内部でレーザ光ビームが伝播する。個々の
発振器からの放射は、一般にこの形式の単一発振
に必要とされるような、電流をチヤンネル上の活
性層の部分に閉じ込めるために何らの横方向の導
電度の変化をも使用することなく基本的ラテラ
ル・モードであることが判つた。チヤンネル間の
陸部分上の活性層および案内層にきわめて接近し
た吸収基本と結合された広い面積の接触部からの
一様な電流の組合わせは基本的なラテラル・モー
ドでのみ発振を生じさせるのに充分であることは
明らかである。この構成において、個々の発振器
を互いにきわめて接近させることにより、閾値電
流が過大になるという損失を受けることなく上記
の点が可能である。
Operating the laser array under forward bias conditions causes current to flow through large area electrical contacts that extend laterally across the active channel. A lasing operation occurs on each channel of the active region, with a laser light beam propagating within both the active layer and the guide layer on each channel. The radiation from the individual oscillators does not use any lateral conductivity variations to confine the current to the portion of the active layer on the channel, as is generally required for this type of single oscillation. It was found that this was the basic lateral mode. The combination of uniform current from large area contacts combined with absorbing fundamentals in close proximity to the active and guiding layers on the land portion between the channels gives rise to oscillations only in the fundamental lateral modes. It is clear that this is sufficient. In this configuration, by placing the individual oscillators very close to each other, this is possible without the loss of excessive threshold current.

隣接するチヤンネル上の発振器間の結合は、そ
れらの瞬間的な光学場の重畳によつて行なわれ
る。この結合は、結合された発振器の各々が基本
的ラテラル・モードで発振し、端面に直角な単一
の出力ビームを発生することのできる発振器間で
0℃の位相シフトで行なわれる。あるいは、基本
モードで発振する発振器に対して、発振器の横方
向の分離によつて約5°乃至10°の角度だけ離れた
出力ビーム中に1対の対象的出力ローブを生じさ
せることのできる発振器間で180°の位相シフトで
結合を行なうこともできる。
Coupling between oscillators on adjacent channels takes place by superposition of their instantaneous optical fields. This coupling is done with a 0°C phase shift between the oscillators, each of the coupled oscillators capable of oscillating in a fundamental lateral mode and producing a single output beam perpendicular to the end face. Alternatively, for an oscillator oscillating in the fundamental mode, the oscillator's lateral separation can produce a pair of symmetrical output lobes in the output beam separated by an angle of approximately 5° to 10°. Coupling can also be performed with a 180° phase shift between the two.

この発明を次の例によつて説明する。しかしこ
の発明は次に説明する詳細な例に限定されるもの
ではない。
The invention will be illustrated by the following example. However, the invention is not limited to the detailed examples described below.

例 この発明の方法を使用して9素子位相ロツク
ド・レーザ・アレーを構成した。N形GaAs基本
ウエハの100表面上に、SiO2からなる3μmの
縞相互間に2μmの開孔を含む縞の群を有するマ
スクを形成した。縞の長手方向は基体の011結
晶学方向に沿つて配列されている。次いで基体は
H2SO4:8H2O2:8H2Oからなるエツチング溶液
中でエツチングされ、チヤンネル群が形成され
る。SiO2の縞のエツチングで深さが約2.2μm、中
心間の間隔が5μmのほゞ3角形のチヤンネルを
形成する。チヤンネル領域の外側の材料も取除か
れて、基体材料の3角形の部分は各セツトに対す
る基体の残りの部分のエツチングによつて形成さ
れた表面から突出する。
EXAMPLE A nine-element phase-locked laser array was constructed using the method of the invention. A mask was formed on the 100 surface of an N-type GaAs base wafer having groups of stripes of SiO 2 containing 2 μm openings between 3 μm stripes. The longitudinal direction of the stripes is aligned along the 011 crystallographic direction of the substrate. Then the base is
It is etched in an etching solution consisting of H 2 SO 4 :8H 2 O 2 :8H 2 O to form channels. The etching of the SiO 2 stripes forms approximately triangular channels with a depth of approximately 2.2 μm and a center-to-center spacing of 5 μm. The material outside the channel area is also removed so that a triangular portion of the substrate material protrudes from the surface formed by the etching of the remaining portion of the substrate for each set.

次いで、1つのビン(容器)に3グラムのGa、
25ミリグラム(mg)のGaAs、1.9ミリグラムの
Al、200ミリグラムのSnを混ぜ合わせて調整され
た溶液を含むロツクウツド氏他が述べている形式
のマルチービン・ボートに基体を挿入する。溶液
は760℃でGaAsソース・ウエハに対して平衡し
ている。次いで、基体と第1の被覆層用の成長溶
液は、毎分約1℃の割合で760℃の初期温度から
約4℃乃至5℃個々に冷却される。次いで第1の
クラツド層を被着させるために基体と溶液を接触
させる。最初3角形の突出部分は約1.3μmだけメ
ルトバツクされ、0.9μmの深さの3角形のチヤン
ネルがそれらの間の平坦な陸部分と共に形成され
る。次いで層の被着が行なわれて、次の順序で
層、すなわち、陸部分上に0.25μmの厚みのN形
のAl0.3Ga0.7As層、0.4μmの厚みのN形Al0.22
Ga0.78Asの案内層、0.06μmの厚みのAl0.07Ga0.93
As活性層、0.8μmの厚みのP形のAl0.35Ga0.65As
の第2のクラツド層、および0.3μmの厚みのP形
のGaAsキヤツプ層が被着される。キヤツプ層上
に約0.1μmの厚みのSiO2絶縁層が被着され、次い
で標準の写真石版およびエツチング技法を使用し
てチヤンネル上に広い面積接触部用の50μmの幅
の開孔が形成される。真空蒸着によつて酸化物お
よびキヤツプ層上にTi、Pt、Auが被着される。
AgおよびSnの真空蒸着とそれに続く焼結工程に
よつて基板の電気的接触部が形成される。次いで
この基板はNiでめつきされ、さらにAuで被覆さ
れる。
Then, 3 grams of Ga in one bottle (container),
25 milligrams (mg) GaAs, 1.9 mg
The substrate is inserted into a multi-bin boat of the type described by Rozkuud et al. containing a solution prepared by mixing Al, 200 milligrams of Sn. The solution is equilibrated to the GaAs source wafer at 760°C. The growth solutions for the substrate and first coating layer are then individually cooled from the initial temperature of 760°C to about 4°C to 5°C at a rate of about 1°C per minute. The substrate is then contacted with the solution to deposit the first cladding layer. The initially triangular protrusions are meltbacked by about 1.3 .mu.m, forming a 0.9 .mu.m deep triangular channel with a flat land section between them. The deposition of the layers is then carried out in the following order: 0.25 μm thick N-type Al 0.3 Ga 0.7 As layer on the land part, 0.4 μm thick N-type Al 0.22
Guide layer of Ga 0.78 As, 0.06 μm thick Al 0.07 Ga 0.93
As active layer, 0.8μm thick P type Al 0.35 Ga 0.65 As
A second cladding layer of 0.3 μm thick and a P-type GaAs cap layer are deposited. An approximately 0.1 μm thick SiO 2 insulating layer is deposited on the cap layer, and then 50 μm wide apertures for large area contacts are formed on the channels using standard photolithography and etching techniques. . Ti, Pt and Au are deposited on the oxide and cap layer by vacuum evaporation.
Electrical contacts to the substrate are formed by vacuum deposition of Ag and Sn followed by a sintering step. This substrate is then plated with Ni and further coated with Au.

次いでウエハは短冊状に割られる。短冊の第1
の面は約0.27μmの厚みのAl2O3で被覆され、第2
の面は6層の誘電体積層反射層で被覆される。次
いで、短冊から作られた個々のダイスは試験用に
組立てられる。
The wafer is then cut into strips. First strip of paper
is coated with Al 2 O 3 with a thickness of about 0.27 μm, and the second
The surface is coated with six dielectric laminated reflective layers. The individual dice made from the strips are then assembled for testing.

装置は1KHzの周波数の持続波のの100ns(ナノ
秒)のパルスを使用してパルス・モードで試験さ
れる。個々の装置は250ma乃至400maの閾値電流
を示し、最高400mwのピーク・パルス出力、最
高80mwの持続波出力を示した。試験された幾つ
かの装置は180°の位相シフト動作と一致する2ロ
ープの遠視野像を示した。他の装置はパルス・モ
ード動作で0°の位相シフト動作の単一ローブ特性
を示した。これらの遠視野像の特性は、放射素子
間の結合が駆動レベルの増加と共に増加すること
を示す持続波出力の増加によつて改善された。
The device is tested in pulsed mode using 100ns (nanosecond) pulses of continuous waves at a frequency of 1KHz. Individual devices exhibited threshold currents of 250 ma to 400 ma, peak pulse outputs up to 400 mW, and continuous wave outputs up to 80 mW. Several devices tested exhibited a two-rope far-field pattern consistent with a 180° phase shift motion. Other devices exhibited single lobe characteristics with 0° phase shift operation in pulsed mode operation. The properties of these far-field patterns were improved by increasing continuous wave power indicating that the coupling between the radiating elements increases with increasing drive level.

JP59502065A 1983-06-17 1984-04-11 Method for manufacturing laser array with flat active layer Granted JPS60501634A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50548983A 1983-06-17 1983-06-17
US505489 1983-06-17

Publications (2)

Publication Number Publication Date
JPS60501634A JPS60501634A (en) 1985-09-26
JPH0573075B2 true JPH0573075B2 (en) 1993-10-13

Family

ID=24010518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59502065A Granted JPS60501634A (en) 1983-06-17 1984-04-11 Method for manufacturing laser array with flat active layer

Country Status (5)

Country Link
EP (1) EP0147417A4 (en)
JP (1) JPS60501634A (en)
CA (1) CA1253608A (en)
IT (1) IT1209541B (en)
WO (1) WO1985000076A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144205B1 (en) * 1983-12-01 1993-03-17 Trw Inc. Semiconductor laser
JPS6167286A (en) * 1984-09-07 1986-04-07 Sharp Corp Semiconductor laser array element
JPS61113293A (en) * 1984-11-07 1986-05-31 Sharp Corp Semiconductor laser array device
JPS61222188A (en) * 1985-02-28 1986-10-02 Sharp Corp Semiconductor laser array element
US4638334A (en) * 1985-04-03 1987-01-20 Xerox Corporation Electro-optic line printer with super luminescent LED source
GB2186115B (en) * 1986-01-31 1989-11-01 Stc Plc Laser array
JPH0232582A (en) * 1988-07-22 1990-02-02 Oki Electric Ind Co Ltd Integrated semiconductor laser and manufacture thereof
AU2003264786A1 (en) * 2002-09-12 2004-04-30 Avanex Corporation Monolithic optical component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534482A (en) * 1978-09-01 1980-03-11 Nec Corp Manufacturing method for semiconductor laser
JPS5561086A (en) * 1978-10-30 1980-05-08 Xerox Corp Monolithic laser device
JPS5646593A (en) * 1979-09-12 1981-04-27 Xerox Corp Heteroostructure semiconductor laser
JPS57170584A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Semiconductor laser device
JPS5857771A (en) * 1981-09-30 1983-04-06 Nec Corp Semiconductor laser

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346594B2 (en) * 1974-02-18 1978-12-14
US4023993A (en) * 1974-08-22 1977-05-17 Xerox Corporation Method of making an electrically pumped solid-state distributed feedback laser
US4326176A (en) * 1976-04-16 1982-04-20 Hitachi, Ltd. Semiconductor laser device
GB1570479A (en) * 1978-02-14 1980-07-02 Standard Telephones Cables Ltd Heterostructure laser
GB2046983B (en) * 1979-01-18 1983-03-16 Nippon Electric Co Semiconductor lasers
US4347486A (en) * 1979-10-12 1982-08-31 Rca Corporation Single filament semiconductor laser with large emitting area
US4385389A (en) * 1980-07-14 1983-05-24 Rca Corporation Phase-locked CDH-LOC injection laser array
US4373989A (en) * 1981-11-30 1983-02-15 Beggs James M Administrator Of Controlled in situ etch-back

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534482A (en) * 1978-09-01 1980-03-11 Nec Corp Manufacturing method for semiconductor laser
JPS5561086A (en) * 1978-10-30 1980-05-08 Xerox Corp Monolithic laser device
JPS5646593A (en) * 1979-09-12 1981-04-27 Xerox Corp Heteroostructure semiconductor laser
JPS57170584A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Semiconductor laser device
JPS5857771A (en) * 1981-09-30 1983-04-06 Nec Corp Semiconductor laser

Also Published As

Publication number Publication date
CA1253608A (en) 1989-05-02
IT1209541B (en) 1989-08-30
EP0147417A1 (en) 1985-07-10
JPS60501634A (en) 1985-09-26
IT8421015A0 (en) 1984-05-21
EP0147417A4 (en) 1987-07-29
WO1985000076A1 (en) 1985-01-03

Similar Documents

Publication Publication Date Title
EP0935321B1 (en) Surface emission semiconductor laser
CA1242786A (en) Phase-locked semiconductor laser array with integral phase shifters
US5068869A (en) Surface-emitting laser diode
US4215319A (en) Single filament semiconductor laser
US4594719A (en) Phase-locked laser array having a non-uniform spacing between lasing regions
US4547396A (en) Method of making a laser array
JPH0573075B2 (en)
CA1192977A (en) Constricted double heterostructure semiconductor laser
CA1241101A (en) Semiconductor laser having a non-absorbing passive region with beam guiding
US4523316A (en) Semiconductor laser with non-absorbing mirror facet
CA1242788A (en) Phase-locked laser array
US4532631A (en) Semiconductor lasers and method for producing the same
US4791651A (en) Semiconductor laser array device
US4642143A (en) Method of making a double heterostructure laser
US4941148A (en) Semiconductor laser element with a single longitudinal oscillation mode
CA1226659A (en) Double heterostructure laser and a method of making same
GB2027261A (en) Semiconductor laser
JPH0552676B2 (en)
JPS59229891A (en) Manufacture of semiconductor laser
US4358850A (en) Terraced substrate semiconductor laser
JPS5834988A (en) Manufacture of semiconductor laser
JPH01215087A (en) Semiconductor light emitting device
JPS6122478B2 (en)
KR900008625B1 (en) Manufacturing method of laser-diode using phase fixotion
JPS57157590A (en) Manufacture of semiconductor laser device