JPH0572617B2 - - Google Patents

Info

Publication number
JPH0572617B2
JPH0572617B2 JP61100335A JP10033586A JPH0572617B2 JP H0572617 B2 JPH0572617 B2 JP H0572617B2 JP 61100335 A JP61100335 A JP 61100335A JP 10033586 A JP10033586 A JP 10033586A JP H0572617 B2 JPH0572617 B2 JP H0572617B2
Authority
JP
Japan
Prior art keywords
control device
control
condition
channel
channel processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61100335A
Other languages
Japanese (ja)
Other versions
JPS62256154A (en
Inventor
Yoshifumi Ojiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10033586A priority Critical patent/JPS62256154A/en
Publication of JPS62256154A publication Critical patent/JPS62256154A/en
Publication of JPH0572617B2 publication Critical patent/JPH0572617B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔概要〕 CUビジー、その他のパス・ビジー条件が取り
残されたことを、チヤネル・パス単位に起動がか
かつた時点でタイムアウトを検出して認識し、チ
ヤネル処理装置が該条件をリセツトするチヤネ
ル・パス制御方式である。
[Detailed Description of the Invention] [Summary] The channel processing device recognizes that CU busy and other path busy conditions are left behind by detecting a timeout when each channel path is activated. This is a channel path control method that resets the conditions.

〔産業上の利用分野〕[Industrial application field]

本発明は、コンピユータシステム、特に中央処
理装置とは別に設けられたチヤネル処理装置にお
いてチヤネル・パスの管理を行うようになつた大
型計算機システム等におけるチヤネル・パス制御
方式に関する。
The present invention relates to a computer system, and particularly to a channel/path control method in a large-scale computer system where channel paths are managed in a channel processing unit provided separately from a central processing unit.

〔従来の技術〕[Conventional technology]

個々のI/Oデバイスに通ずるデータ転送及び
制御に用いられる物理的理論的な交信路をチヤネ
ル・パスと呼ぶ。現在、こられのパスの状態管理
や制御を中央処理装置から独立して存在するチヤ
ネル処理装置にオフロード(offload)しようと
言う技術がむしろ主流となつている。ところが、
複数のチヤネルが複数のコントロール・ユニツト
と接続され、且つコントロール・ユニツトがまた
複数のI/Oデバイスと接続されているような現
在の複雑なI/O構成にあつては、個々のI/O
デバイスに通ずるチヤネル・パスは完全に相互に
独立して用いることが出来るわけではない。例え
ばあるI/Oデバイスにおいて所謂“ユニツト・
チエツク”条件が発生し、そのコントロール・ユ
ニツトのタイプがこの条件が解除されるまで該コ
ントロール・ユニツトに接続される他のI/Oデ
バイスに関するサービスが出来ないものであつた
ならば、この条件が解除されるまで他のI/Oデ
バイスに関するサービス開始の指示はチヤネル処
理装置から発生されるべきではない。
The physical and theoretical communication paths used for data transfer and control that lead to individual I/O devices are called channel paths. Currently, the mainstream technology is to offload the state management and control of these paths to a channel processing device that exists independently from the central processing device. However,
In today's complex I/O configurations, where multiple channels are connected to multiple control units, and the control units are also connected to multiple I/O devices, individual I/O
Channel paths leading to a device cannot be used completely independently of each other. For example, in a certain I/O device, the so-called "unit
CHECK” condition occurs and the type of control unit is such that it cannot service other I/O devices connected to it until the condition is removed. No service initiation instructions for other I/O devices should be issued from the channel processor until released.

ところが、例えば上述した例では、ユニツト・
チエツク条件が発生したことを認識した中央処理
装置によつてしかるべき処理がチヤネル処理装置
に対して指示され、その処理の結果としてこの条
件が解除されると言うのが通常期待されるケース
であるが、これらの条件解除の為の処理が何らか
の要因で正常に実行されなかつたり、中央処理装
置上で走行しているプログラムによつてこれらの
処理がなされない等の原因によつて、この条件が
解除されないケースがあり得る。
However, in the above example, the unit
In the normal case, it is expected that the central processing unit recognizes that a check condition has occurred, instructs the channel processing unit to perform appropriate processing, and that the condition is canceled as a result of that processing. However, this condition may be canceled due to reasons such as the processing to cancel these conditions not being executed normally for some reason, or the processing being not performed by the program running on the central processing unit. There may be cases where it is not released.

また、例えば或るコントロール・ユニツトが所
謂CUビジー条件をチヤネル処理装置からの起動
に対し応答した時、効率の問題から同条件の解除
信号であるCUエンド報告が該コントロール・ユ
ニツトから送られてくる迄そのコントロール・ユ
ニツト配下のI/Oデバイスに関する起動処理を
待たせるような制御をチヤネル処理装置が行うな
らば、コントロール・ユニツト側又はチヤネル側
のTemporaryなエラーによつて、そのCUエンド
条件が失われることがあつた場合、そのコントロ
ール・ユニツト配下のI/Oデバイスは少なくと
も交信パスを1つ失うことになるわけである。
Also, for example, when a certain control unit responds to a so-called CU busy condition in response to activation from a channel processing device, a CU end report, which is a signal to cancel the condition, is sent from the control unit due to efficiency issues. If a channel processing device performs control that causes startup processing for I/O devices under the control unit to wait until then, the CU end condition may be lost due to a temporary error on the control unit side or the channel side. If the control unit were to fail, the I/O devices under that control unit would lose at least one communication path.

〔解決しようとする問題点〕[Problem to be solved]

上述のように解除されなかつたままになつてい
るCUビジーやユニツト・チエツク条件を解除す
るためのに、定期的にコントロール・ユニツトを
スキヤンし、解除されないままになつているCU
ビジーやユニツト・チエツク条件を解除すること
も考えられるが、この方法ではチヤネル処理装置
の負担が著しく増大すると欠点が生ずる。
In order to clear the CU busy and unit check conditions that remain as described above, the control unit is periodically scanned and the CU that remains uncleared is scanned.
It is also possible to cancel the busy or unit check condition, but this method has the drawback of significantly increasing the load on the channel processing device.

本発明は、このような点に鑑みて創作されたも
のであつて、解除されないままで残つているCU
ビジーやユニツト・チエツク条件を簡単に解除す
ることが出来ると共に、I/Oデバイスへの交信
路を早急に確保できるようにしたチヤネル・パス
制御方式を提供することを目的としている。
The present invention was created in view of these points, and the present invention was created in view of the above points, and the present invention
It is an object of the present invention to provide a channel path control method that can easily release busy and unit check conditions, and can quickly secure a communication path to an I/O device.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のチヤネル・パス制御方式は、チヤネル
処理装置と、チヤネル処理装置の配下に接続され
たチヤネルと、チヤネルの配下に接続された制御
装置と、制御装置の配下に接続された入出力装置
とを具備するコンピユータ・システムを前提とし
ている。
The channel path control method of the present invention includes a channel processing device, a channel connected under the channel processing device, a control device connected under the channel, and an input/output device connected under the control device. This assumes a computer system equipped with

或る制御装置からの制御装置ビジーまたはユニ
ツト・チエツクなどの制御装置を閉塞する短期的
条件がチヤネル処理装置に送られてきた時には、
上記制御装置を閉塞する短期的条件が発生したこ
とをチヤネル処理装置の記憶部に設けられた当該
制御装置に対応する制御情報格納メモリ領域に書
き込み、その発生時刻をチヤネル処理装置の記憶
部に設けられた当該制御装置に対応するタイムス
タンプ用メモリ領域に書き込む。制御装置を閉塞
する短期的条件とは、当該制御装置配下の複数の
I/Oデバイスに対する該制御装置そのものの動
作を実行不可能とする条件であつて、通常はホス
ト・コンピユータ上で動作するソフトウエア側の
処理または短期的に発生したI/Oデバイスもし
くは該制御装置内部の状況が変化することによ
り、速やかに解除されると期待される条件を意味
している。
When a short-term condition from a controller that blocks the controller, such as controller busy or unit check, is sent to the channel processor,
The occurrence of a short-term condition that blocks the control device is written in the control information storage memory area corresponding to the control device provided in the storage section of the channel processing device, and the time of occurrence is written in the storage section of the channel processing device. is written to the time stamp memory area corresponding to the control device. A short-term condition that blocks a control device is a condition that makes it impossible for the control device itself to operate on multiple I/O devices under the control device, and is usually caused by software running on a host computer. This term refers to a condition that is expected to be quickly cleared due to processing on the hardware side or a change in the situation inside the I/O device or the control device that occurs in a short period of time.

チヤネル処理装置が制御装置に対して要求を発
行すべきか否かを判断する際に、当該制御装置に
対応する制御情報格納メモリ領域およびタイムス
タンプ用メモリ領域を参照し、制御情報格納メモ
リ領域に上記制御装置を閉塞する短期的条件が記
入されている場合には、上記制御装置を閉塞する
短期的条件が一定時間以上存在していることを少
なくとも含むリセツト条件を満たしていることを
条件として、上記制御装置を閉塞する短期的条件
をリセツトして要求発行を行う。
When determining whether a channel processing device should issue a request to a control device, it refers to the control information storage memory area and time stamp memory area corresponding to the control device, and stores the above information in the control information storage memory area. If a short-term condition for blocking the control device is entered, the above-mentioned reset condition is satisfied, including at least that the short-term condition for blocking the control device exists for a certain period of time or more. A request is issued after resetting the short-term conditions that block the control device.

〔実施例〕〔Example〕

第1図は本発明が適用される入出力システムの
1例を示す図、第2図は制御ワードの構成例を示
す図である。図において、1は中央処理装置、2
は記憶制御装置、3はチヤネル処理装置、4ない
し7はチヤネル、8はコントロール・ユニツト、
9と10はI/Oデバイス、11はチヤネル処理
装置3のローカル記憶、12は制御ワード、13
はコントロール・ユニツトのタイプを示す制御ビ
ツト、14はCUビジー条件が保持されているこ
とを示す制御ビツト、15はユニツト・チエツク
条件が保持されていることを示す制御ビツト、1
6はタイムスタンプをそれぞれ示している。
FIG. 1 is a diagram showing an example of an input/output system to which the present invention is applied, and FIG. 2 is a diagram showing an example of the configuration of a control word. In the figure, 1 is the central processing unit, 2
is a storage control device, 3 is a channel processing device, 4 to 7 are channels, 8 is a control unit,
9 and 10 are I/O devices, 11 is local storage of the channel processing device 3, 12 is a control word, 13
is a control bit indicating the type of control unit, 14 is a control bit indicating that a CU busy condition is maintained, 15 is a control bit indicating that a unit check condition is maintained, 1
6 indicates a time stamp.

中央処理装置1からI/O命令が発行される
と、その対象であるデバイスに対応するサブチヤ
ネルが命令に応じて変更され、或る種のキユーに
接続される。その後、このI/O命令とは非同期
にチヤネル処理装置3はこのキユーからサブチヤ
ネルをデキユーし、処理を試みる。もし、そこで
何等かのビジー条件が検出されると、サブチヤネ
ルは再度エンキユーされる。制御ワード12はコ
ントロール・ユニツト8に対応するものであり、
これはチヤネル処理装置3のローカル記憶11の
中に存在する。制御ワード12は、コントロー
ル・ユニツト8のタイプを示す制御ビツト13、
CUビジーか否かを示す制御ビツト14、ユニツ
ト・チエツク条件が発生したか否かを示す制御ビ
ツト15及びタイムスタンプ16を有している。
タイムスタンプ16は、CUビジー又はユニツ
ト・チエツクが発生した時刻を示すものである。
CUビジー及びユニツト・チエツクの両制御とも
チヤネル処理装置3がセツト/リセツトする。タ
イム・スタンプの値はユニツト・チエツクが検出
される度に書き替えられる。CUビジーの解除は
従来技術では以下のタイミングのみに於いて行わ
れる。
When an I/O command is issued from the central processing unit 1, the subchannel corresponding to the target device is changed according to the command and connected to a certain type of queue. Thereafter, the channel processing device 3 dequeues a subchannel from this queue asynchronously with this I/O command and attempts processing. If any busy condition is detected there, the subchannel will be re-enqueued. Control word 12 corresponds to control unit 8;
It resides in the local storage 11 of the channel processing device 3. Control word 12 includes control bits 13 indicating the type of control unit 8;
It has a control bit 14 indicating whether the CU is busy, a control bit 15 indicating whether a unit check condition has occurred, and a timestamp 16.
The timestamp 16 indicates the time when CU busy or unit check occurred.
Both CU busy and unit check controls are set/reset by the channel processing device 3. The time stamp value is rewritten each time a unit check is detected. In the conventional technology, CU busy is released only at the following timings.

Control Unit End(CUE)を含むステータ
スの報告がデバイスよりなされる時。
When a device reports status including Control Unit End (CUE).

CSCH(Clear Subchannel)命令によりコン
トロール・ユニツトがリセツトされる時。
When the control unit is reset by the CSCH (Clear Subchannel) command.

何等かのエラーをチヤネル処理装置3が検出
し、結果としてコントロール・ユニツトがリセ
ツトされる時。
When the channel processing device 3 detects some error and as a result the control unit is reset.

本発明では、コントロール・ユニツトに接続に
接続されるデバイスがこのパスを使おうとし、
CUビジーを検出すると、タイム・スタンプがチ
エツクされる。このとき、タイム・スタンプに記
録された時刻からCUビジーが滞留している時間
が算出され、この時間が或る一定時間より大であ
れば、CUビジー・フラグはその場でリセツトさ
れる。
In the present invention, devices connected to the control unit attempt to use this path,
When a CU busy is detected, the time stamp is checked. At this time, the time that the CU busy stays is calculated from the time recorded in the time stamp, and if this time is longer than a certain fixed time, the CU busy flag is reset on the spot.

いま、I/Oデバイス9に於いてユニツト・チ
エツク条件が発生したとする。中央処理装置1上
で走行しているオペレーテイング・システムはこ
のI/Oデバイス9に対しセンス命令を発行しよ
うとするが、I/Oデバイス9の異常の為、この
センス命令に対する応答として再びユニツト・チ
エツク条件が発生したとする。
Suppose now that a unit check condition occurs in the I/O device 9. The operating system running on the central processing unit 1 attempts to issue a sense command to this I/O device 9, but due to an error in the I/O device 9, the unit issues the unit again in response to this sense command. - Assume that a check condition occurs.

この環境では制御ワード12の内容は以下のよ
うに設定されているはずである。即ち、ユニツ
ト・チエツク条件が存在することを示す制御ビツ
ト15がONとなつており、タイムスタンプ16
にはセンス命令に対してユニツト・チエツク条件
が発生した時刻が記入されている。
In this environment, the contents of the control word 12 should be set as follows. That is, control bit 15, which indicates that the unit check condition exists, is ON, and timestamp 16 is ON.
The time at which the unit check condition occurred in response to the sense instruction is entered in .

通常、ユニツト・チエツク条件が保持されてい
るコントロール・ユニツトに対してはチヤネル処
理装置3は起動を試みない。従つて、もしデバイ
ス10に対し中央処理装置1が起動を試みようと
しても、チヤネル処理装置3に於いて、この起動
は阻止される。チヤネル処理装置3は、ユニツ
ト・チエツク条件が発生した場合には次にセンス
命令が発行されるものとして、これを待つてい
る。ところが、センスに対しユニツト・チエツク
が発生すると場合によつてはOSはこの条件を刈
り取ることを断念する場合がある。
Normally, the channel processing device 3 does not attempt to start a control unit for which a unit check condition is maintained. Therefore, even if the central processing unit 1 attempts to activate the device 10, the channel processing unit 3 will prevent this activation. When a unit check condition occurs, the channel processing device 3 waits for the next sense command to be issued. However, if a unit check occurs for the sense, in some cases the OS may give up on reaping this condition.

このような場合、本発明が採用されていなけれ
ばこの条件はクリアされることなく、制御ワード
12に保持されたままとなる。従つて、同一のコ
ントロール・ユニツト配下のI/Oデバイス10
に対する起動は待たされることになる。これはコ
ントロール・ユニツト8に所謂センス・タイムア
ウト機能、即ち或る一定時間ユニツト・チエツク
条件が上位装置によつて刈り取られなかつた場合
にはコントロール・ユニツト自身が他の装置に対
するサービスを行うことが可能な状態に復帰する
という機能が備わつていても同様である。
In such a case, if the present invention is not employed, this condition will not be cleared and will remain held in the control word 12. Therefore, I/O devices 10 under the same control unit
The startup will have to wait. This is because the control unit 8 has a so-called sense timeout function, that is, if the unit check condition is not cleared by the host device for a certain period of time, the control unit itself can service other devices. The same is true even if there is a function to return to a normal state.

本発明に於いては、制御は以下のようになされ
る。チヤネル処理装置3は、I/Oデバイス10
に対する起動が可能であるか否かのチエツクを行
う際、制御ワード12を参照する。この時、ユニ
ツト・チエツク条件の存在が判ると、チヤネル処
理装置3はタイムスタンプ16の値によりこの条
件が或る一定時間以上保持されたままである事を
認識する。更に、チヤネル処理装置3は、このコ
ントロール・ユニツトにセンス・タイムアウト機
能が備わつているか否かを制御ビツト13によつ
てチエツクし、もしこの制御ビツトがONである
ならば制御ビツト15をリセツトし、このコント
ロール・ユニツトをI/Oデバイス10が使用す
ることを可能とする。
In the present invention, control is performed as follows. The channel processing device 3 is an I/O device 10
The control word 12 is referenced when checking whether activation is possible. At this time, if the existence of the unit check condition is found, the channel processing device 3 recognizes from the value of the timestamp 16 that this condition has been maintained for a certain period of time or more. Furthermore, the channel processing device 3 checks whether this control unit is equipped with a sense timeout function by means of control bit 13, and if this control bit is ON, resets control bit 15. , which allows the I/O device 10 to use this control unit.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれ
ば、解除するための事象が発生しなかつたために
解除されないままで残つているCUビジーやユニ
ツト・チエツク条件を、比較的に簡単な処理で解
除することが出来る。
As is clear from the above explanation, according to the present invention, CU busy and unit check conditions that remain unreleased because no event to release them occurs can be cleared by relatively simple processing. You can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明が適用される入出力システムの
構成例を示す図、第2図は本発明の制御ワードの
構成例を示す図である。 1……中央処理装置、2……記憶制御装置、3
……チヤネル処理装置、4ないし7……チヤネ
ル、8……コントロール・ユニツト、9と10…
…I/Oデバイス、11……ローカル記憶、12
……制御ワード、12,13……コントロール・
ユニツトのタイプを示す制御ビツト、14……
CUビジー条件が保持されていることを示す制御
ビツト、15……ユニツト・チエツク条件が保持
されていることを示す制御ビツト、16……タイ
ムスタンプ。
FIG. 1 is a diagram showing an example of the configuration of an input/output system to which the present invention is applied, and FIG. 2 is a diagram showing an example of the configuration of a control word of the present invention. 1...Central processing unit, 2...Storage control device, 3
... Channel processing devices, 4 to 7 ... Channels, 8 ... Control units, 9 and 10 ...
...I/O device, 11 ...Local storage, 12
...Control word, 12,13...Control word
Control bits indicating unit type, 14...
Control bit indicating that the CU busy condition is held; 15...Control bit indicating that the unit check condition is being held; 16...Time stamp.

Claims (1)

【特許請求の範囲】 1 チヤネル処理装置と、チヤネル処理装置の配
下に接続されたチヤネルと、チヤネルの配下に接
続された制御装置と、制御装置の配下に接続され
た入出力装置とを具備するコンピユータ・システ
ムにおいて、 或る制御装置からの制御装置ビジーまたはユニ
ツト・チエツクなどの制御装置を閉塞する短期的
条件がチヤネル処理装置に送られてきた時に、上
記制御装置を閉塞する短期的条件が発生したこと
をチヤネル処理装置の記憶部に設けられた当該制
御装置に対応する制御情報格納メモリ領域に書き
込み、その発生時刻をチヤネル処理装置の記憶部
に設けられた当該制御装置に対応するタイムスタ
ンプ用メモリ領域に書き込み、 チヤネル処理装置が制御装置に対して要求を発
行すべきか否かを判断する際に、当該制御装置に
対応する制御情報格納メモリ領域およびタイムス
タンプ用メモリ領域を参照し、制御情報格納メモ
リ領域に上記制御装置を閉塞する短期的条件が記
入されている場合には、上記制御装置を閉塞する
短期的条件が一定時間以上存在していることを少
なくとも含むリセツト条件を満たしていることを
条件として、上記制御装置を閉塞する短期的条件
をリセツトして要求発行を行う ことを特徴とするチヤネル・パス制御方式。
[Claims] 1. A channel processing device, a channel connected under the channel processing device, a control device connected under the channel, and an input/output device connected under the control device. In a computer system, when a short-term condition that blocks the control device, such as a control device busy or unit check, is sent from a certain control device to the channel processing device, a short-term condition that blocks the control device occurs. The occurrence time is written in the control information storage memory area corresponding to the control device provided in the storage section of the channel processing device, and the time of occurrence is written as a time stamp corresponding to the control device provided in the storage section of the channel processing device. When the channel processing device decides whether to issue a request to the control device, it refers to the control information storage memory area and the time stamp memory area corresponding to the control device, and writes the control information to the memory area. If a short-term condition for blocking the control device is written in the storage memory area, the reset condition at least including that the short-term condition for blocking the control device exists for a certain period of time or more is satisfied. A channel path control method characterized in that, on the condition that the short-term condition that blocks the control device is reset, a request is issued.
JP10033586A 1986-04-30 1986-04-30 Channel path control system Granted JPS62256154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10033586A JPS62256154A (en) 1986-04-30 1986-04-30 Channel path control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10033586A JPS62256154A (en) 1986-04-30 1986-04-30 Channel path control system

Publications (2)

Publication Number Publication Date
JPS62256154A JPS62256154A (en) 1987-11-07
JPH0572617B2 true JPH0572617B2 (en) 1993-10-12

Family

ID=14271270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10033586A Granted JPS62256154A (en) 1986-04-30 1986-04-30 Channel path control system

Country Status (1)

Country Link
JP (1) JPS62256154A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54134939A (en) * 1978-04-10 1979-10-19 Ibm Device for avoiding dead lock
JPS58114118A (en) * 1981-12-26 1983-07-07 Fujitsu Ltd Device controlling system
JPS6175947A (en) * 1984-09-21 1986-04-18 Fujitsu Ltd Channel control system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54134939A (en) * 1978-04-10 1979-10-19 Ibm Device for avoiding dead lock
JPS58114118A (en) * 1981-12-26 1983-07-07 Fujitsu Ltd Device controlling system
JPS6175947A (en) * 1984-09-21 1986-04-18 Fujitsu Ltd Channel control system

Also Published As

Publication number Publication date
JPS62256154A (en) 1987-11-07

Similar Documents

Publication Publication Date Title
EP0136560B1 (en) Loosely coupled multiprocessor system capable of transferring a control signal set by the use of a common memory
US6321346B1 (en) External storage
US5235700A (en) Checkpointing mechanism for fault-tolerant systems
US5784617A (en) Resource-capability-based method and system for handling service processor requests
JP2703479B2 (en) Data processing method and system having security function of time zero backup session
US7472241B2 (en) Storage system and backup method
US4894828A (en) Multiple sup swap mechanism
KR20030067712A (en) A method of improving the availability of a computer clustering system through the use of a network medium link state function
US4523275A (en) Cache/disk subsystem with floating entry
JP2000181887A5 (en)
US20060149866A1 (en) Method and apparatus for transferring data
US7359833B2 (en) Information processing system and method
JPH0572617B2 (en)
JP2001101032A (en) Os monitoring system under inter-different kind of os control
JP2560875B2 (en) Information processing system failure notification method
JP2937857B2 (en) Lock flag release method and method for common storage
JP4205843B2 (en) Control method of network connection device
US6829681B1 (en) Cache system which performs cache flash upon emergency and dual system
JPH0546502A (en) Device controller containing path block-up function per port
JP2504836B2 (en) Information processing system
JP3573092B2 (en) Exclusive use of shared resources in computer systems
JP3364751B2 (en) Data transfer system
JP3273191B2 (en) Data transfer device
JP2815730B2 (en) Adapters and computer systems
JPH11305949A (en) Remote transfer method for file controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees