JP2815730B2 - Adapters and computer systems - Google Patents
Adapters and computer systemsInfo
- Publication number
- JP2815730B2 JP2815730B2 JP3223822A JP22382291A JP2815730B2 JP 2815730 B2 JP2815730 B2 JP 2815730B2 JP 3223822 A JP3223822 A JP 3223822A JP 22382291 A JP22382291 A JP 22382291A JP 2815730 B2 JP2815730 B2 JP 2815730B2
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- bus
- failure
- processor
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、システムバスを多重化
したとき障害処理を容易にするために用いられるアダプ
タ及びそのアダプタを使用したコンピュータシステムに
関する。デバイスの制御がシステムバス障害で不可能に
なることを防ぐためには、複数のシステムバスを用いた
接続系統によりプロセッサと複数のアダプタが接続され
る多重化されたコンピュータシステムとする必要があ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention multiplexes a system bus.
Used to facilitate fault handling when
And a computer system using the adapter . In order to prevent device control from becoming impossible due to a system bus failure, it is necessary to provide a multiplexed computer system in which a processor and a plurality of adapters are connected by a connection system using a plurality of system buses.
【0002】しかし、いずれか1つのシステムバスが障
害を起した場合、アダプタ側の処理に種々の問題を生ず
る。即ち、障害を起こしたシステムバスに接続されたア
ダプタがデバイスの制御の実行中にあった場合には、デ
バイスの制御中止が指示できず、正常な系統のアダプタ
によるデバイスの使用が不可能となり、また障害系統の
アダプタが処理を停止しないとシステムバスの障害によ
る誤動作の恐れがある。更に障害復旧時にプロセッサ側
でアダプタの停止要因が判らないため、リカバリ処理が
適切にできない場合もある。従って、システムバスの障
害発生に対し、このようなアダプタ側の問題を適切に解
決できるような処理方式が望まれる。However, if any one system bus fails, various problems occur in the processing on the adapter side. In other words, if the adapter connected to the failed system bus is in the process of controlling the device, the device control cannot be instructed to stop, and the device cannot be used by the normal system adapter. If the adapter of the faulty system does not stop processing, there is a risk of malfunction due to a fault in the system bus. Further, there is a case where the recovery process cannot be appropriately performed because the cause of the stop of the adapter is not known on the processor side at the time of failure recovery. Therefore, there is a demand for a processing method capable of appropriately solving such a problem on the adapter side when a system bus failure occurs.
【0003】[0003]
【従来の技術】図4は、従来の一般的なコンピュータシ
ステムの構成例を示す。図4のコンピュータシステムに
あっては、単一のプロセッサ(PM)1がシステムバス
2を通じて単一のアダプタ(ADP)3と接続され、ア
ダプタ3からの入出力バス5に磁気ディスク等のデバイ
ス(DVC)4を接続している。2. Description of the Related Art FIG. 4 shows a configuration example of a conventional general computer system. In the computer system shown in FIG. 4, a single processor (PM) 1 is connected to a single adapter (ADP) 3 through a system bus 2, and a device (such as a magnetic disk) is connected to an input / output bus 5 from the adapter 3. DVC) 4 is connected.
【0004】このように従来の一般的なコンピュータシ
ステムにおいてはプロセッサ1のアダプタ3及びデバイ
ス4は複数の接続系統によって接続されておらず、プロ
セッサ1は単一のシステムバス2を通じてアダプタ3及
びアダプタ配下のデバイス4の制御を行っている。その
ため従来のコンピュータシステムにおいてシステムバス
障害が発生した場合、プロセッサ1はデバイス4を制御
することができず、コンピュータシステム全体が停止し
ていた。As described above, in a conventional general computer system, the adapter 3 and the device 4 of the processor 1 are not connected by a plurality of connection systems, and the processor 1 is controlled by the adapter 3 and the adapter under a single system bus 2. Of the device 4 is controlled. Therefore, when a system bus failure occurs in the conventional computer system, the processor 1 cannot control the device 4 and the entire computer system is stopped.
【0005】また図5に示すように、プロセッサ1と複
数のアダプタ3A,3Bが複数のシステムバス2A,2
Bによって接続され、複数のアダプタ3A,3Bと複数
のデバイス4が複数の入出力バス5A,5Bで接続され
た所謂多重化されたコンピュータシステムが考えられ
る。プロセッサ1と複数のアダプタ3A,3Bおよび複
数のデバイス4は複数の接続系統によって接続されてい
る。[0005] As shown in FIG. 5, a processor 1 and a plurality of adapters 3A and 3B are connected to a plurality of system buses 2A and 2B.
B, a so-called multiplexed computer system in which a plurality of adapters 3A and 3B and a plurality of devices 4 are connected by a plurality of input / output buses 5A and 5B is considered. The processor 1, the plurality of adapters 3A and 3B, and the plurality of devices 4 are connected by a plurality of connection systems.
【0006】このような多重化されたコンピュータシス
テムを想定した場合においては、例えばシステムバス2
Aで障害が発生した場合、プロセッサ1はシステムバス
2Bに接続されたアダプタ3Bによりデバイス4の制御
が可能であり、1つのシステムバスに障害が起きてもコ
ンピュータシステム全体が停止することはない。In a case where such a multiplexed computer system is assumed, for example, a system bus 2
When a failure occurs in A, the processor 1 can control the device 4 by the adapter 3B connected to the system bus 2B, and the failure of one system bus does not stop the entire computer system.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、多重化
されたコンピュータシステムにおいて、障害の発生した
システムバス2Aに接続されたアダプタ3Aがデバイス
4の制御の実行中であった場合、プロセッサ1はアダプ
タ3Aに対し障害を起こしたシステムバス3Aを通じて
デバイス4の制御中止を通知することができない。この
ようにデバイス4の制御が中止されないと、このデバイ
ス4に対し正常なシステムバス2Bに接続されたアダプ
タ3Bよりデバイス4の制御が出来ず、障害発生時に障
害を起した系統により制御中にあったデバイス4が使用
不可となる場合があった。However, in a multiplexed computer system, if the adapter 3A connected to the faulty system bus 2A is executing control of the device 4, the processor 1 will be switched to the adapter 3A. Cannot notify that the control of the device 4 has been stopped via the failed system bus 3A. If the control of the device 4 is not stopped in this way, the device 4 cannot be controlled by the adapter 3B connected to the normal system bus 2B, and the device 4 is being controlled by the failed system when a failure occurs. In some cases, the device 4 that has been disabled cannot be used.
【0008】また、正常な系統のアダプタ3Bより制御
を中止できなくなったデバイス4のリカバリ処理を行う
ことは可能であるが、停止要因を回折しなければならな
いのでプロセッサ1の処理が複雑となり、デバイス4の
リカバリ処理に時間がかかり、更に正常なシステムバス
2Bに接続されたアダプタ3Bにデバイス4のリカバリ
処理のための余計な処理が増えるという問題があった。Although it is possible to perform recovery processing of the device 4 whose control cannot be stopped by the adapter 3B of the normal system, the processing of the processor 1 becomes complicated because the stop factor must be diffracted, and the device 4 takes time, and the adapter 3B connected to the normal system bus 2B has a problem that extra processing for the recovery processing of the device 4 increases.
【0009】またシステムバス障害の検出によりアダプ
タがすべての処理を停止しないと、障害の発生したシス
テムバスの異常動作によりアダプタが誤動作するという
問題があった。更に、システムバス障害の復旧した場合
に、プロセッサはアダプタに対してリカバリ処理を行う
が、システムバス障害によりアダプタが処理を停止した
のか、アダプタ自身の障害によって処理停止を行ったか
を容易に確認する方法がないため、適切なリカバリ処理
ができないという問題があった。If the adapter does not stop all processing upon detection of a system bus failure, there is a problem that the adapter malfunctions due to abnormal operation of the failed system bus. Further, when the system bus failure is recovered, the processor performs recovery processing on the adapter. It is easy to confirm whether the adapter has stopped processing due to the system bus failure or has stopped processing due to the failure of the adapter itself. Since there is no method, there is a problem that an appropriate recovery process cannot be performed.
【0010】本発明は、このような従来の問題点に鑑み
てなされたもので、プロセッサにシステムバスを用いて
アダプタを接続する接続系統が多重化されたコンピュー
タシステムにおいて、システムバスに障害が起きてもデ
バイスのリカバリ処理が容易にできると共にアダプタ誤
動作を防止でき、更に障害復旧時のプロセッサによるリ
カバリ処理が適切にできるアダプタ及びコンピュータシ
ステムを提供することを目的とする。The present invention has been made in view of such a conventional problem, and in a computer system in which a connection system for connecting an adapter to a processor using a system bus is multiplexed, a failure occurs in the system bus. Adapter and computer system that can easily perform device recovery processing, prevent malfunction of the adapter, and perform appropriate recovery processing by the processor at the time of failure recovery.
The purpose is to provide a stem .
【0011】[0011]
【課題を解決するための手段】図1は本発明の原理説明
図である。先ず本発明は、バスを介してプロセッサと接
続されると共に、配下にデバイスを接続するアダプタを
対象とする。このようなアダプタにおいて、バスの障害
を検出するバス障害検出手段と、突き放し型の命令によ
ってデバイスの制御中にバス障害検出手段の障害検出信
号を受けるとデバイスと再接続して命令の無効化を行う
障害処理手段とを備えることを特徴とする。 また、本発
明は、プロセッサとバスを介してプロセッサと接続され
ると共に、配下に前記プロセッサにより共有されるデバ
イスを接続する複数のアダプタとから成るコンピュータ
システムを対象とする。このようなコンピュータシステ
ムにいて、アダプタに、バスの障害を検出するバス障害
検出手段と、突き放し命令による前記デバイスの制御中
に前記バス障害検出手段の障害検出信号を受けるとデバ
イスと再接続して命令の無効化を行う障害処理手段とを
備えることを特徴とする。 FIG. 1 is a diagram illustrating the principle of the present invention. First, the present invention connects to a processor via a bus.
And an adapter to connect the device under
set to target. Bus failures in such adapters
Bus fault detection means for detecting
Is detected by the bus failure detection means during device control.
Command to reconnect to the device and invalidate the instruction
And a failure handling means. In addition,
Ming is connected to the processor via the processor and the bus
And a device shared by the processor under
Computer with multiple adapters for connecting chairs
Target the system. Such a computer system
Bus failure to detect bus failure
Detecting means and controlling the device by the release command
When receiving a failure detection signal from the bus failure detection means,
Fault handling means for invalidating instructions by reconnecting to the
It is characterized by having.
【0012】また本発明は、バス3を介してプロセッサ
と接続されると共に、配下にデバイスを接続するアダプ
タであって、記バスの障害を検出するバス障害検出手段
と、バス障害検出手段の障害検出信号を受けるとデバイ
スで作成保持している自己に対するデバイスの障害通知
情報を無効化する障害処理手段とを備えることを特徴と
する。 また本発明は、プロセッサとバスを介して前記プ
ロセッサと接続されると共に、配下に前記プロセッサに
より共有されるデバイスを接続する複数のアダプタとか
らなるコンピュータシステムに於いて、アダプタに、バ
スの障害を検出するバス障害検出手段と、バス障害検出
手段の障害検出信号を受けるとデバイスで作成保持して
いる自己に対するデバイスの障害通知情報を無効化する
障害処理手段とを備えることを特徴とする。 The present invention also relates to a processor
Adapter that connects to devices under
Bus fault detecting means for detecting a bus fault
Device receives a failure detection signal from the bus failure detection means.
Device failure notification to self created and maintained by
Failure handling means for invalidating information.
I do. Further, the present invention provides the above-mentioned
Connected to the processor and under the processor
Multiple adapters to connect more shared devices
In a computer system consisting of
Bus fault detecting means for detecting a bus fault and bus fault detection
When receiving a failure detection signal of the means, it is created and held by the device
Disable device failure notification information for self
And a failure handling means.
【0013】また本発明は、アダプタに、アダプタの処
理が停止した要因を示す情報を格納し、障害復旧時にプ
ロセッサからの命令により情報を通知する手段を備えた
ことを特徴とする。 According to the present invention, an adapter is provided with
Stores the information indicating the cause of the
Equipped with means for notifying information by instructions from the processor
It is characterized by the following.
【0014】また本発明は、プロセッサに、通知された
情報によりアダプタの停止要因としてパスの障害を知っ
た場合には、アダプタの再起動を命令してリカバリ処理
を行う手段を備えたことを特徴とする。 The present invention also provides a processor
Information indicates the path failure as the cause of the adapter stop
If an error occurs, restart the adapter
Is provided.
【0015】また本発明は、プロセッサに、通知された
情報によりアダプタの停止要因としてアダプタ自身の障
害を知った場合には、アダプタのログ情報に応じたリカ
バリ処理を行う手段を備えたことを特徴とする。 The present invention also provides a processor
The information indicates that the adapter itself is
If you find any harm, recover it according to the adapter log information.
It is characterized by comprising means for performing a burr process.
【0016】[0016]
【作用】このような構成を備えた本発明のバス障害検出
時のアダプタ処理方式によれば次の作用が得られる。ま
ずデバイスの制御がシステムバス障害で不可能になるこ
とを防ぐためには、複数の接続系統によりプロセッサと
複数のアダプタが接続されている多重化されたコンピュ
ータシステムとする必要がある。According to the adapter processing method for detecting a bus failure of the present invention having the above-described structure, the following effects can be obtained. First, in order to prevent device control from becoming impossible due to a system bus failure, it is necessary to provide a multiplexed computer system in which a processor and a plurality of adapters are connected by a plurality of connection systems.
【0017】このような多重化されたコンピュータシス
テムにつき本発明では、システムバス障害を検出したア
ダプタは、アダプタ配下のデバイスの処理をすべて停止
し、デバイスの資源を解放するような停止処理を行う。
またデバイスの解放処理後はアダプタの処理をすべて停
止することにより、アダプタの誤動作を防止する。更に
システムバス障害の検出によりアダプタが処理停止を行
ったことをプロセッサに通知する停止情報格納手段を設
け、システムバス障害復旧後はプロセッサがアダプタに
格納された停止情報を参照することにより、アダプタの
処理停止の要因を確認できる。In the multiplexed computer system according to the present invention, the adapter that has detected the system bus failure stops all the processes of the devices under the adapter and performs a stop process to release the device resources.
After the device release processing, all processing of the adapter is stopped, thereby preventing malfunction of the adapter. Further, a stop information storage unit for notifying the processor that the adapter has stopped processing upon detection of the system bus failure is provided, and after the recovery of the system bus failure, the processor refers to the stop information stored in the adapter so that the adapter can stop processing. The cause of the processing stop can be checked.
【0018】このためシステムバスに障害が発生した場
合のデバイスのリカバリ処理が全てアダプタ側で行われ
ることから、リカバリ処理が容易で且つ短時間で済み、
正常なシステムバスに接続されたアダプタにリカバリの
ための余計な処理を必要としない。また、システムバス
障害を検出したアダプタがデバイスの解放処理を行った
後に、すべての処理を停止することによりアダプタの誤
動作を防止できる。更に、システムバス障害が復旧した
場合に、アダプタがシステムバス障害で停止したかアダ
プタ自身の障害で停止したかをプロセッサに通知できる
ため、プロセッサはアダプタの停止要因を知ってアダプ
タの適切なリカバリ処理ができる。[0018] For this reason, since the recovery process of the device in the event of a failure in the system bus is all performed on the adapter side, the recovery process is easy and short.
The adapter connected to the normal system bus does not require any extra processing for recovery. Further, after the adapter that has detected the system bus failure performs the device release processing, all processing is stopped, thereby preventing malfunction of the adapter. Furthermore, when the system bus failure is recovered, the processor can be notified whether the adapter has stopped due to the system bus failure or the adapter itself, so that the processor knows the cause of the adapter stop and performs appropriate recovery processing of the adapter. Can be.
【0019】[0019]
【実施例】図2は本発明のアダプタ処理方式が適用され
るコンピュータシステムの実施例構成図である。図2に
おいて、プロセッサ1は中央演算処理装置(CPU)1
1、プロセッサ内のローカルメモリ(LSU)13およ
び2つのバス制御部12A,12Bからなり、バス制御
部12A,12Bはシステムバス2A,2Bを通じてア
ダプタ3A,3Bと接続されている。FIG. 2 is a block diagram showing an embodiment of a computer system to which the adapter processing system of the present invention is applied. In FIG. 2, a processor 1 is a central processing unit (CPU) 1
1. A local memory (LSU) 13 in a processor and two bus controllers 12A and 12B, and the bus controllers 12A and 12B are connected to adapters 3A and 3B through system buses 2A and 2B.
【0020】アダプタ3A,3Bは中央演算処理装置
(CPU)21、アダプタ内データバッファ22、バス
制御部23、入出力バス制御部(デバイス制御部)24
からなっており、各アダプタ3A,3Bのデバイス制御
部24は入出力バス5A,5Bを通じて複数のデバイス
4と接続されている。デバイス4は複数の入出力バス5
A,5Bと接続可能なマルチポートのデバイスで、DA
SD(直接アクセス装置)等の磁気記憶装置である。The adapters 3A and 3B are a central processing unit (CPU) 21, a data buffer 22 in the adapter, a bus controller 23, an input / output bus controller (device controller) 24.
The device control unit 24 of each adapter 3A, 3B is connected to a plurality of devices 4 via input / output buses 5A, 5B. The device 4 has a plurality of input / output buses 5
A multi-port device that can be connected to A and 5B.
A magnetic storage device such as an SD (direct access device).
【0021】更にシステムバス2A,2Bのそれぞれに
はシステムバス調停のためのバスアービタ6A,6Bが
接続されている。通常、プロセッサ1はデバイス制御を
行うため、バス制御部12A又は12Bを通じてアダプ
タ3A又は3Bに対しI/O命令(入出力命令)を発行
する。I/O命令を受信したアダプタ3A,3Bは、I
/O命令のパラメータ格納アドレスによりプロセッサ1
のローカルメモリ13からパラメータをフェッチし、フ
ェッチパラメータに従ってデバイス4の制御を行い、デ
バイス4とプロセッサ1間のデータ転送等を行う。デバ
イス4の制御が完了するとプロセッサ1に対し割込みを
発行し、I/O命令の処理終了を報告する。Further, bus arbiters 6A and 6B for system bus arbitration are connected to the system buses 2A and 2B, respectively. Normally, the processor 1 issues an I / O command (input / output command) to the adapter 3A or 3B through the bus control unit 12A or 12B to perform device control. Upon receiving the I / O command, the adapters 3A and 3B
Processor 1 according to the parameter storage address of the / O instruction
Fetches parameters from the local memory 13 and controls the device 4 in accordance with the fetch parameters to perform data transfer between the device 4 and the processor 1. When the control of the device 4 is completed, an interrupt is issued to the processor 1 to report the end of the processing of the I / O instruction.
【0022】このようなコンピュータシステムにおい
て、例えばバスアービタ6Aに障害が発生し機能を停止
したとすると、システムバス2Aの機能は停止し、プロ
セッサ1とアダプタ3A間の通信は不可能となる。この
システムバスの障害発生に対し本発明のアダプタ処理方
式にあっては図3に示す処理フローに従って次の処理動
作を行う。In such a computer system, for example, if a failure occurs in the bus arbiter 6A and its function is stopped, the function of the system bus 2A is stopped and communication between the processor 1 and the adapter 3A becomes impossible. In response to this system bus failure, the adapter processing method of the present invention performs the following processing operation according to the processing flow shown in FIG.
【0023】まずシステムバス2Aに接続されたプロセ
ッサ1およびアダプタ3Aは図3のステップP1,A1
に示すように、バス制御部12A,23を通じてシステ
ムバス障害の発生を認識する。システムバス障害を検出
したアダプタ3Aは、入出力制御部24を通じて入出力
バス5A配下のすべてのデバイス4の処理を中断するコ
マンドを発行し、デバイスの解放処理を行う。これによ
り入出力バス5Aのポートによるデバイス4の処理はす
べて解放される。更にアダプタ3AはステップA2に示
すようにデバイス4の解放処理の終了後に、バス制御部
23にシステムバス障害の検出によりアダプタの処理停
止を行ったことを示す情報を格納し、全ての処理を停止
する。First, the processor 1 and the adapter 3A connected to the system bus 2A are connected to the steps P1 and A1 in FIG.
As shown in (1), the occurrence of a system bus failure is recognized through the bus controllers 12A and 23. The adapter 3A that has detected the system bus failure issues a command to suspend the processing of all devices 4 under the input / output bus 5A through the input / output control unit 24, and performs device release processing. As a result, all processing of the device 4 by the ports of the input / output bus 5A is released. Further, after completion of the release processing of the device 4 as shown in step A2, the adapter 3A stores information indicating that the processing of the adapter has been stopped due to the detection of the system bus failure in the bus control unit 23, and stops all the processing. I do.
【0024】一方、プロセッサ1はバス制御部12Aか
らのシステムバス障害通知を受けとるバス制御部12A
の使用を停止する。プロセッサ1のデバイス4に対する
処理はステップP2に示すようにシステムバス12Bを
通じてアダプタ3Bで行い、コンピュータシステム全体
としての動作に影響はない。このシステムバス3Aの障
害を復旧するためバスアービタ6Aの交換を行う。On the other hand, the processor 1 receives a system bus failure notification from the bus control unit 12A.
Stop using. The processing of the processor 1 for the device 4 is performed by the adapter 3B through the system bus 12B as shown in Step P2, and does not affect the operation of the entire computer system. The bus arbiter 6A is exchanged to recover from the failure of the system bus 3A.
【0025】バスアービタ6Aを交換するとステップP
3に示すように、バス制御部12Aからの復旧通知を受
けてバス制御部12Aの使用を再開する。続いてステッ
プP4でシステムバスAに接続された全てのアダプタに
対し、停止要因を知るためのI/O命令を発行する。プ
ロセッサ1からのI/O命令を受けたアダプタ3Aはス
テップA3に示すように、ステップA2で格納した停止
要因を示す情報をプロセッサ1に通知する。このときア
ダプタ3Aのファームウェアは動作しない。When the bus arbiter 6A is replaced, step P
As shown in FIG. 3, upon receiving a restoration notification from the bus control unit 12A, the use of the bus control unit 12A is resumed. Subsequently, in step P4, an I / O instruction for knowing the cause of the stop is issued to all the adapters connected to the system bus A. The adapter 3A that has received the I / O instruction from the processor 1 notifies the processor 1 of the information indicating the stop factor stored in step A2 as shown in step A3. At this time, the firmware of the adapter 3A does not operate.
【0026】プロセッサ1はステップP5でI/O命令
によりアダプタ3Aから通知を受けた停止要因がシステ
ムバス障害によるものであった場合は、アダプタ再起動
のI/O命令を発行し、ステップA4にてアダプタ3A
の再起動を行なわせ、処理を再開する。また、アダプタ
の停止要因がアダプタ自身の障害等によるものであった
場合はアダプタのログ情報を収集し、適切なリカバリ処
理を行う。以上の復旧処理が済むとステップP6に進ん
で通常の処理に移行する。If the stop factor notified by the I / O instruction from the adapter 3A in step P5 is due to a system bus failure, the processor 1 issues an adapter restart I / O instruction, and proceeds to step A4. Adapter 3A
And restart the process. If the cause of the adapter stop is due to a failure of the adapter itself, the log information of the adapter is collected and an appropriate recovery process is performed. Upon completion of the above restoration processing, the flow proceeds to Step P6 and shifts to normal processing.
【0027】ここで図3の処理フローは、システムバス
障害時アダプタがデバイスに対して行う解放処理とし
て、システムバス障害発生時にデバイスに対して制御中
にあった場合、直ちにデバイスに対する制御を中断を指
示してデバイスに対する制御を停止する場合を例にとっ
ているが、これ以外に、次の2つの解放処理がある。ま
ずデバイスが突き放し型の命令によってデバイスとして
のDASDにシーク指示を行っている時にシステムバス
障害の検出を認識した場合には、デバイスをリコネクト
してシーク指示の無効化を行う。Here, in the processing flow of FIG. 3, as a release process performed by the adapter when a system bus failure occurs, if the device is being controlled when a system bus failure occurs, control of the device is immediately interrupted. The case in which the control of the device is instructed to stop is taken as an example. In addition, there are the following two release processes. First, when the device recognizes the detection of the system bus failure while instructing the DASD as the device by the push-out type instruction, the device is reconnected and the seek instruction is invalidated.
【0028】例えばデバイスバスとしてSCSIを想定
した場合、アダプタから操作対象となるデバイスに対し
論理的な意味での接続を意味するコネクト命令を発行
し、動作を指示する。このときシーク等の処理に時間の
かかる命令の場合は、ディスコネクトすることでデバイ
スバスを一端解放する。デバイスは命令実行の処理が終
了するとリコネクト要求を出し、アダプタがリコネクト
することで処理を継続する。For example, when SCSI is assumed as the device bus, a connect command is issued from the adapter to the device to be operated, which means a logical connection, and the operation is instructed. At this time, in the case of an instruction requiring a long time for processing such as seeking, the device bus is temporarily released by disconnecting. Upon completion of the instruction execution processing, the device issues a reconnect request, and the adapter continues reconnecting to continue the processing.
【0029】従ってデバイスをディスコネクトした状態
でシステムバス障害の検出を認識した場合には、アダプ
タはデバイスをリコネクトしてシーク指示の無効化を行
う必要がある。次にデバイスで作成保持されている自己
のアダプタに対するセンス情報を無効化する解放処理を
必要とする。センス情報はデバイスの障害通知情報であ
り、デバイスに何らかの障害が発生すると、各アダプタ
に対応して内部にセンス情報を作成する。デバイスのセ
ンス情報はアダプタからセンス情報の収集命令を発行す
ることによりアダプタに通知される。Therefore, if the adapter recognizes the detection of a system bus failure while the device is disconnected, the adapter needs to reconnect the device and invalidate the seek instruction. Next, a release process for invalidating the sense information for the own adapter created and held by the device is required. The sense information is fault notification information of the device. When any fault occurs in the device, sense information is generated internally corresponding to each adapter. The sense information of the device is notified to the adapter by issuing a sense information collection command from the adapter.
【0030】従ってシステムバス障害の検出を認識した
際に、自己のアダプタに対するセンス情報を無効化して
おかないと、センス情報が収集されるまでは正常なシス
テムバスに接続している他のアダプタからの起動命令に
対しビジィー応答を行うデバイスが多数でてしまい、こ
れを防ぐためにセンス情報を無効化する。尚、システム
バス障害の検出が認識された時のデバイスに対する解放
処理は上記の実施例に限定されず、アダプタとデバイス
間のデバイスバス処理形態に応じて適宜に定められる。Therefore, when the detection of the system bus failure is recognized, if the sense information for the own adapter is not invalidated, other adapters connected to the normal system bus must wait until the sense information is collected. There are a number of devices that make a busy response to the start command of the device, and the sense information is invalidated to prevent this. Note that the release processing for the device when the detection of the system bus failure is recognized is not limited to the above-described embodiment, and is appropriately determined according to the device bus processing mode between the adapter and the device.
【0031】[0031]
【発明の効果】以上説明したように本発明によれば、シ
ステムバスに障害が発生した場合のデバイスのリカバリ
処理が容易となり、リカバリ処理時間が短時間で済み、
更に正常なシステムバスに接続されたアダプタにリカバ
リのための余計な処理を負担させる必要がない。As described above, according to the present invention, recovery processing of a device when a failure occurs in a system bus is facilitated, and the recovery processing time is short, and
Further, there is no need to burden the adapter connected to the normal system bus with unnecessary processing for recovery.
【0032】また、システムバス障害を検出したアダプ
タがデバイスの解放処理を行った後に全ての処理を停止
することによりアダプタの誤動作を防止できる。更に、
システムバス障害が復旧した場合に、アダプタがシステ
ムバス障害で停止したことをプロセッサに通知するた
め、アダプタの停止要因を知ってアダプタの適切なリカ
バリ処理ができる。Further, by stopping all the processes after the adapter which has detected the system bus failure performs the device release process, it is possible to prevent the malfunction of the adapter. Furthermore,
When the system bus failure is recovered, the processor is notified that the adapter has stopped due to the system bus failure, so that the adapter can be properly recovered by knowing the cause of the adapter stop.
【図1】本発明の原理説明図FIG. 1 is a diagram illustrating the principle of the present invention.
【図2】本発明が適用されるコンピュータシステムの実
施例構成図FIG. 2 is a configuration diagram of an embodiment of a computer system to which the present invention is applied;
【図3】本発明のアダプタ処理を示した処理フロー図FIG. 3 is a processing flowchart showing an adapter processing of the present invention.
【図4】従来の一般的なコンピュータシステムの構成図FIG. 4 is a configuration diagram of a conventional general computer system.
【図5】従来の多重化されたコンピュータシステムの構
成図FIG. 5 is a configuration diagram of a conventional multiplexed computer system.
【符号の説明】 1:プロセッサ 2,2A,2B:システムバス 3,3A,3B:アダプタ(ADP) 4:デバイス(DVC) 5,5A,5B:入出力バス 6A,6B:バスアービタ 7:バス障害検出手段 8:障害処理手段 9:停止情報格納手段 11,21:中央処理装置(CPU) 12A,12B,23:バス制御部 13:ローカルメモリ(LSU) 22:データバッファ 24:入出力制御部(デバイス制御部)[Description of Signs] 1: Processor 2, 2A, 2B: System bus 3, 3A, 3B: Adapter (ADP) 4: Device (DVC) 5, 5A, 5B: I / O bus 6A, 6B: Bus arbiter 7: Bus failure Detecting means 8: Failure processing means 9: Stop information storage means 11, 21: Central processing unit (CPU) 12A, 12B, 23: Bus control unit 13: Local memory (LSU) 22: Data buffer 24: Input / output control unit ( Device control section)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−2635(JP,A) 特開 昭64−38856(JP,A) 特開 平3−51937(JP,A) 特開 昭60−204050(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 13/00 G06F 11/20──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-54-2635 (JP, A) JP-A 64-38856 (JP, A) JP-A-3-51937 (JP, A) JP-A 60-38 204050 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G06F 13/00 G06F 11/20
Claims (7)
に、配下にデバイスを接続するアダプタであって、 前記バスの障害を検出するバス障害検出手段と、 突き放し型の命令によって前記デバイスの制御中に前記
バス障害検出手段の障害検出信号を受けると前記デバイ
スと再接続して前記命令の無効化を行う障害処理手段と
を備えることを特徴とするアダプタ。 (1) When connected to a processor via a bus,
An adapter for connecting a device under the bus, a bus failure detection means for detecting a failure of the bus , and said control during the control of the device by a thrust-type command
Upon receiving a failure detection signal from the bus failure detecting means, the device
Failure handling means for reconnecting with the
An adapter comprising:
と接続されると共に、配下に前記プロセッサにより共有
されるデバイスを接続する複数のアダプタとから成るコ
ンピュータシステムに於いて、 前記アダプタに、前記バスの障害を検出するバス障害検
出手段と、 突き放し命令による前記デバイスの制御中に前記バス障
害検出手段の障害検出信号を受けると前記デバイスと再
接続して前記命令の無効化を行う障害処理手段とを備え
ることを特徴とするコンピュータシステム。 2. The processor according to claim 2 , wherein said processor is connected to said processor via a bus.
And shared by the processor under its control
Consisting of multiple adapters for connecting devices
In the computer system, the adapter is provided with a bus failure detection for detecting a failure of the bus.
Output means and the bus failure during control of the device by the release command.
Upon receiving a failure detection signal from the harm detection means, the device is re-connected to the device.
Fault handling means for connecting and invalidating the instruction.
A computer system characterized by the following:
に、配下にデバイスを接続するアダプタであって、 前記バスの障害を検出するバス障害検出手段と、 前記バス障害検出手段の障害検出信号を受けると前記デ
バイスで作成保持している自己に対する前記デバイスの
障害通知情報を無効化をする障害処理手段と、を備える
ことを特徴とするアダプタ。 3. When connected to a processor via a bus,
An adapter for connecting a device under the bus, the bus failure detecting means detecting the bus failure, and receiving the failure detection signal from the bus failure detection means.
Vice
Failure processing means for invalidating the failure notification information
An adapter, characterized in that:
と接続されると共に、配下に前記プ ロセッサにより共有
されるデバイスを接続する複数のアダプタとからなるコ
ンピュータシステムに於いて、 前記アダプタに、前記バスの障害を検出するバス障害検
出手段と、 前記バス障害検出手段の障害検出信号を受けると前記デ
バイスで作成保持している自己に対する前記デバイスの
障害通知情報を無効化する障害処理手段とを備えること
を特徴とするコンピュータシステム。 4. The processor via a processor and a bus.
It is connected with, shared by the processor under
Consisting of multiple adapters to connect devices
In the computer system, the adapter is provided with a bus failure detection for detecting a failure of the bus.
Output means and a failure detection signal from the bus failure detection means.
Vice
Having failure processing means for invalidating the failure notification information
A computer system characterized by the following:
た要因を示す情報を格納し、障害復旧時に前記プロセッ
サからの命令により前記情報を通知する手段を備えたこ
とを特徴とする請求項2または請求項4記載のいずれか
のコンピュータシステム。 5. The processing of the adapter is stopped by the adapter.
Stores information indicating the cause of the
Means for notifying the above information in accordance with instructions from
5. The method according to claim 2, wherein:
Computer system.
よりアダプタの停止要因として前記バスの障害を知った
場合には、前記アダプタの再起動を命令してリカバリ処
理を行う手段を備えたことを特徴とする請求項5記載の
コンピュータシステム。 6. The information notified to the processor.
Learned the bus failure as a cause of adapter stoppage
In this case, restart the adapter and issue a recovery
6. A method according to claim 5, further comprising:
Computer system.
よりアダプタの停止要因としてアダプタ自身の障害を知The failure of the adapter itself is recognized as the cause of the adapter stop.
った場合には、前記アダプタのログ情報に応じたリカバRecovery, the recovery according to the log information of the adapter is performed.
リ処理を行う手段を備えたことを特徴とする請求項5記6. The apparatus according to claim 5, further comprising means for performing reprocessing.
載のコンピュータシステム。Computer system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3223822A JP2815730B2 (en) | 1991-09-04 | 1991-09-04 | Adapters and computer systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3223822A JP2815730B2 (en) | 1991-09-04 | 1991-09-04 | Adapters and computer systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0594326A JPH0594326A (en) | 1993-04-16 |
JP2815730B2 true JP2815730B2 (en) | 1998-10-27 |
Family
ID=16804270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3223822A Expired - Fee Related JP2815730B2 (en) | 1991-09-04 | 1991-09-04 | Adapters and computer systems |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2815730B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542635A (en) * | 1977-06-08 | 1979-01-10 | Hitachi Ltd | Input-output control system |
JPS60204050A (en) * | 1984-03-27 | 1985-10-15 | Fujitsu Ltd | Error recovering system of input/output device |
JPH0823854B2 (en) * | 1987-08-05 | 1996-03-06 | 富士通株式会社 | Control device |
JPH0351937A (en) * | 1989-07-19 | 1991-03-06 | Nec Corp | Fault recovery system for peripheral device of electronic computer system |
-
1991
- 1991-09-04 JP JP3223822A patent/JP2815730B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0594326A (en) | 1993-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0772127B1 (en) | Controller failure recovery for an Input/Output device | |
US20040172489A1 (en) | Storage system and disconnecting method of a faulty storage device | |
CA2530013A1 (en) | A fault tolerant computer system and a synchronization method for the same | |
JP3537281B2 (en) | Shared disk type multiplex system | |
JP2000181887A (en) | Fault processing method for information processor and storage controller | |
US5983359A (en) | Processor fault recovering method for information processing system | |
JPS59106056A (en) | Failsafe type data processing system | |
US20170242760A1 (en) | Monitoring device, fault-tolerant system, and control method | |
US7320093B2 (en) | Storage apparatus | |
JP2815730B2 (en) | Adapters and computer systems | |
JP3050148B2 (en) | Duplex information processing device | |
JP2001175545A (en) | Server system, fault diagnosing method, and recording medium | |
JP2937857B2 (en) | Lock flag release method and method for common storage | |
JPH0534877B2 (en) | ||
JPS6095663A (en) | Automatic switching device of dual type magnetic disk device | |
JP4474614B2 (en) | Multiplexing system | |
JP2001356881A (en) | Multiplex storage controller | |
JPH0430245A (en) | Multiprocessor control system | |
JP2778691B2 (en) | Bus monitoring circuit | |
JPS6113627B2 (en) | ||
JPH07200334A (en) | Duplicate synchronization operation system | |
JPS62296264A (en) | Control system for structure of data processing system | |
JPS6011901A (en) | Back-up device of decentralized controller | |
JPH07120296B2 (en) | Error control method in hot standby system | |
JPH0460750A (en) | Cluster stop device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
LAPS | Cancellation because of no payment of annual fees |