JPH0567924A - Ｆｅｔ増幅器制御回路 - Google Patents
Ｆｅｔ増幅器制御回路Info
- Publication number
- JPH0567924A JPH0567924A JP3255769A JP25576991A JPH0567924A JP H0567924 A JPH0567924 A JP H0567924A JP 3255769 A JP3255769 A JP 3255769A JP 25576991 A JP25576991 A JP 25576991A JP H0567924 A JPH0567924 A JP H0567924A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- fet
- voltage
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ＦＥＴのバイアス印加順序を少ない回路構成
で達成するとともに、電源の故障に対してもＦＥＴを保
護しうる制御回路を得る。 【構成】 ゲート電源１の出力電圧が正常値であること
を条件にドレイン電源６を起動する。エネルギーバンク
としての電荷蓄積キャパシタ８が十分に充電されたこと
を条件に、ＦＥＴにドライブ信号を供給する。電源オフ
時、ゲート電圧は電圧維持キャパシタによりゆっくりと
低下させ、ドレイン電圧はドレイン電源を停止させるこ
とと、ＦＥＴによる放電により積極的に低下させ、ドレ
イン電圧（残留電圧）を安全なレベルにまで低下させ
る。
で達成するとともに、電源の故障に対してもＦＥＴを保
護しうる制御回路を得る。 【構成】 ゲート電源１の出力電圧が正常値であること
を条件にドレイン電源６を起動する。エネルギーバンク
としての電荷蓄積キャパシタ８が十分に充電されたこと
を条件に、ＦＥＴにドライブ信号を供給する。電源オフ
時、ゲート電圧は電圧維持キャパシタによりゆっくりと
低下させ、ドレイン電圧はドレイン電源を停止させるこ
とと、ＦＥＴによる放電により積極的に低下させ、ドレ
イン電圧（残留電圧）を安全なレベルにまで低下させ
る。
Description
【０００１】
【産業上の利用分野】この発明はＦＥＴ増幅器制御回路
に関し、ゲートが０Ｖに近づくにつれてドレイン電流が
増す特性を有するＦＥＴを用いたパルス増幅器の制御方
式に関するものである。
に関し、ゲートが０Ｖに近づくにつれてドレイン電流が
増す特性を有するＦＥＴを用いたパルス増幅器の制御方
式に関するものである。
【０００２】
【従来の技術】図２は、従来のＦＥＴ増幅器制御回路を
示す。図２(a) において、１はゲート電源、２はこのゲ
ート電源１のゲート電源出力、６はドレイン電源、７は
このドレイン電源６のドレイン電源出力、８はこのドレ
イン電源出力７に接続された電荷蓄積キャパシタ、１１
はＦＥＴドライブ信号、１２はこのＦＥＴドライブ信号
１１とゲート電源出力２を用いてゲートドライブ信号を
発生する信号処理回路、１３はこの信号処理回路１２の
出力であるゲートドライブ信号、１４はこのゲートドラ
イブ信号１３によりパルス増幅動作をするＦＥＴであ
り、ゲートドライブ信号１３はこのＦＥＴ１４のゲート
に接続されており、ソースは接地されており、ドレイン
は電荷蓄積キャパシタ８に接続されている。１５は外部
からの動作制御信号であり、１６はこの動作制御信号１
５を入力とし、ゲート電源１を制御するゲート電源制御
信号１７，ドレイン電源６を制御するドレイン電源制御
信号１８及びＦＥＴドライブ信号１１を出力とするタイ
ミング発生回路である。図２(b) は(a) の各部の信号の
関係を示す図であり、信号に付けられた番号は(a) の各
信号に対応している。
示す。図２(a) において、１はゲート電源、２はこのゲ
ート電源１のゲート電源出力、６はドレイン電源、７は
このドレイン電源６のドレイン電源出力、８はこのドレ
イン電源出力７に接続された電荷蓄積キャパシタ、１１
はＦＥＴドライブ信号、１２はこのＦＥＴドライブ信号
１１とゲート電源出力２を用いてゲートドライブ信号を
発生する信号処理回路、１３はこの信号処理回路１２の
出力であるゲートドライブ信号、１４はこのゲートドラ
イブ信号１３によりパルス増幅動作をするＦＥＴであ
り、ゲートドライブ信号１３はこのＦＥＴ１４のゲート
に接続されており、ソースは接地されており、ドレイン
は電荷蓄積キャパシタ８に接続されている。１５は外部
からの動作制御信号であり、１６はこの動作制御信号１
５を入力とし、ゲート電源１を制御するゲート電源制御
信号１７，ドレイン電源６を制御するドレイン電源制御
信号１８及びＦＥＴドライブ信号１１を出力とするタイ
ミング発生回路である。図２(b) は(a) の各部の信号の
関係を示す図であり、信号に付けられた番号は(a) の各
信号に対応している。
【０００３】次に動作について説明する。従来のＦＥＴ
増幅器制御回路は上記のように構成され、外部からの動
作制御信号１５により動作開始を指示されると、タイミ
ング発生回路１６は、まずゲート電源制御信号１７によ
りゲート電源１を動作させ、次にドレイン電源制御信号
１８によりドレイン電源６を動作させ、さらに電荷蓄積
キャパシタ８が十分充電されるに要するだけの時間をあ
けて、ＦＥＴドライブ信号１１を出力する。ゲート電源
１はゲート電源制御信号１７を受けてゲート電源出力２
を発生し、信号処理回路１２に出力する。ドレイン電源
６はドレイン電源制御信号１８を受けてドレイン電源出
力７を発生し、ＦＥＴ１４のドレイン及び電荷蓄積キャ
パシタ８に印加される。信号処理回路１２はＦＥＴドラ
イブ信号１１とゲート電源出力２を受けてＦＥＴ１４の
ゲートドライブ信号１３を発生させ、ＦＥＴ１４に印加
して増幅動作を行わせる。
増幅器制御回路は上記のように構成され、外部からの動
作制御信号１５により動作開始を指示されると、タイミ
ング発生回路１６は、まずゲート電源制御信号１７によ
りゲート電源１を動作させ、次にドレイン電源制御信号
１８によりドレイン電源６を動作させ、さらに電荷蓄積
キャパシタ８が十分充電されるに要するだけの時間をあ
けて、ＦＥＴドライブ信号１１を出力する。ゲート電源
１はゲート電源制御信号１７を受けてゲート電源出力２
を発生し、信号処理回路１２に出力する。ドレイン電源
６はドレイン電源制御信号１８を受けてドレイン電源出
力７を発生し、ＦＥＴ１４のドレイン及び電荷蓄積キャ
パシタ８に印加される。信号処理回路１２はＦＥＴドラ
イブ信号１１とゲート電源出力２を受けてＦＥＴ１４の
ゲートドライブ信号１３を発生させ、ＦＥＴ１４に印加
して増幅動作を行わせる。
【０００４】一方、外部からの動作制御信号１５により
動作停止を指示された場合、タイミング発生回路１６
は、まずドレイン電源制御信号１８によりドレイン電源
６を停止させ、さらに電荷蓄積キャパシタ８を放電させ
るため、ＦＥＴドライブ信号１１は十分放電するに足り
る時間をおいた後停止させ、同時にゲート電源制御信号
１７によりゲート電源１を停止させ、増幅動作を停止さ
せる。
動作停止を指示された場合、タイミング発生回路１６
は、まずドレイン電源制御信号１８によりドレイン電源
６を停止させ、さらに電荷蓄積キャパシタ８を放電させ
るため、ＦＥＴドライブ信号１１は十分放電するに足り
る時間をおいた後停止させ、同時にゲート電源制御信号
１７によりゲート電源１を停止させ、増幅動作を停止さ
せる。
【０００５】
【発明が解決しようとする課題】従来のＦＥＴ増幅器制
御回路は以上のように構成されているので、正常に動作
させるために、電源投入・遮断およびドライブ信号の印
加タイミングを制御するシーケンス機能をもつタイミン
グ発生回路を必要とし、また電源が故障した場合、タイ
ミング発生回路では制御不能となり、ゲート電圧が低下
した時にドレイン電荷が残っていると、増幅素子である
ＦＥＴを破壊させる事態を引き起こすなどという問題点
があった。
御回路は以上のように構成されているので、正常に動作
させるために、電源投入・遮断およびドライブ信号の印
加タイミングを制御するシーケンス機能をもつタイミン
グ発生回路を必要とし、また電源が故障した場合、タイ
ミング発生回路では制御不能となり、ゲート電圧が低下
した時にドレイン電荷が残っていると、増幅素子である
ＦＥＴを破壊させる事態を引き起こすなどという問題点
があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、複雑なタイミング発生回路を不
要とし、また電源の故障に対してもＦＥＴを保護するこ
とが可能なＦＥＴ増幅器制御回路を得ることを目的とし
ており、さらにこの回路を組み込んだ送受信モジュール
を使用することにより、アクティブフェイズドアレイレ
ーダの信頼性を向上させることのできるＦＥＴ増幅器制
御回路を得ることを目的とする。
ためになされたもので、複雑なタイミング発生回路を不
要とし、また電源の故障に対してもＦＥＴを保護するこ
とが可能なＦＥＴ増幅器制御回路を得ることを目的とし
ており、さらにこの回路を組み込んだ送受信モジュール
を使用することにより、アクティブフェイズドアレイレ
ーダの信頼性を向上させることのできるＦＥＴ増幅器制
御回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るＦＥＴ増
幅器制御回路は、電源の投入・遮断タイミングを得る方
法としてＦＥＴのドレイン電圧の電圧値を検出し、この
検出信号を用いてバイアス印加の制御を行うとともに、
電源遮断時あるいは故障時におけるゲート電圧維持手段
としてキャパシタを用いたものである。
幅器制御回路は、電源の投入・遮断タイミングを得る方
法としてＦＥＴのドレイン電圧の電圧値を検出し、この
検出信号を用いてバイアス印加の制御を行うとともに、
電源遮断時あるいは故障時におけるゲート電圧維持手段
としてキャパシタを用いたものである。
【０００８】
【作用】この発明におけるＦＥＴ増幅器制御回路は、Ｆ
ＥＴのバイアス条件のうち、まず最初に印加すべきゲー
ト電圧が規定値に達していることを条件として、ドレイ
ン電源を起動する。次に、パルス動作のためのエネルギ
ーバンクとしての電荷蓄積キャパシタが十分に充電され
たことを条件としてＦＥＴの増幅動作を開始させる。ま
た、動作停止時あるいは電源故障時には、大容量の電圧
維持キャパシタでゲート電圧の低下を遅らせるととも
に、ゲート電圧の低下を検出してドレイン電源を停止さ
せる。
ＥＴのバイアス条件のうち、まず最初に印加すべきゲー
ト電圧が規定値に達していることを条件として、ドレイ
ン電源を起動する。次に、パルス動作のためのエネルギ
ーバンクとしての電荷蓄積キャパシタが十分に充電され
たことを条件としてＦＥＴの増幅動作を開始させる。ま
た、動作停止時あるいは電源故障時には、大容量の電圧
維持キャパシタでゲート電圧の低下を遅らせるととも
に、ゲート電圧の低下を検出してドレイン電源を停止さ
せる。
【０００９】さらに、電源故障時の電荷蓄積キャパシタ
の放電を高速にするために、ＦＥＴの増幅動作を停止さ
せる条件には、電荷蓄積キャパシタの充電量の低下を含
めないこととする。
の放電を高速にするために、ＦＥＴの増幅動作を停止さ
せる条件には、電荷蓄積キャパシタの充電量の低下を含
めないこととする。
【００１０】
【実施例】図１はこの発明の一実施例によるＦＥＴ増幅
器制御回路を示すものであり、図１(a) において、１，
２，６〜８，１１〜１４は上記従来装置に対応するもの
であり、３はゲート電源出力２に接続された電圧維持キ
ャパシタ、４はゲート電源出力２に接続された電圧検出
回路、５はこの電圧検出回路４からの電圧検出信号、９
は電荷蓄積キャパシタ８に接続された充電検出回路、１
０はこの充電検出回路９からの充電検出信号である。図
１(b) は(a)の各部の信号の関係を示す図であり、信号
に付けられた番号は(a) の各信号に対応している。
器制御回路を示すものであり、図１(a) において、１，
２，６〜８，１１〜１４は上記従来装置に対応するもの
であり、３はゲート電源出力２に接続された電圧維持キ
ャパシタ、４はゲート電源出力２に接続された電圧検出
回路、５はこの電圧検出回路４からの電圧検出信号、９
は電荷蓄積キャパシタ８に接続された充電検出回路、１
０はこの充電検出回路９からの充電検出信号である。図
１(b) は(a)の各部の信号の関係を示す図であり、信号
に付けられた番号は(a) の各信号に対応している。
【００１１】次に動作について説明する。前記のように
構成されたＦＥＴ増幅器制御回路は、ゲート電源１のゲ
ート電源出力２がゲート電源停止または故障時に電圧の
低下を遅らせるための電圧維持キャパシタ３に接続さ
れ、この電圧維持キャパシタ３の電圧は電圧検出回路４
でモニタされる。ゲート電圧の上昇を検出すると電圧検
出回路４は電圧検出信号５としてドレイン電源６を起動
する信号を出力する。この信号を受けてドレイン電源は
ドレイン電源出力７を出力し、電荷蓄積キャパシタ８の
充電が開始される。電荷蓄積キャパシタ８が十分充電さ
れたことを、これに接続されている充電検出回路９で検
出し、充電検出信号１０として出力する。
構成されたＦＥＴ増幅器制御回路は、ゲート電源１のゲ
ート電源出力２がゲート電源停止または故障時に電圧の
低下を遅らせるための電圧維持キャパシタ３に接続さ
れ、この電圧維持キャパシタ３の電圧は電圧検出回路４
でモニタされる。ゲート電圧の上昇を検出すると電圧検
出回路４は電圧検出信号５としてドレイン電源６を起動
する信号を出力する。この信号を受けてドレイン電源は
ドレイン電源出力７を出力し、電荷蓄積キャパシタ８の
充電が開始される。電荷蓄積キャパシタ８が十分充電さ
れたことを、これに接続されている充電検出回路９で検
出し、充電検出信号１０として出力する。
【００１２】ＦＥＴ増幅器の動作タイミングを指示する
ＦＥＴドライブ信号１１は信号処理回路１２に入力され
る。充電検出信号１０及びゲート電源出力２も信号処理
回路１２に入力される。信号処理回路１２では、充電検
出信号１０が入ると、ＦＥＴドライブ信号１１をゲート
電源出力２を用いてレベル変換し、ゲートドライブ信号
１３としてＦＥＴ１４のゲートに出力し、増幅動作を開
始させる。ここでドライブ電源６の停止，故障によっ
て、ＦＥＴ１４は破壊されることはない。
ＦＥＴドライブ信号１１は信号処理回路１２に入力され
る。充電検出信号１０及びゲート電源出力２も信号処理
回路１２に入力される。信号処理回路１２では、充電検
出信号１０が入ると、ＦＥＴドライブ信号１１をゲート
電源出力２を用いてレベル変換し、ゲートドライブ信号
１３としてＦＥＴ１４のゲートに出力し、増幅動作を開
始させる。ここでドライブ電源６の停止，故障によっ
て、ＦＥＴ１４は破壊されることはない。
【００１３】ゲート電源１の停止，故障が発生した場合
には、ゲート電源出力２の低下、即ち０Ｖへの変化が現
れるが、その速度は電圧維持キャパシタ３の蓄電効果に
より、ゆるやかなものである。ゲート電源出力２の低下
は、電圧検出回路４で検出され、電圧検出信号５として
ドレイン電源６に送られ、ドレイン電源６を停止させ
る。このとき、ドレイン電源出力７は低下し始めるが、
この低下は充電検出回路９では検出されないようになっ
ている。即ち、充電検出回路９は充電時の電圧上昇のみ
を検出するサイリスタ特性を有している。従って、ドレ
イン電源出力７が低下しても、ゲートドライブ信号１３
は出力され、ＦＥＴ１４を通じて電荷蓄積キャパシタ８
に溜まっている電荷を放電させる。電圧維持キャパシタ
３はこの放電によるＦＥＴ１４のドレイン電圧が十分小
さくなるまで、最低必要なゲート電圧を維持する容量を
持ったものである。
には、ゲート電源出力２の低下、即ち０Ｖへの変化が現
れるが、その速度は電圧維持キャパシタ３の蓄電効果に
より、ゆるやかなものである。ゲート電源出力２の低下
は、電圧検出回路４で検出され、電圧検出信号５として
ドレイン電源６に送られ、ドレイン電源６を停止させ
る。このとき、ドレイン電源出力７は低下し始めるが、
この低下は充電検出回路９では検出されないようになっ
ている。即ち、充電検出回路９は充電時の電圧上昇のみ
を検出するサイリスタ特性を有している。従って、ドレ
イン電源出力７が低下しても、ゲートドライブ信号１３
は出力され、ＦＥＴ１４を通じて電荷蓄積キャパシタ８
に溜まっている電荷を放電させる。電圧維持キャパシタ
３はこの放電によるＦＥＴ１４のドレイン電圧が十分小
さくなるまで、最低必要なゲート電圧を維持する容量を
持ったものである。
【００１４】ＦＥＴの増幅動作はドレイン電圧の低下に
よって削減する。このような本実施例ではＦＥＴのバイ
アス印加順序を電源電圧レベルの検出による起動制御に
よって行っているため、複雑なタイミング発生回路が不
要となる。また、電源の故障に対しては、ゲート電圧の
維持はキャパシタを用い、維持時間内にＦＥＴのドレイ
ン電荷を放電させるように、ドレイン電源の停止と、放
電のためのドライブパルス通過を実施しているため、簡
単な構成でＦＥＴが破壊しないバイアス印加順序を達成
するとともに、電源の故障に対してもＦＥＴを保護しう
る制御回路を構成できる。
よって削減する。このような本実施例ではＦＥＴのバイ
アス印加順序を電源電圧レベルの検出による起動制御に
よって行っているため、複雑なタイミング発生回路が不
要となる。また、電源の故障に対しては、ゲート電圧の
維持はキャパシタを用い、維持時間内にＦＥＴのドレイ
ン電荷を放電させるように、ドレイン電源の停止と、放
電のためのドライブパルス通過を実施しているため、簡
単な構成でＦＥＴが破壊しないバイアス印加順序を達成
するとともに、電源の故障に対してもＦＥＴを保護しう
る制御回路を構成できる。
【００１５】なお上記実施例のＦＥＴ増幅器制御回路
は、例えばフェイズドアレイレーダ用アクティブ送受信
モジュールＦＥＴ増幅器のバイアス供給に用いることが
できる。
は、例えばフェイズドアレイレーダ用アクティブ送受信
モジュールＦＥＴ増幅器のバイアス供給に用いることが
できる。
【００１６】また上記実施例において、さらにＦＥＴ増
幅器のドレイン電流が電源オフによるゲート無バイアス
状態によって破壊に至る値になることのないようにする
手段として、電源オフ後も一定時間、ゲート電圧を維持
させるためのキャパシタをゲート電源出力に備えるよう
にしてもよい。さらに上記実施例において、ドレイン電
源として、外部からの制御信号を受けて、例えばシリー
ズレギュレータの場合は基準電圧のオフ等によりレギュ
レート素子を高インピーダンスにして出力を低下ささ、
同時に出力端子に蓄積された電荷をスイッチング素子で
放電させる機能を持った電源方式を採用するようにして
もよい。
幅器のドレイン電流が電源オフによるゲート無バイアス
状態によって破壊に至る値になることのないようにする
手段として、電源オフ後も一定時間、ゲート電圧を維持
させるためのキャパシタをゲート電源出力に備えるよう
にしてもよい。さらに上記実施例において、ドレイン電
源として、外部からの制御信号を受けて、例えばシリー
ズレギュレータの場合は基準電圧のオフ等によりレギュ
レート素子を高インピーダンスにして出力を低下ささ、
同時に出力端子に蓄積された電荷をスイッチング素子で
放電させる機能を持った電源方式を採用するようにして
もよい。
【００１７】
【発明の効果】以上のように、この発明にかかるＦＥＴ
増幅器制御回路によれば、ＦＥＴのバイアス印加順序を
電源電圧レベルの検出による起動制御によって行ってい
るため、複雑なタイミング発生回路が不要となる。ま
た、電源の故障に対しては、ゲート電圧の維持はキャパ
シタを用い、維持時間内にＦＥＴのドレイン電荷を放電
させるように、ドレイン電源の停止と、放電のためのド
ライブパルス通過を実施しているため、簡単な構成でＦ
ＥＴが破壊しないバイアス印加順序を達成するととも
に、電源の故障に対してもＦＥＴを保護しうる制御回路
を構成できるという効果がある。
増幅器制御回路によれば、ＦＥＴのバイアス印加順序を
電源電圧レベルの検出による起動制御によって行ってい
るため、複雑なタイミング発生回路が不要となる。ま
た、電源の故障に対しては、ゲート電圧の維持はキャパ
シタを用い、維持時間内にＦＥＴのドレイン電荷を放電
させるように、ドレイン電源の停止と、放電のためのド
ライブパルス通過を実施しているため、簡単な構成でＦ
ＥＴが破壊しないバイアス印加順序を達成するととも
に、電源の故障に対してもＦＥＴを保護しうる制御回路
を構成できるという効果がある。
【図１】この発明の一実施例によるＦＥＴ増幅器制御回
路を示す図である。
路を示す図である。
【図２】従来のＦＥＴ増幅器制御回路を示す図である。
１ ゲート電源 ２ ゲート電源出力 ３ 電圧維持キャパシタ ４ 電圧検出回路 ５ 電圧検出信号 ６ ドレイン電源 ７ ドレイン電源出力 ８ 電荷蓄積キャパシタ ９ 充電検出回路 １０ 充電検出信号 １１ ＦＥＴドライブ信号 １２ 信号処理回路 １３ ゲートドライブ信号 １４ ＦＥＴ １５ 動作制御信号 １６ タイミング発生回路 １７ ゲート電源制御信号 １８ ドレイン電源制御信号
Claims (1)
- 【請求項１】 ドレイン電源にドレイン電極が接続され
たＦＥＴと、 上記ＦＥＴのドレイン電極に接続された電荷蓄積キャパ
シタとを備えたＦＥＴ増幅器制御回路において、 上記電荷蓄積キャパシタの出力に接続され、上記キャパ
シタの電圧上昇のみを検出する充電検出回路と、 上記ＦＥＴのゲートに電圧を出力するためのゲート電源
と、該ゲート電源の出力に接続して設けられ、ゲート電
源の停止または故障時に電圧低下を遅らせ得る容量の電
圧維持キャパシタと、 該電圧維持キャパシタの出力を入力とし、その出力であ
る電圧検出信号により上記ドレイン電源を制御する電圧
検出回路と、 上記充電検出回路から入力される充電検出信号および上
記ゲート電源の出力を入力とし、上記ＦＥＴのゲートに
ゲートドライブ信号を入力するための信号処理回路とを
備えたことを特徴とするＦＥＴ増幅器制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255769A JPH0567924A (ja) | 1991-09-06 | 1991-09-06 | Ｆｅｔ増幅器制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255769A JPH0567924A (ja) | 1991-09-06 | 1991-09-06 | Ｆｅｔ増幅器制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567924A true JPH0567924A (ja) | 1993-03-19 |
Family
ID=17283367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3255769A Pending JPH0567924A (ja) | 1991-09-06 | 1991-09-06 | Ｆｅｔ増幅器制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567924A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229853A (ja) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | 信号増幅回路およびそれを用いた電子機器 |
| JP2010175333A (ja) * | 2009-01-28 | 2010-08-12 | Japan Radio Co Ltd | 電力増幅器 |
-
1991
- 1991-09-06 JP JP3255769A patent/JPH0567924A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229853A (ja) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | 信号増幅回路およびそれを用いた電子機器 |
| JP2010175333A (ja) * | 2009-01-28 | 2010-08-12 | Japan Radio Co Ltd | 電力増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828207A (en) | Hold-up circuit with safety discharge for preventing shut-down by momentary power interruption | |
| US5172012A (en) | Power-on clearing circuit in semiconductor IC | |
| US6788513B2 (en) | Switching power supply circuit | |
| US6958591B1 (en) | Battery charging safety circuit for simultaneous startup and rapid surge current clamping | |
| EP0800259B1 (en) | Standby voltage boosting stage and method for a memory device | |
| US5130883A (en) | Circuit for overvoltage protection | |
| JP2638533B2 (ja) | 不揮発性メモリ用電圧ブースタ | |
| KR19990043981A (ko) | 파워-다운 리셋회로 | |
| JPH104635A (ja) | 電池装置 | |
| US4697219A (en) | Snubber circuit for gate turnoff thyristor | |
| JPH072051A (ja) | 膨張可能補助拘束具装置 | |
| US11451225B2 (en) | Apparatus for driving a switching device and method of using the same | |
| US6100678A (en) | Single package pin providing soft-start and short-circuit timer functions in a voltage regulator controller | |
| US20070109705A1 (en) | Method for suppressing latch-ups occurring in a circuit, and systems for carrying out said method | |
| JP3190597B2 (ja) | 充放電制御回路と充電式電源装置 | |
| US5568342A (en) | Apparatus and method for protecting an amplifier circuit | |
| JPH0567924A (ja) | Ｆｅｔ増幅器制御回路 | |
| KR940004482Y1 (ko) | 셑 플레이트 전압 초기 셑업회로 | |
| JPH072052A (ja) | 膨張可能補助拘束具装置 | |
| KR960002438B1 (ko) | 항공기 조종면의 위치 제어 장치 | |
| KR100528457B1 (ko) | 배터리를 사용하는 휴대용 전자 장치의 전원 제어 회로 | |
| US20090072797A1 (en) | Load-off transient acceleration generator control system | |
| US6411070B1 (en) | Power control apparatus for timely powering down individual circuit block | |
| JP5014965B2 (ja) | ハイサイドスイッチ | |
| JP2599403Y2 (ja) | 直流電源装置 |