JPH0567611A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0567611A
JPH0567611A JP3226716A JP22671691A JPH0567611A JP H0567611 A JPH0567611 A JP H0567611A JP 3226716 A JP3226716 A JP 3226716A JP 22671691 A JP22671691 A JP 22671691A JP H0567611 A JPH0567611 A JP H0567611A
Authority
JP
Japan
Prior art keywords
wiring layer
alignment mark
conductive film
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3226716A
Other languages
Japanese (ja)
Inventor
Tomiyasu Saito
富康 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3226716A priority Critical patent/JPH0567611A/en
Publication of JPH0567611A publication Critical patent/JPH0567611A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To align a photomask without flattening an alignment mask region by a method wherein the auxiliary metal film of the alignment mask region is removed by etching when the recesses and protrusions of a wiring layer region in a multilayer interconnection structure are flattened. CONSTITUTION:First, the conductive film 10 for the n-th wiring layer is patterned, a layer insulating film 12 is formed thereon, a contact hole is formed on a wiring layer region by patterning, an alignment mark is formed on an alignment mark region, and a Ti layer 14 is formed on the whole surface. Then, the Ti layer of the alignment mark region is etched using the patterned resist 16 as a mask. Subsequently, the resist 16 is exfoliated, and the conductive film 18 for the (n+1)th wiring layer is formed on the whole surface. At this time, as rugged shape of the alignment mark is maintained, the resist can be patterned accurately when the (n+1)th patterning is performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は配線層が多層化された半
導体装置、特に配線層用導電膜にAl合金を用いた半導
体装置及びその製造方法に関する。近年、半導体集積回
路の微細化、高集積化に伴って、微細なスルーホール
(コンタクトホール)を埋め込むように導電膜を成長す
る技術が要求されている。その技術の一つとして、材料
としてAl合金を使用して高温バイアススパッタ方法に
より導電膜を形成する技術が開発されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a multi-layered wiring layer, and more particularly to a semiconductor device using an Al alloy as a conductive film for a wiring layer and a method for manufacturing the same. In recent years, with the miniaturization and high integration of semiconductor integrated circuits, a technique for growing a conductive film so as to fill fine through holes (contact holes) is required. As one of the techniques, a technique for forming a conductive film by using a high temperature bias sputtering method using an Al alloy as a material has been developed.

【0002】[0002]

【従来の技術】従来の半導体装置の製造方法を図4を用
いて説明する。先ず、高温バイアススパッタ法により、
Al合金からなる第n番目の配線層用導電膜10を形成
し、この第n番目の配線層用導電膜10をフォトリソグ
ラフィ技術を用いてパターニングする。続いて、第n番
目の配線層用導電膜10上に層間絶縁膜12を形成し、
この層間絶縁膜12をフォトリソグラフィ技術を用いて
パターニングし、配線層領域にコンタクトホールを形成
すると共に、位置合わせマーク領域に位置合わせマーク
を形成する。続いて、層間絶縁膜12の全面にTi層1
4を形成する(図4(a))。このTi層14は、第n
+1番目の配線層用導電膜18を形成するときに、Al
合金の表面脹力を小さくして流動性を促進し、層間絶縁
膜12の凹凸を平坦化させる働きがある。
2. Description of the Related Art A conventional method of manufacturing a semiconductor device will be described with reference to FIG. First, by the high temperature bias sputtering method,
The n-th wiring layer conductive film 10 made of an Al alloy is formed, and the n-th wiring layer conductive film 10 is patterned using a photolithography technique. Subsequently, an interlayer insulating film 12 is formed on the n-th conductive film for wiring layer 10,
The interlayer insulating film 12 is patterned by using a photolithography technique to form a contact hole in the wiring layer area and an alignment mark in the alignment mark area. Then, the Ti layer 1 is formed on the entire surface of the interlayer insulating film 12.
4 is formed (FIG. 4A). This Ti layer 14 is the nth
When the + 1st wiring layer conductive film 18 is formed, Al
It has a function of reducing the surface expansion force of the alloy to promote fluidity and flattening the unevenness of the interlayer insulating film 12.

【0003】次に、Ti層14上に、高温バイアススパ
ッタ法により、Al合金からなる第n+1番目の配線層
用導電膜18を形成する(図4(b))。Al合金をT
i層14上に形成するため層間絶縁膜12のコンタクト
ホールにAl合金が流れ込み、第n+1番目の配線層用
導電膜18の表面を平坦化することができる。しかし、
このとき位置合わせマークの凹凸も平坦化されてしま
う。
Next, a conductive layer 18 for the (n + 1) th wiring layer made of an Al alloy is formed on the Ti layer 14 by a high temperature bias sputtering method (FIG. 4B). Al alloy is T
Since it is formed on the i layer 14, the Al alloy flows into the contact hole of the interlayer insulating film 12, and the surface of the (n + 1) th conductive film for wiring layer 18 can be flattened. But,
At this time, the unevenness of the alignment mark is also flattened.

【0004】次に、第n+1番目の配線層用導電膜18
をパターニングするために、レジスト20を塗布する
(図4(c))。引き続いて、レジスト20をフォトリ
ソグラフィ技術を用いてパターニングしようとしても、
位置合わせマークの凹凸も第n+1番目の配線層用導電
膜18により平坦化されているため、位置合わせマーク
の検出ができない。
Next, the conductive film 18 for the (n + 1) th wiring layer
A resist 20 is applied to pattern (FIG. 4C). Subsequently, even if an attempt is made to pattern the resist 20 by using the photolithography technique,
Since the unevenness of the alignment mark is also flattened by the (n + 1) th wiring layer conductive film 18, the alignment mark cannot be detected.

【0005】[0005]

【発明が解決しようとする問題点】上述のように、従来
の半導体装置の製造方法では、第n層目の配線層用導電
膜10上に第n+1番目の配線層用導電膜18を形成す
る前に、第n+1番目の配線層用導電膜18の表面を平
坦化するために補助金属膜14を形成する。しかし、こ
の補助金属膜14は、第n層目の配線層用導電膜18の
配線層領域の凹凸を平坦化すると同時に位置合わせマー
ク領域の凹凸も平坦化してしまうため、フォトマスクの
位置合わせができなくなるという問題があった。
As described above, in the conventional method of manufacturing a semiconductor device, the (n + 1) th conductive film 18 for wiring layer is formed on the nth conductive film 10 for wiring layer. First, the auxiliary metal film 14 is formed in order to planarize the surface of the (n + 1) th conductive film 18 for wiring layer. However, since the auxiliary metal film 14 flattens the unevenness of the wiring layer region of the n-th wiring conductive film 18, the unevenness of the alignment mark region is also flattened, so that the alignment of the photomask can be performed. There was a problem that I could not do it.

【0006】本発明の目的は、配線層用のAl合金によ
り配線層領域の凹凸を平坦化するときに、位置合わせマ
ーク領域の凹凸を平坦化することなく、フォトマスクを
位置合わせすることができる半導体装置及びその製造方
法を提供することにある。
An object of the present invention is to align the photomask without flattening the unevenness in the alignment mark area when flattening the unevenness in the wiring layer area with the Al alloy for the wiring layer. A semiconductor device and a manufacturing method thereof are provided.

【0007】[0007]

【課題を解決するための手段】上記目的は、第1の配線
層用導電膜と、前記第1の配線層用導電膜上に形成され
た層間絶縁膜と、前記層間絶縁膜上に形成され、上層に
形成されるAl合金の流動性を促進するための補助金属
膜と、前記補助金属膜上に形成され、表面が平坦化され
たAl合金からなる第2の配線層用導電膜とを有する半
導体装置において、フォトマスクを位置合わせするため
の凹凸形状の位置合わせマークが形成された位置合わせ
マーク領域には、前記補助金属膜が形成されておらず、
前記第2の配線層用導電膜の表面が平坦化されることな
く前記位置合わせマークの凹凸形状が保たれていること
を特徴とする半導体装置によって達成される。
The above object is to form a first wiring layer conductive film, an interlayer insulating film formed on the first wiring layer conductive film, and an interlayer insulating film formed on the interlayer insulating film. An auxiliary metal film for promoting fluidity of the Al alloy formed in the upper layer, and a second conductive film for wiring layer made of the Al alloy formed on the auxiliary metal film and having a flat surface. In the semiconductor device having, the auxiliary metal film is not formed in the alignment mark region in which the alignment mark having the uneven shape for aligning the photomask is formed,
This is achieved by a semiconductor device characterized in that the unevenness shape of the alignment mark is maintained without flattening the surface of the second conductive film for wiring layer.

【0008】上記目的は、第1の配線層用導電膜を形成
する第1の工程と、前記第1の配線層用導電膜上に層間
絶縁膜を形成する第2の工程と、前記層間絶縁膜上にA
l合金の流動性を促進するための補助金属膜を形成する
第3の工程と、前記補助金属膜上にAl合金からなる第
2の配線層用導電層を形成する第4の工程とを有する半
導体装置の製造方法において、前記第3の工程の後に、
フォトマスクを位置合わせするための凹凸形状の位置合
わせマークが形成された位置合わせマーク領域における
前記補助金属膜をエッチング除去する工程を設け、前記
第4の工程では、前記位置合わせマーク領域の前記第2
の配線層用導電膜の表面を平坦化することなく前記位置
合わせマークの凹凸形状を保つようにしたことを特徴と
する半導体装置の製造方法によって達成される。
[0008] The above object is to perform a first step of forming a first wiring layer conductive film, a second step of forming an interlayer insulating film on the first wiring layer conductive film, and the interlayer insulating film. A on the membrane
a third step of forming an auxiliary metal film for promoting fluidity of the 1-alloy, and a fourth step of forming a second conductive layer for wiring layer made of an Al alloy on the auxiliary metal film. In the method for manufacturing a semiconductor device, after the third step,
A step of etching away the auxiliary metal film in the alignment mark area in which the concave-convex alignment mark for aligning the photomask is formed is provided, and in the fourth step, the step of forming the auxiliary mark in the alignment mark area is performed. Two
The method of manufacturing a semiconductor device is characterized in that the uneven shape of the alignment mark is maintained without flattening the surface of the conductive film for wiring layer.

【0009】[0009]

【作用】本発明によれば、Al合金により位置合わせマ
ークが埋め込まれてしまうことがないので、配線層用導
電膜の形成後も位置合わせが可能であり、正確な位置合
わせができるようになる。
According to the present invention, since the alignment mark is not buried by the Al alloy, the alignment can be performed even after the conductive film for the wiring layer is formed, and the accurate alignment can be performed. ..

【0010】[0010]

【実施例】本発明の一実施例による半導体装置を図1を
用いて説明する。図1では、n番目の配線層とn+1番
目の配線層についての構造を示している。第n番目の配
線層用導電層10がパターニングされており、この第n
番目の配線層用導電層10上に層間絶縁膜12が形成さ
れている。層間絶縁膜12の配線層領域にはコンタクト
ホールが形成され、位置合わせマーク領域には凹凸形状
の位置合わせマークが形成されている。
EXAMPLE A semiconductor device according to an example of the present invention will be described with reference to FIG. FIG. 1 shows the structures of the nth wiring layer and the (n + 1) th wiring layer. The nth wiring layer conductive layer 10 is patterned, and the nth wiring layer conductive layer 10 is patterned.
An interlayer insulating film 12 is formed on the second conductive layer 10 for wiring layer. A contact hole is formed in the wiring layer region of the interlayer insulating film 12, and an uneven alignment mark is formed in the alignment mark region.

【0011】層間絶縁膜12の配線層領域上には、第n
+1番目の配線層用導電膜18に使用されるAl合金の
流動性を促進するためのTi層14が形成されている
が、層間絶縁膜12の位置合わせマーク領域上には、T
i層14が形成されていない。Ti層14の上層には第
n+1番目の配線層用導電膜18が形成されているが、
配線層領域の第n+1番目の配線層用導電膜18はAl
合金の流動性を促進するためのTi層14が形成されて
いるため表面が平坦化されている。一方、位置合わせマ
ーク領域の第n+1番目の配線層用導電膜18はAl合
金の流動性を促進するためのTi層14が形成されてい
ないので表面が平坦化されず、層間絶縁膜12における
位置合わせマークの凹凸形状を保ったままとなってい
る。
On the wiring layer region of the interlayer insulating film 12, the nth layer is formed.
The Ti layer 14 for promoting the fluidity of the Al alloy used for the + 1st wiring layer conductive film 18 is formed, but T is formed on the alignment mark region of the interlayer insulating film 12.
The i layer 14 is not formed. Although the n + 1-th conductive film 18 for wiring layer is formed on the Ti layer 14,
The (n + 1) th conductive film for wiring layer 18 in the wiring layer region is made of Al.
Since the Ti layer 14 for promoting the fluidity of the alloy is formed, the surface is flattened. On the other hand, since the Ti layer 14 for promoting the fluidity of the Al alloy is not formed on the (n + 1) th conductive film 18 for the wiring layer in the alignment mark region, the surface is not flattened and the position in the interlayer insulating film 12 is increased. The concave and convex shape of the alignment mark is maintained.

【0012】このように本実施例によれば、上層の配線
層用導電膜の表面に位置合わせマークの凹凸形状が保た
れているため。上層の配線層用導電膜のパターニングに
おいても位置合わせマークを利用して正確な位置合わせ
が可能である。本発明の一実施例による半導体装置の製
造方法を図2及び図3を用いて説明する。
As described above, according to this embodiment, the uneven shape of the alignment mark is maintained on the surface of the conductive film for the upper wiring layer. Even in the patterning of the conductive film for the upper wiring layer, accurate alignment can be performed by using the alignment mark. A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS.

【0013】先ず、スパッタ法又は蒸着により、Al合
金からなる第n番目の配線層用導電膜10を形成し、こ
の第n番目の配線層用導電膜10をフォトリソグラフィ
技術を用いてパターニングする。なお、ここで導電膜1
0は高温バイアススパッタ法を用いて形成した。続い
て、第n番目の配線層用導電膜10上に層間絶縁膜12
を形成し、この層間絶縁膜12をフォトリソグラフィ技
術を用いてパターニングし、配線層領域にコンタクトホ
ールを形成すると共に、位置合わせマーク領域に位置合
わせマークを形成する。続いて、層間絶縁膜12の全面
にTi層14を形成する(図2(a))。このTi層1
4は、第n+1番目の配線層用導電膜18を形成すると
きに、Al合金の表面脹力を小さくして流動性を促進
し、層間絶縁膜12の凹凸を平坦化させる働きがある。
First, the nth wiring layer conductive film 10 made of an Al alloy is formed by sputtering or vapor deposition, and the nth wiring layer conductive film 10 is patterned using a photolithography technique. In addition, here, the conductive film 1
0 was formed by the high temperature bias sputtering method. Then, the interlayer insulating film 12 is formed on the n-th conductive film 10 for wiring layer.
Then, the interlayer insulating film 12 is patterned using a photolithography technique to form a contact hole in the wiring layer region and an alignment mark in the alignment mark region. Then, a Ti layer 14 is formed on the entire surface of the interlayer insulating film 12 (FIG. 2A). This Ti layer 1
4 has a function of reducing the surface expansion force of the Al alloy to promote fluidity and flatten the irregularities of the interlayer insulating film 12 when forming the (n + 1) th conductive film 18 for wiring layer.

【0014】次に、全面にレジスト16を塗布し、位置
合わせマーク領域が開口するようにパターニングする。
続いて、パターニングされたレジスト16をマスクとし
て、位置合わせマーク領域のTi層14をエッチングす
る(図2(b))。Ti層14のエッチング液としては
フレオン系、フロン系、HF系等、Tiをエッチングで
きるものなら、何を使用してもよい。
Next, a resist 16 is applied on the entire surface and patterned so that the alignment mark area is opened.
Then, the Ti layer 14 in the alignment mark region is etched by using the patterned resist 16 as a mask (FIG. 2B). As the etching solution for the Ti layer 14, any material such as Freon-based, Freon-based, or HF-based can be used as long as it can etch Ti.

【0015】次に、レジスト16を剥離し、全面に高温
バイアススパッタ法により、Al合金からなる第n+1
番目の配線層用導電膜18を形成する(図2(c))。
このときTi層14が形成されている配線層領域は、A
l合金の流動性が高いので、基盤の凹凸によらず第n+
1番目の配線層用導電膜18の表面は平坦化されるが、
Ti層14が形成されていない位置合わせマーク領域
は、Al合金の表面表力のため表面は平坦化されず、位
置合わせマークの凹凸形状が保たれる。
Next, the resist 16 is peeled off, and the entire surface is formed by the high temperature bias sputtering method with the (n + 1) th Al alloy alloy.
A th conductive film 18 for wiring layer is formed (FIG. 2C).
At this time, the wiring layer region in which the Ti layer 14 is formed is A
Since the l-alloy has a high fluidity, it can be applied to the n +
The surface of the first conductive film 18 for wiring layer is flattened,
In the alignment mark region where the Ti layer 14 is not formed, the surface is not flattened due to the surface force of the Al alloy, and the uneven shape of the alignment mark is maintained.

【0016】次に、第n+1番目の配線層用導電膜18
をパターニングするために、レジスト20を塗布する
(図3(a))。引き続いて、レジスト20をフォトリ
ソグラフィ技術を用いてパターニングするが、位置合わ
せマーク領域のAl合金は表面が平坦化されず位置合わ
せマークの凹凸形状が保たれているため、レジスト20
の正確なパターニングが可能である。
Next, the conductive film 18 for the (n + 1) th wiring layer
A resist 20 is applied to pattern (FIG. 3A). Subsequently, the resist 20 is patterned by using a photolithography technique. Since the surface of the Al alloy in the alignment mark region is not flattened and the unevenness of the alignment mark is maintained, the resist 20 is not formed.
It is possible to accurately pattern.

【0017】次に、パターニングされたレジスト20を
マスクとして第n+1番目の配線層用導電膜18をエッ
チングし、続いて、レジスト20を剥離して完成する
(図3(b))。このように本実施例によれば、上層の
配線層用導電膜の表面に位置合わせマークの凹凸形状が
保たれているため。上層の配線層用導電膜のパターニン
グにおいても位置合わせマークを利用して正確な位置合
わせが可能である。
Next, the patterned conductive film 20 is used as a mask to etch the (n + 1) th conductive film 18 for wiring layer, and the resist 20 is peeled off to complete the process (FIG. 3B). As described above, according to this embodiment, the uneven shape of the alignment mark is maintained on the surface of the upper conductive film for the wiring layer. Even in the patterning of the conductive film for the upper wiring layer, accurate alignment can be performed by using the alignment mark.

【0018】本発明は上記実施例に限らず種々の変形例
がある。例えば、上記実施例ではAl合金の流動性を促
進するための補助金属膜にTiを使用したが、表面エネ
ルギーの高い、またはAl合金よりも融点の高い金属で
あればTi以外の金属でもよい。
The present invention is not limited to the above-mentioned embodiment, but there are various modifications. For example, although Ti is used for the auxiliary metal film for promoting the fluidity of the Al alloy in the above-mentioned embodiment, a metal other than Ti may be used as long as it has a high surface energy or a melting point higher than that of the Al alloy.

【0019】[0019]

【発明の効果】以上の通り、本発明によれば、Al合金
からなる配線層用導電膜の形成時において、配線層用の
Al合金により配線層領域の凹凸を平坦化する際に、位
置合わせマーク領域の凹凸が平坦化されないので、配線
層用導電膜の形成後も位置合わせが可能であり、正確な
位置合わせが可能である。
As described above, according to the present invention, when the wiring layer conductive film made of an Al alloy is formed, when the unevenness of the wiring layer region is flattened by the wiring layer Al alloy, the alignment is performed. Since the unevenness in the mark region is not flattened, the alignment can be performed even after the formation of the conductive film for the wiring layer, and the accurate alignment can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による半導体装置を示す図で
ある。
FIG. 1 is a diagram showing a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施例による半導体装置の製造方法
を示す工程図(その1)である。
FIG. 2 is a process diagram (1) showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図3】本発明の一実施例による半導体装置の製造方法
を示す工程図(その2)である。
FIG. 3 is a process diagram (2) showing the method for manufacturing the semiconductor device according to the embodiment of the present invention.

【図4】従来技術による半導体装置の製造方法を示す工
程図である。
FIG. 4 is a process chart showing a method of manufacturing a semiconductor device according to a conventional technique.

【符号の説明】[Explanation of symbols]

10…第n番目の配線層用導電膜 12…層間絶縁膜 14…Ti層 16…レジスト 18…第n+1番目の配線層用導電膜 20…レジスト DESCRIPTION OF SYMBOLS 10 ... Conductive film for wiring layers of the n-th 12 ... Interlayer insulating film 14 ... Ti layer 16 ... Resist 18 ... Conductive film for wiring layers of the (n + 1) th wiring layer 20 ... Resist

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1の配線層用導電膜と、前記第1の配
線層用導電膜上に形成された層間絶縁膜と、前記層間絶
縁膜上に形成され、上層に形成されるAl合金の流動性
を促進するための補助金属膜と、前記補助金属膜上に形
成され、表面が平坦化されたAl合金からなる第2の配
線層用導電膜とを有する半導体装置において、 フォトマスクを位置合わせするための凹凸形状の位置合
わせマークが形成された位置合わせマーク領域には、前
記補助金属膜が形成されておらず、前記第2の配線層用
導電膜の表面が平坦化されることなく前記位置合わせマ
ークの凹凸形状が保たれていることを特徴とする半導体
装置。
1. A first wiring layer conductive film, an interlayer insulating film formed on the first wiring layer conductive film, and an Al alloy formed on the interlayer insulating film and formed in an upper layer. In a semiconductor device having an auxiliary metal film for promoting the fluidity of the second wiring layer and a second conductive film for wiring layer made of an Al alloy formed on the auxiliary metal film and having a flattened surface. The auxiliary metal film is not formed in the alignment mark region where the uneven alignment mark for alignment is formed, and the surface of the conductive film for the second wiring layer is flattened. The semiconductor device is characterized in that the concave and convex shape of the alignment mark is maintained.
【請求項2】 請求項1記載の半導体装置において、前
記補助金属膜はTi膜であることを特徴とする半導体装
置。
2. The semiconductor device according to claim 1, wherein the auxiliary metal film is a Ti film.
【請求項3】 第1の配線層用導電膜を形成する第1の
工程と、前記第1の配線層用導電膜上に層間絶縁膜を形
成する第2の工程と、前記層間絶縁膜上にAl合金の流
動性を促進するための補助金属膜を形成する第3の工程
と、前記補助金属膜上にAl合金からなる第2の配線層
用導電層を形成する第4の工程とを有する半導体装置の
製造方法において、 前記第3の工程の後に、フォトマスクを位置合わせする
ための凹凸形状の位置合わせマークが形成された位置合
わせマーク領域における前記補助金属膜をエッチング除
去する工程を設け、 前記第4の工程では、前記位置合わせマーク領域の前記
第2の配線層用導電膜の表面を平坦化することなく前記
位置合わせマークの凹凸形状を保つようにしたことを特
徴とする半導体装置の製造方法。
3. A first step of forming a conductive film for a first wiring layer, a second step of forming an interlayer insulating film on the conductive film for a first wiring layer, and a step of forming an interlayer insulating film on the interlayer insulating film. A third step of forming an auxiliary metal film for promoting the fluidity of the Al alloy, and a fourth step of forming a second conductive layer for the wiring layer made of the Al alloy on the auxiliary metal film. In the method for manufacturing a semiconductor device having the above, after the third step, a step of etching away the auxiliary metal film in an alignment mark region in which an uneven alignment mark for aligning a photomask is formed is provided. In the fourth step, the unevenness of the alignment mark is maintained without flattening the surface of the conductive film for the second wiring layer in the alignment mark region. Manufacturing method.
【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、前記補助金属膜はTi膜であることを特徴とす
る半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the auxiliary metal film is a Ti film.
JP3226716A 1991-09-06 1991-09-06 Semiconductor device and manufacture thereof Withdrawn JPH0567611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3226716A JPH0567611A (en) 1991-09-06 1991-09-06 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3226716A JPH0567611A (en) 1991-09-06 1991-09-06 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0567611A true JPH0567611A (en) 1993-03-19

Family

ID=16849515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3226716A Withdrawn JPH0567611A (en) 1991-09-06 1991-09-06 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0567611A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237934A (en) * 1989-03-10 1990-09-20 Noda Shiyokukin Kogyo Kk Immunoactivating agent and production thereof
JPH0466536A (en) * 1990-07-04 1992-03-02 Noda Shiyokukin Kogyo Kk Antiviral substance and production thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237934A (en) * 1989-03-10 1990-09-20 Noda Shiyokukin Kogyo Kk Immunoactivating agent and production thereof
JPH0688909B2 (en) * 1989-03-10 1994-11-09 野田食菌工業株式会社 Immune activator and method for producing the same
JPH0466536A (en) * 1990-07-04 1992-03-02 Noda Shiyokukin Kogyo Kk Antiviral substance and production thereof

Similar Documents

Publication Publication Date Title
US4560436A (en) Process for etching tapered polyimide vias
JPH0567611A (en) Semiconductor device and manufacture thereof
JPH08279488A (en) Fabrication of semiconductor device
US4426249A (en) Composition and thickness variation in dielectric layers
JP2809274B2 (en) Method for manufacturing semiconductor device
JP2671369B2 (en) Method for manufacturing semiconductor device
JP2872298B2 (en) Method for manufacturing semiconductor device
JPH04260328A (en) Manufacture of semiconductor device
JP2830636B2 (en) Method for manufacturing semiconductor device
JPH0327521A (en) Manufacture of mos-type transistor
JP3191769B2 (en) Method for manufacturing semiconductor device
KR950000850B1 (en) Fabricating method of semiconductor device
JPS6336547A (en) Manufacture of semiconductor device
JPH03201530A (en) Formation of pore
JPS6226843A (en) Formation of electrode metal wiring pattern
JPH023926A (en) Forming method of wiring
JPH05218212A (en) Manufacture of semiconductor device
JPH06232123A (en) Manufacture of semiconductor device
JPH02189923A (en) Manufacture of semiconductor integrated circuit device
JPH05136127A (en) Forming method of metal wiring pattern
JPH0273642A (en) Manufacture of semiconductor device
JPS61161715A (en) Manufacture of semiconductor device
JPS63177442A (en) Manufacture of semiconductor device
JPH05121561A (en) Manufacture of semiconductor device
JPS63254746A (en) Formation of interconnection

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203