JPH0564357B2 - - Google Patents

Info

Publication number
JPH0564357B2
JPH0564357B2 JP59180597A JP18059784A JPH0564357B2 JP H0564357 B2 JPH0564357 B2 JP H0564357B2 JP 59180597 A JP59180597 A JP 59180597A JP 18059784 A JP18059784 A JP 18059784A JP H0564357 B2 JPH0564357 B2 JP H0564357B2
Authority
JP
Japan
Prior art keywords
wiring
display
electrode
thin film
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59180597A
Other languages
Japanese (ja)
Other versions
JPS6159474A (en
Inventor
Junichi Oowada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59180597A priority Critical patent/JPS6159474A/en
Publication of JPS6159474A publication Critical patent/JPS6159474A/en
Publication of JPH0564357B2 publication Critical patent/JPH0564357B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は液晶やエレクトロルミネセンス等を用
いた平面型表示装置のうち、表示パネル内に薄膜
トランジスタ等の能動素子を形成した、いわゆる
アクテイブマトリクスデイスプレイに関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a so-called active matrix display in which active elements such as thin film transistors are formed within a display panel, among flat display devices using liquid crystals, electroluminescence, etc. .

〔発明の背景〕[Background of the invention]

アクテイブマトリクス表示装置、例えば液晶な
どの電気光学効果を有する表示材料を用いたアク
テイブマトリクス表示装置は、スイツチ素子やマ
トリツクス状の配線電極などを形成した透明基板
と、同じく共通電極を形成した基板との間に表示
材料を挾みこんだ構造の表示部を有しており、高
精細高品質画質の表示が可能であるという利点を
もつている。特に、透明基板上に形成した多結晶
シリコン、あるいは、再結晶化シリコン薄膜を用
いた薄膜トランジスタ(以下、TFTと略す)に
より構成したアクテイブマトリクスデイスプレイ
は、TFT素子のドレインコンダクタンスgmが大
きいため、TFT素子の小型化が可能であり、表
示画素の開口率(有効表示部の占める割合)を大
きい値としたまま、各表示画素の微細化ができ、
また、表示の周辺部に駆動回路を形成できる可能
性が大きいため、特に、高精細なデイスプレイに
適したTFT素子である。なお、多結晶シリコン
TFTや再結晶化シリコンTFTによるアクテイブ
マトリクスデイスプレイに関連するものは、特開
昭58−90690号、あるいは特開昭59−31055号公報
に記載されている。
An active matrix display device, for example, an active matrix display device using a display material with an electro-optic effect such as a liquid crystal, consists of a transparent substrate on which switch elements and matrix-shaped wiring electrodes are formed, and a substrate on which a common electrode is also formed. It has a display section with a display material sandwiched in between, and has the advantage of being able to display high-definition, high-quality images. In particular, active matrix displays constructed from thin film transistors (hereinafter abbreviated as TFT) using polycrystalline silicon or recrystallized silicon thin films formed on transparent substrates have a large drain conductance gm. It is possible to miniaturize each display pixel while keeping the aperture ratio (the ratio of the effective display area) of the display pixel to a large value.
Furthermore, since there is a high possibility that a driving circuit can be formed in the periphery of the display, the TFT element is particularly suitable for high-definition displays. In addition, polycrystalline silicon
Items related to active matrix displays using TFTs or recrystallized silicon TFTs are described in Japanese Patent Application Laid-open No. 58-90690 or Japanese Patent Application Laid-Open No. 59-31055.

これらの公報ではTFT形状を工夫し、開口率
を向上させているが、たとえば、多結晶シリコン
TFTや再結晶化シリコンTFTのように、半導体
膜中のキヤリアの移動度が大きく、ロングチヤネ
ル構造のTFT素子が形成できるものは、さらに、
改良の余地がある。
These publications improve the aperture ratio by devising the TFT shape, but for example, polycrystalline silicon
For TFTs and recrystallized silicon TFTs, which have high carrier mobility in semiconductor films and can form long-channel structured TFT devices,
There is room for improvement.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、アクテイブマトリクスデイス
プレイにおいて、表示パネルに表示部の開口率を
改善した、セルフアライン(自己整合)型の薄膜
トランジスタを形成したアクテイブマトリクスデ
イスプレイを提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an active matrix display in which self-aligned thin film transistors are formed in a display panel to improve the aperture ratio of the display portion.

〔発明の実施例〕[Embodiments of the invention]

本発明の一実施例を第1図に示す。すなわち、
ガラスや石英などの絶縁性基板上に、信号電圧を
列方向の画素に印加するための複数の一定の幅を
有する信号電極配線2と、表示部の行方向の画素
を走査する走査パルスを印加するための複数の一
定の幅を有する走査電極配線3を交叉させて形成
し、その交叉点の近傍に信号電極配線2と液晶に
電圧を印加するための表示電極4とをソースまた
はドレイン電極とし、走査電極配線3をゲート電
極とした構造のトランジスタを形成してある。半
導体薄膜1を信号配線2と走査配線3との下に形
成し、表示電極4と接続する部分が、信号配線2
と走査配線3との下から出る構造としている。ま
た、このトランジスタのチヤネル部は走査配線3
の下に形成され、そのチヤネル方向は走査配線の
方向と同じとなる。このため、トランジスタのチ
ヤネル長Iはチヤネル幅Wに比較して長い、ロン
グチヤネル型のトランジスタとなる。このような
構造にすることにより、薄膜トランジスタの大部
分が配線の部分に形成でき、表示電極4が表示部
に占める面積の割合が大きくなり、良好な表示特
性のデイスプレイが構成できる。また、信号電極
配線及び走査電極配線の平面形状に凹凸をもたせ
ず幅を一定にすることで印刷工法の導入などによ
つて製造プロセスが簡略化でき、低コストのアク
テイブマトリクスデイスプレイを実現できる効果
もある。
An embodiment of the present invention is shown in FIG. That is,
On an insulating substrate such as glass or quartz, signal electrode wiring 2 having a plurality of constant widths is used to apply a signal voltage to pixels in the column direction, and a scanning pulse is applied to scan the pixels in the row direction of the display section. A plurality of scanning electrode wirings 3 having a constant width are formed to intersect with each other, and near the crossing point, the signal electrode wiring 2 and the display electrode 4 for applying voltage to the liquid crystal are used as source or drain electrodes. , a transistor having a structure in which the scanning electrode wiring 3 is used as a gate electrode is formed. A semiconductor thin film 1 is formed under the signal wiring 2 and the scanning wiring 3, and the portion connected to the display electrode 4 is formed under the signal wiring 2 and the scanning wiring 3.
It has a structure in which it comes out from below the and scanning wiring 3. Also, the channel part of this transistor is connected to the scanning wiring 3.
The channel direction is the same as the direction of the scanning wiring. Therefore, the channel length I of the transistor is longer than the channel width W, and the transistor becomes a long channel type transistor. By adopting such a structure, most of the thin film transistors can be formed in the wiring portion, the proportion of the area occupied by the display electrodes 4 in the display portion becomes large, and a display with good display characteristics can be constructed. In addition, by making the planar shape of the signal electrode wiring and scanning electrode wiring uniform without unevenness and making the width constant, the manufacturing process can be simplified by introducing printing methods, etc., and it has the effect of realizing a low-cost active matrix display. be.

第2図は本発明の薄膜トランジスタの製造工程
を示す。これは第1図の−矢視断面を示した
ものである。(a)ガラス、あるいは、石英などの絶
縁性基板6の上に、多結晶シリコン、非晶質シリ
コン、または、結晶化シリコン等の半導体薄膜7
を形成し、必要な部分を島状に残す。(b)ゲート絶
縁膜8を熱酸化、CVD法、スパツタリング、ブ
ラズマ酸化等の方法により形成する。なお、ゲー
ト絶縁膜8は半導体薄膜7と連続形成し、その
後、半導体薄膜7とゲート絶縁膜8とをまとめて
島状に形成しても良い。(c)走査電極と兼用のゲー
ト電極9を、多結晶シリコン、あるいは、各種の
金属シリサイド等により形成する。(d)ゲート絶縁
膜8の一部を除去し、ソース及びドレイン部をイ
オン打込み、熱拡散、デイポジシヨン等の方法で
形成する。(e)ゲート電極と信号配線との間の二層
配線の層間絶縁膜と薄膜トランジスタのパツシベ
ーシヨンを兼用した絶縁膜11をCVD法やスパ
ツタリング法あるいはスピンオン法等により形成
し、ソース、ドレイン部にコンタクトホールをあ
ける。(f)ソース、ドレイン電極と兼用した信号配
線13と画素電極12を形成する。これらの電極
は両方ともITO等の透明電極で形成する構造や、
信号配線13をアルミニウム等の金属を使用する
構造が考えられる。
FIG. 2 shows the manufacturing process of the thin film transistor of the present invention. This is a cross section taken along the - arrow in FIG. (a) A semiconductor thin film 7 such as polycrystalline silicon, amorphous silicon, or crystallized silicon is placed on an insulating substrate 6 such as glass or quartz.
form and leave the necessary parts as islands. (b) Gate insulating film 8 is formed by a method such as thermal oxidation, CVD method, sputtering, or plasma oxidation. Note that the gate insulating film 8 may be formed continuously with the semiconductor thin film 7, and then the semiconductor thin film 7 and the gate insulating film 8 may be formed together into an island shape. (c) Gate electrode 9, which also serves as a scanning electrode, is formed of polycrystalline silicon or various metal silicides. (d) Part of the gate insulating film 8 is removed, and source and drain parts are formed by ion implantation, thermal diffusion, deposition, or other methods. (e) An insulating film 11 that serves both as an interlayer insulating film for the two-layer wiring between the gate electrode and the signal wiring and as passivation for the thin film transistor is formed by a CVD method, sputtering method, spin-on method, etc., and contact holes are formed in the source and drain regions. Open. (f) Signal wiring 13 and pixel electrode 12, which also serve as source and drain electrodes, are formed. Both of these electrodes have a structure made of transparent electrodes such as ITO,
A structure in which the signal wiring 13 is made of metal such as aluminum is conceivable.

本実施例ではゲートは自己整合型の構造であ
り、走査配線の位置が多少ずれても、薄膜トラン
ジスタのチヤネル長Lとチヤネル幅Wが変化する
ことがないため、特性の揃つた素子を得ることが
できる。
In this example, the gate has a self-aligned structure, and even if the position of the scanning wiring is slightly shifted, the channel length L and channel width W of the thin film transistor do not change, so it is possible to obtain an element with uniform characteristics. can.

また、実施例では自己整合型のゲート電極の構
造について述べたが、ソースおよびドレインのコ
ンタクト部はゲート電極を形成する前に公知の技
術、たとえば、不純物の熱拡散やイオン打込み方
などを用いて形成し、その後、ゲート絶縁膜、ゲ
ート電極の順序で形成しても良い。
In addition, although the structure of the self-aligned gate electrode was described in the example, the source and drain contact portions were formed using known techniques such as thermal diffusion of impurities and ion implantation before forming the gate electrode. After that, the gate insulating film and the gate electrode may be formed in this order.

なお、図中10は不純物拡散部、12は表示電
極兼ソース電極である。
In addition, in the figure, 10 is an impurity diffusion part, and 12 is a display electrode and a source electrode.

第3図は第1図に示した構造で薄膜トランジス
タのチヤネル長Lを短かくした構造を示す。第1
図と第3図とを比較してもわかるように、本発明
の構造では、チヤネル長Lの長さによらず開口率
が一定となり、特に、チヤネル長Lが長い場合に
有効となる。また、トランジスタの設計変更をし
て、チヤネル長Lを変えた場合でも、半導体島1
のパターン及びコンタクト5のパターンを変更す
るだけで、他のパターンは同一のパターンを使用
することができ、設計変更が容易で、マスク層数
を削減することができる。
FIG. 3 shows a structure in which the channel length L of the thin film transistor is shortened in the structure shown in FIG. 1. 1st
As can be seen by comparing the figure and FIG. 3, in the structure of the present invention, the aperture ratio is constant regardless of the channel length L, and is particularly effective when the channel length L is long. Furthermore, even if the channel length L is changed by changing the design of the transistor, the semiconductor island 1
By simply changing the pattern and the pattern of the contact 5, the same pattern can be used for the other patterns, making it easy to change the design and reducing the number of mask layers.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、薄膜トランジスタを走査配線
部及び信号配線部に形成するため表示電極面積の
占める割合を大きくすることができ、またゲート
電極を自己整合型で形成できるので画素間で特性
の揃つた薄膜トランジスタが得られるため、表示
特性の良好なアクテイブマトリクスデイスプレイ
が得られる。
According to the present invention, since the thin film transistor is formed in the scanning wiring section and the signal wiring section, the ratio of the area occupied by the display electrode can be increased, and since the gate electrode can be formed in a self-aligned manner, characteristics can be made uniform between pixels. Since a thin film transistor can be obtained, an active matrix display with good display characteristics can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の平面構造図、第2図は製造工
程を示す第1図の−矢視断面図、第3図,第
4図は薄膜トランジスタの構造図である。 1…半導体薄膜、2…信号配線兼ドレイン電
極、3…走査配線兼ゲート電極、4…表示電極兼
ソース電極、5…コンタクトホール。
FIG. 1 is a plan view of the structure of the present invention, FIG. 2 is a sectional view taken along the - arrow in FIG. 1 showing the manufacturing process, and FIGS. 3 and 4 are structural views of a thin film transistor. 1...Semiconductor thin film, 2...Signal wiring/drain electrode, 3...Scanning wiring/gate electrode, 4...Display electrode/source electrode, 5...Contact hole.

Claims (1)

【特許請求の範囲】 1 絶縁性基板表面に複数の一定の幅を有する信
号配線と、該信号配線に交叉する複数の一定の幅
を有する走査配線と、前記信号配線と走査配線と
の交叉部近傍に薄膜トランジスタと、前記配線に
囲まれた領域に表示電極を形成した第1の基板
と、 共通電極を形成した第2の基板と、 電気光学効果を有する物質とからなり、前記第
1の基板と第2の基板との間に前記電気光学効果
を有する物質を挾みこんだアクテイブマトリクス
表示パネルを具備したアクテイブマトリクスデイ
スプレイにおいて、 前記薄膜トランジスタはロングチヤネル型であ
り、 ゲート電極を前記走査配線の一部で、ドレイン
電極を前記信号配線の一部でそれぞれ構成し、 ソース電極を前記表示電極部に設けたことを特
徴とするアクテイブマトリクスデイスプレイ。 2 特許請求の範囲第1項において、 前記電気光学効果を有する物質は液晶であるこ
とを特徴とするアクテイブマトリクスデイスプレ
イ。
[Scope of Claims] 1. A plurality of signal wirings having a constant width on the surface of an insulating substrate, a plurality of scanning wirings having a constant width intersecting the signal wirings, and an intersection between the signal wiring and the scanning wiring. The first substrate includes a thin film transistor nearby, a display electrode formed in a region surrounded by the wiring, a second substrate formed with a common electrode, and a substance having an electro-optical effect. and a second substrate, the thin film transistor is of a long channel type, and the gate electrode is connected to a part of the scanning wiring. An active matrix display characterized in that drain electrodes are each formed from a part of the signal wiring, and source electrodes are provided in the display electrode section. 2. The active matrix display according to claim 1, wherein the substance having an electro-optical effect is a liquid crystal.
JP59180597A 1984-08-31 1984-08-31 Thin film transistor Granted JPS6159474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59180597A JPS6159474A (en) 1984-08-31 1984-08-31 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59180597A JPS6159474A (en) 1984-08-31 1984-08-31 Thin film transistor

Publications (2)

Publication Number Publication Date
JPS6159474A JPS6159474A (en) 1986-03-26
JPH0564357B2 true JPH0564357B2 (en) 1993-09-14

Family

ID=16086041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59180597A Granted JPS6159474A (en) 1984-08-31 1984-08-31 Thin film transistor

Country Status (1)

Country Link
JP (1) JPS6159474A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62280890A (en) * 1986-05-30 1987-12-05 松下電器産業株式会社 Active matrix array
CN100533528C (en) 1997-02-17 2009-08-26 精工爱普生株式会社 Display device
US6462722B1 (en) 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
JP4207979B2 (en) * 1997-02-17 2009-01-14 セイコーエプソン株式会社 Display device

Also Published As

Publication number Publication date
JPS6159474A (en) 1986-03-26

Similar Documents

Publication Publication Date Title
US5940151A (en) Liquid crystal display and method for fabricating the same
JPH0519830B2 (en)
KR100193653B1 (en) Stagger TFT-LCD with Accumulation Capacitor and Manufacturing Method Thereof
US7791076B2 (en) Thin film transistor having a three-portion gate electrode and liquid crystal display using the same
JPS62265756A (en) Thin film transistor matrix
KR970016722A (en) Semiconductor device and liquid crystal display device using same
JP3808107B2 (en) Liquid crystal display device and manufacturing method thereof
JPH01274117A (en) Display device
JP3127619B2 (en) Active matrix substrate
JPH0564357B2 (en)
JP2779492B2 (en) Thin film transistor device and method of manufacturing the same
JP2000022156A (en) Thin-film transistor and array thereof
KR100209622B1 (en) Liquid crystal display device and its manufacturing method
US8421939B2 (en) Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device
US6812493B2 (en) Thin-film semiconductor element and method of producing same
KR100192234B1 (en) Structure and fabrication method of liquid crystal display device
KR0151275B1 (en) Method of manufacturing tft panel for lcd
JP2754639B2 (en) Liquid crystal display
JPH05249485A (en) Active matrix liquid crystal display having thin-film transistor for switching
JPH01227127A (en) Thin-film transistor array
JP2514166B2 (en) Method for manufacturing active matrix liquid crystal display device
JPH06138481A (en) Active matrix substrate and its production
JPH11284191A (en) Vertical type thin-film transistor and its manufacture
JPH0720492A (en) Liquid crystal display device and its production
JPH0393274A (en) Thin film transistor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term