JPH0561567B2 - - Google Patents
Info
- Publication number
- JPH0561567B2 JPH0561567B2 JP26312187A JP26312187A JPH0561567B2 JP H0561567 B2 JPH0561567 B2 JP H0561567B2 JP 26312187 A JP26312187 A JP 26312187A JP 26312187 A JP26312187 A JP 26312187A JP H0561567 B2 JPH0561567 B2 JP H0561567B2
- Authority
- JP
- Japan
- Prior art keywords
- input unit
- waveform
- input units
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 27
- 238000013500 data storage Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Recording Measured Values (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は波形記録装置に関し、さらに詳しく
言えば、プラグイン方式にて接続される入力ユニ
ツトを備えた波形記録装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a waveform recording device, and more specifically, to a waveform recording device equipped with an input unit connected in a plug-in manner.
この種の入力ユニツトとしては直結入力形のも
のと、フローテイング式のものとがあり、第4図
には装置本体1に対して直結入力ユニツト2Aを
接続した従来例が示されている。これによると、
装置本体1はメモリ3、メモリコントローラ4、
中央処理手段としてのCPU5およびプリンタ6
等を備えており、これに対して直結入力ユニツト
2AはA/D変換器7を有し、入力信号はメモリ
コントローラ4からのクロツク信号にてA/D変
換され、メモリ3に取込まれる。なお、この入力
ユニツト2Aは装置本体1とその接地電位を共通
とし、A/D変換器7とメモリ3とを直結できる
ことから、高速現象の取込みが可能である。第5
図にはフローテイング入力ユニツト2Bが示され
ている。同ユニツト2Bにおいては、A/D変換
器7はフオトカプラ8a,8bを介してメモリコ
ントローラ4とメモリ3にそれぞれ接続されるよ
うになつており、入力ユニツト2Aと交換して使
用することができる。なお、動作については上記
直結入力ユニツト2Aと異なるところはないが、
フオトカプラ8a,8bを介しているため、クロ
ツク周波数をあまり高くすることはできない。
This type of input unit includes a direct input type and a floating type, and FIG. 4 shows a conventional example in which a direct input unit 2A is connected to the main body 1 of the apparatus. according to this,
The device main body 1 includes a memory 3, a memory controller 4,
CPU5 and printer 6 as central processing means
On the other hand, the direct input unit 2A has an A/D converter 7, and the input signal is A/D converted by the clock signal from the memory controller 4 and taken into the memory 3. The input unit 2A shares a common ground potential with the device body 1, and the A/D converter 7 and memory 3 can be directly connected, so that high-speed phenomena can be captured. Fifth
A floating input unit 2B is shown in the figure. In the unit 2B, the A/D converter 7 is connected to the memory controller 4 and the memory 3 via photocouplers 8a and 8b, respectively, and can be used in exchange for the input unit 2A. In terms of operation, there is no difference from the above-mentioned direct-coupled input unit 2A, but
Since the clock is routed through photocouplers 8a and 8b, the clock frequency cannot be made very high.
上記のように、直結入力ユニツト2Aとフロー
テイング入力ユニツト2Bとを交換して使用する
ことは可能であるが、フオトカプラによる遅延や
最大クロツク周波数の相違によりそれら各ユニツ
ト2A,2Bを同時に併用することができなかつ
た。
As mentioned above, it is possible to use the direct input unit 2A and floating input unit 2B interchangeably, but due to the delay caused by the photocoupler and the difference in maximum clock frequency, it is not possible to use both units 2A and 2B at the same time. I couldn't do it.
この発明は上記従来の事情に鑑みなされたもの
で、その目的は直結入力ユニツトとフローテイン
グ入力ユニツトとを同時に使用し得るようにした
波形記録装置を提供することにある。 The present invention has been made in view of the above-mentioned conventional circumstances, and its object is to provide a waveform recording device that can use a direct input unit and a floating input unit at the same time.
上記目的を達成するために、この発明において
は、データ記憶手段、中央処理手段(CPU)お
よびプリンタ等の波形表示手段を有する装置本体
に、同装置本体に対して絶縁されたフローテイン
グ入力ユニツトと、同装置本体とその接地電位を
共通とする直結入力ユニツトとを同時に接続可能
とするに際し、上記装置本体には上記各入力ユニ
ツトのそれぞれに対応するメモリと、上記各ユニ
ツトのA/D変換器に対して共通のクロツク信号
を与えるコントローラと、上記各ユニツトを識別
するユニツト識別手段とが設けられており、上記
各入力ユニツトにはA/D変換された波形データ
をその各々に対応する上記各メモリに書込む際の
タイミングを同期させる遅延形フリツプフロツプ
回路が設けられており、n番目(nは整数)のク
ロツクでA/D変換された波形データがともにn
+1番目のクロツクで上記遅延形フリツプフロツ
プ回路にてラツチされ、その各波形データが時間
軸を同一として上記各メモリに書き込まれるよう
にしたことを特徴としている。
In order to achieve the above object, the present invention includes a floating input unit insulated from the main body of the apparatus, which has a data storage means, a central processing means (CPU), and a waveform display means such as a printer. In order to enable simultaneous connection of the main unit of the device and direct input units that share a common ground potential, the main unit of the device includes memories corresponding to each of the input units, and an A/D converter for each unit. A controller for supplying a common clock signal to the input units, and a unit identification means for identifying each of the above-mentioned units are provided, and each of the above-mentioned input units receives A/D-converted waveform data and outputs the corresponding one of the above-mentioned units. A delay type flip-flop circuit is provided to synchronize the timing when writing to the memory, and the waveform data A/D converted by the nth clock (n is an integer) is
The present invention is characterized in that it is latched by the delay type flip-flop circuit at the +1st clock, and each waveform data is written into each of the memories with the same time axis.
上記構成によれば、各入力ユニツトにてA/D
変換されたデータを各メモリに同一のタイミン
グ、すなわちそれらの時間軸を同一として取込む
ことができる。
According to the above configuration, each input unit has an A/D
The converted data can be loaded into each memory at the same timing, that is, with the same time axis.
以下、この発明の実施例を第1図ないし第3図
を参照しながら詳細に説明する。なお、第1図に
おいて先に説明の第4図および第5図と同一の部
分には同一の参照符号が付けられている。
Embodiments of the present invention will be described in detail below with reference to FIGS. 1 to 3. Note that the same parts in FIG. 1 as in FIGS. 4 and 5 described above are given the same reference numerals.
装置本体1側には各入力ユニツト2A,2Bに
対応する2つのメモリ3A,3Bと、各入力ユニ
ツト2A,2Bから出力される特定のユニツト識
別信号Sa,Sbが入力される入力ポート9とが設
けられている。なお、メモリコントロール4、
CPU5およびプリンタ6等は従来と同一であつ
てよい。 On the device main body 1 side, there are two memories 3A, 3B corresponding to each input unit 2A, 2B, and an input port 9 into which specific unit identification signals Sa, Sb output from each input unit 2A, 2B are input. It is provided. In addition, memory control 4,
The CPU 5, printer 6, etc. may be the same as conventional ones.
各入力ユニツト2A,2Bには、A/D変換さ
れたデータをそれに対応するメモリ3A,3Bに
取込む際、そのタイミングを調整する手段として
の遅延形フリツプフロツプ回路10A,10Bが
それぞれ設けられている。また、各入力ユニツト
2A,2Bは上記ユニツト識別信号Sa,Sbの発
生手段を備えている。 Each input unit 2A, 2B is provided with a delay type flip-flop circuit 10A, 10B as a means for adjusting the timing when A/D converted data is taken into the corresponding memory 3A, 3B. . Furthermore, each input unit 2A, 2B is provided with means for generating the unit identification signals Sa, Sb.
動作について説明すると、まず、CPU5は入
力ポート9を介してユニツト識別信号Sa,Sbを
受け取り、メモリ3A側に直結入力ユニツト2A
が接続され、メモリ3B側にフローテイング入力
ユニツト2Bが接続されていることを検知する。
メモリコントローラ4から両入力ユニツト2A,
2Bに対して共通な周波数のクロツク信号Aが出
力され、これに基づいて入力信号のA/D変換、
メモリへの取込みが行われる。この場合、クロツ
ク信号Aの周波数はフローテイング入力ユニツト
2Bの最大周波数とされる。第2図にはそのとき
のフローテイング入力ユニツト2Bにおけるタイ
ミングチヤートが示されており、第3図には直結
入力ユニツト2Aについてのタイミングチヤート
が示されている。 To explain the operation, first, the CPU 5 receives unit identification signals Sa and Sb via the input port 9, and directly connects the input unit 2A to the memory 3A side.
is connected, and it is detected that the floating input unit 2B is connected to the memory 3B side.
From the memory controller 4 to both input units 2A,
A clock signal A with a common frequency is output to 2B, and based on this, A/D conversion of the input signal,
Capturing into memory is performed. In this case, the frequency of clock signal A is the maximum frequency of floating input unit 2B. FIG. 2 shows a timing chart for the floating input unit 2B at that time, and FIG. 3 shows a timing chart for the direct-coupled input unit 2A.
フローテイング入力ユニツト2Bにおいて、ク
ロツク信号Aはフオトカプラ8aにて遅延されク
ロツク信号Bとなる。このクロツク信号Bにて
A/D変換され、そのデータCが出力される。こ
のデータはフオトカプラ8bにて遅延され(D)、ク
ロツク信号Aの次の立上がりt2にてラツチされ
(E)、メモリ3Bに取込まれる。 In floating input unit 2B, clock signal A is delayed by photocoupler 8a to become clock signal B. A/D conversion is performed using this clock signal B, and the resulting data C is output. This data is delayed by photocoupler 8b (D) and latched at the next rising edge t2 of clock signal A.
(E), taken into memory 3B.
直結入力ユニツト2A側においては、クロツク
信号Aの立上がりt1でA/D変換が行われてデ
ータ(F)が出力され、クロツク信号Aの次の立上が
りt2にてラツチされ(G)、メモリ3Aに取込まれ
る。なお、データ(F)の段階でもメモリ3Aに書込
むことは可能であるが、フローテイング入力ユニ
ツト2Bと同期をとるため、D−FF10Aを入
れて、両ユニツト2A,2Bのタイミングを調整
している。 On the direct input unit 2A side, A/D conversion is performed at the rising edge t1 of the clock signal A, and data (F) is output, which is latched (G) at the next rising edge t2 of the clock signal A and stored in the memory 3A. be taken in. Note that it is possible to write to the memory 3A even at the data (F) stage, but in order to synchronize with the floating input unit 2B, D-FF10A is inserted and the timing of both units 2A and 2B is adjusted. There is.
このようにして、メモリ3A,3Bにデータを
取込んだのち、CPU5はそのデータを順次読み
出し、プリント用のデータは変換してプリンタ6
にその波形をかかせる。 After the data is loaded into the memories 3A and 3B in this way, the CPU 5 sequentially reads out the data, converts the data for printing, and sends it to the printer 6.
Apply that waveform to
なおこの実施例において、直結入力ユニツト2
Aの最大クロツク周波数は20MHz、フローテイン
グ入力ユニツト2Bのそれは5MHzであるから、
直結入力ユニツト2Aのみで使用時のサンプルレ
ートは最高20MHzであり、両ユニツト2A,2B
を混在させた場合には最高5MHzとなる。 In this embodiment, the direct input unit 2
Since the maximum clock frequency of A is 20MHz and that of floating input unit 2B is 5MHz,
The maximum sample rate when using only direct input unit 2A is 20MHz, and both units 2A and 2B
When mixed, the maximum is 5MHz.
以上説明したようにこの発明によれば、直結入
力ユニツトとフローテイング入力ユニツトとを同
期をとりながらその時間軸を同一として動作させ
ることができる。また、ユニツト毎にクロツク周
波数やレンジ構成を設計することもできる。
As explained above, according to the present invention, the direct input unit and the floating input unit can be synchronized and operated with the same time axis. It is also possible to design the clock frequency and range configuration for each unit.
第1図はこの発明による波形記録装置の一実施
例を示したブロツク線図、第2図は同実施例にお
けるフローテイング入力ユニツトのタイミングチ
ヤート、第3図は同実施例における直結入力ユニ
ツトのタイミングチヤート、第4図は従来例を示
したブロツク線図、第5図は同従来例のフローテ
イング入力ユニツトを示したブロツク線図であ
る。
図中、1は装置本体、2Aは直結入力ユニツ
ト、2Bはフローテイング入力ユニツト、3A,
3Bはメモリ、4はメモリコントロール、5は
CPU、6はプリンタ、7はA/D変換器、8a,
8bはフオトカプラ、9は入力ポート、10A,
10Bは遅延形フリツプフロツプ回路である。
FIG. 1 is a block diagram showing an embodiment of a waveform recording device according to the present invention, FIG. 2 is a timing chart of a floating input unit in the same embodiment, and FIG. 3 is a timing chart of a direct-coupled input unit in the same embodiment. 4 is a block diagram showing a conventional example, and FIG. 5 is a block diagram showing a floating input unit of the conventional example. In the figure, 1 is the device main body, 2A is a direct input unit, 2B is a floating input unit, 3A,
3B is memory, 4 is memory control, 5 is
CPU, 6 is a printer, 7 is an A/D converter, 8a,
8b is a photocoupler, 9 is an input port, 10A,
10B is a delay type flip-flop circuit.
Claims (1)
およびプリンタ等の波形表示手段を含む装置本体
に、同装置本体に対して絶縁されたフローテイン
グユニツトと、同装置本体とその接地電位を共通
とする直結入力ユニツトとを同時に接続可能とし
た波形記録装置であつて、 上記装置本体には上記各入力ユニツトのそれぞ
れに対応するメモリと、上記各入力ユニツトの
A/D変換器に対して共通のクロツク信号を与え
るコントローラと、上記各入力ユニツトを識別す
るユニツト識別手段とが設けられており、上記各
入力ユニツトにはA/D変換された波形データを
その各々に対応する上記各メモリに書き込む際の
タイミングを同期させる遅延形フリツプフロツプ
回路が設けられており、n番目(nは整数)のク
ロツクでA/D変換された波形データがともにn
+1番目のクロツクで上記遅延形フリツプフロツ
プ回路にてラツチされ、その各波形データが時間
軸を同一として上記各メモリに書き込まれるよう
にしたことを特徴とする波形記録装置。[Claims] 1. Data storage means, central processing means (CPU)
Waveform recording that allows simultaneous connection of a floating unit that is insulated from the device body and a direct input unit that shares a common ground potential with the device body, including a waveform display means such as a printer. The device includes a memory corresponding to each of the input units, a controller that provides a common clock signal to the A/D converter of each of the input units, and a controller that identifies each of the input units. Each of the input units is provided with a delay type flip-flop circuit for synchronizing the timing when writing the A/D converted waveform data into the respective memories. The waveform data A/D converted by the nth clock (n is an integer) is
A waveform recording device characterized in that the waveform data is latched by the delay type flip-flop circuit at the +1st clock, and each waveform data is written into each of the memories with the same time axis.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26312187A JPH01105112A (en) | 1987-10-19 | 1987-10-19 | Waveform recorder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26312187A JPH01105112A (en) | 1987-10-19 | 1987-10-19 | Waveform recorder |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01105112A JPH01105112A (en) | 1989-04-21 |
JPH0561567B2 true JPH0561567B2 (en) | 1993-09-06 |
Family
ID=17385116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26312187A Granted JPH01105112A (en) | 1987-10-19 | 1987-10-19 | Waveform recorder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01105112A (en) |
-
1987
- 1987-10-19 JP JP26312187A patent/JPH01105112A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH01105112A (en) | 1989-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0286857B1 (en) | Image signal processor | |
JPH0561567B2 (en) | ||
JPS622348B2 (en) | ||
JPS631269A (en) | Video storage device | |
JP2603961B2 (en) | Electronic still camera | |
JPS61130996A (en) | Video input/output unit | |
JPS59151371A (en) | Semiconductor memory element | |
JPS581917Y2 (en) | Phase synchronized circuit with multiple memory circuits | |
SU1118997A1 (en) | Information exchange device | |
JP2567428B2 (en) | Data transfer rate converter | |
JPS63257851A (en) | Interface circuit for picture memory | |
JPH0219957A (en) | Interface device | |
JPH01290084A (en) | Picture memory device | |
JPS60170857U (en) | Asynchronous signal receiver | |
JPH11157173A (en) | Printer control circuit | |
JPS5823479U (en) | Signal processing circuit for line sequential imaging signals | |
KR930022186A (en) | Multi Image Signal Synthesis Device | |
JPS6024497B2 (en) | Data transfer method | |
JPS59161185U (en) | Digital image display circuit | |
JPH0245858A (en) | Interface system | |
JPH08137635A (en) | Control signal converter and control signal conversion method | |
JPH0225347A (en) | Data density conversion control circuit | |
JPS6275777A (en) | Picture data output interface | |
JPH02134092A (en) | Phase correction circuit for television signal | |
JPH01142984A (en) | Image input device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |