JPH0225347A - Data density conversion control circuit - Google Patents
Data density conversion control circuitInfo
- Publication number
- JPH0225347A JPH0225347A JP17673888A JP17673888A JPH0225347A JP H0225347 A JPH0225347 A JP H0225347A JP 17673888 A JP17673888 A JP 17673888A JP 17673888 A JP17673888 A JP 17673888A JP H0225347 A JPH0225347 A JP H0225347A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- counter
- control circuit
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000003786 synthesis reaction Methods 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 abstract 2
- 230000001133 acceleration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はプリント出力イメージのドツト密度変換による
画像の縮小に関し、特に任意のパルス列ごとにデータを
間引いた密度変換制御に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to image reduction by dot density conversion of a printed output image, and particularly to density conversion control in which data is thinned out for each arbitrary pulse train.
(従来の技術)
従来、プリント出力イメージのドツト密度変換による画
像縮小はプログラムによるものであった。(Prior Art) Conventionally, image reduction by dot density conversion of a printout image has been done by a program.
(発明が解決しようとする課題)
上述した従来のドツト密度変換はプログラム処理による
ものであるため、処理時間が長くかかり、プリンタの印
字速度を低下させるという欠点がある。(Problems to be Solved by the Invention) Since the conventional dot density conversion described above is based on program processing, it has the disadvantage that it takes a long time and reduces the printing speed of the printer.
本発明の目的は、画像データをハードウェアでデータ密
度変換制御することにより上記欠点を除去し、プリンタ
の印字速度を低下することかないように構成したデータ
密度変換制御回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a data density conversion control circuit that eliminates the above-mentioned drawbacks by performing data density conversion control of image data using hardware, and is configured so as not to reduce the printing speed of a printer.
(課題を解決するための手段)
本発明によるデータ密度変換制御回路は画像データ転送
部と、カウンタ群と、第1のクロック制御手段と、デー
タ制御・合成手段と、シフトレジスタと、第2のクロッ
ク制御手段とを具備して構成したものである。(Means for Solving the Problems) A data density conversion control circuit according to the present invention includes an image data transfer section, a counter group, a first clock control means, a data control/synthesis means, a shift register, a second This configuration includes clock control means.
画像データ転送部は、画像データを転送するためのもの
である。The image data transfer unit is for transferring image data.
カウンタ群はそれぞれN進、N+1進、N−)2進のカ
ウンタを備えて任意のデータ数ごとに画像データを間引
くクロックを生成するためのものである。The counter groups each include N-ary, N+1-ary, and N-) binary counters, and are used to generate a clock for thinning out image data every arbitrary number of data.
第1のクロック制御手段は、カウンタ群に対してデータ
を間引くクロックを供給するためのものである。The first clock control means is for supplying a clock for thinning data to the counter group.
データ制御・合成手段は、カウンタ群のクロック出力に
より画像データ転送部から送出された画像データを任意
のデータ数ごとに間引くためのものである。The data control/synthesizing means is for thinning out the image data sent from the image data transfer section into arbitrary data numbers based on the clock output of the counter group.
シフトレジスタは、データ制御・合成手段より間引かれ
て出力されたデータを順次、記憶しておくためのもので
ある。The shift register is used to sequentially store data thinned out and output from the data control/synthesizing means.
第2のクロック制御手段は、シフトレジスタに対して上
記間引かれたデータに対応したクロックを供給するため
のものである。The second clock control means is for supplying a clock corresponding to the thinned out data to the shift register.
(実施例) 次に、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.
第1図は、本発明によるデータ密度変換制御回路の一実
施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of a data density conversion control circuit according to the present invention.
第1図において、1は画像データ転送部、2はN進カウ
ンタ、3はN+1進カウンタ、4はN+2進カウンタ、
5はクロック制御回路、6はデータ制御回路、7はデー
タ書込み部、8はシフトレジスタ群、9はデータ合成回
路、10はクロック制御回路である。また、クロック制
御回路5において、51はフリラグフロップ、52はA
NDゲートである。In FIG. 1, 1 is an image data transfer unit, 2 is an N-ary counter, 3 is an N+1-ary counter, 4 is an N+2-ary counter,
5 is a clock control circuit, 6 is a data control circuit, 7 is a data writing section, 8 is a shift register group, 9 is a data synthesis circuit, and 10 is a clock control circuit. Further, in the clock control circuit 5, 51 is a free lag flop, 52 is an A
It is an ND gate.
第2図は、第1図に示すデータ密度変換制御回路の各部
の動作管示すタイムチャートである。FIG. 2 is a time chart showing the operation of each part of the data density conversion control circuit shown in FIG.
第3図は、密度変換によって画像縮小された出力イメー
ジを示す説明図である。FIG. 3 is an explanatory diagram showing an output image reduced in size by density conversion.
本発明によるデータ密度変換制御回路は、データ転送部
より送られてくる画像データを任意のデータ数ごとに間
引いて制御するものである。The data density conversion control circuit according to the present invention controls the image data sent from the data transfer section by thinning it into arbitrary data numbers.
第3図において、(a)は変換前画像データ、(ロ)は
変換画像データである。In FIG. 3, (a) is image data before conversion, and (b) is converted image data.
以下、第1図〜第3図に従りて説明する。The explanation will be given below with reference to FIGS. 1 to 3.
任意のデータ数ごとにデータを間引くために、データ書
込み部7よりN進カウンタ2、N+1進カウンタ3、な
らびにN+2進カウンタ4へそれぞれ所望の値を書込む
。同時に、データ転送部1より画像データをデータ制御
部6へ入力し、画像転送りロックをクロック制御回路5
゜10へそれぞれ入力する。In order to thin out data every arbitrary number of data, the data writing section 7 writes desired values into the N-ary counter 2, the N+1-ary counter 3, and the N+2-ary counter 4, respectively. At the same time, image data is input from the data transfer unit 1 to the data control unit 6, and the image transfer is locked by the clock control circuit 5.
Enter each into ゜10.
次に、第2図に示すようにデータ書込み部7よりのSE
L信号を制御することによって、SEL信号が高レベル
のときには転送りロックはそれぞれN進カウンタ2.N
+1進カウンタ3、ならびにN+2進カウンタに入力さ
れ、N−1番目のクロックでN進カウンタ2はキャリー
信号を発生し、またN番目のクロックでN+1進カウン
タ3はキャリー信号を発生する。Next, as shown in FIG.
By controlling the L signal, when the SEL signal is high level, the transfer lock is applied to each N-ary counter 2. N
The signal is input to the +1-base counter 3 and the N+2-base counter, and the N-base counter 2 generates a carry signal at the N-1st clock, and the N+1-base counter 3 generates a carry signal at the Nth clock.
そこで、キャリー出力がクロック制御回路5に入力され
、シフトレジスタ8に接続されるクロックがタイムチャ
ートに示される期間Tの間に制御され、N番目のクロッ
クではデータBはシフトレジスタ8へ転送されない。Therefore, the carry output is input to the clock control circuit 5, and the clock connected to the shift register 8 is controlled during the period T shown in the time chart, and data B is not transferred to the shift register 8 at the Nth clock.
N進カウンタ2のキャリー信号によりN番目のクロック
で転送されるべきデータBがデータ制御回路6に保持さ
れる。次のN+1番目のクロックパルスにおいて、N+
1番目に送られてくるデータCと、データ制御回路6に
保持しておいたデータBとがデータ合成回路9によって
OR演算される。Data B to be transferred at the Nth clock is held in the data control circuit 6 by the carry signal of the N-ary counter 2. At the next N+1 clock pulse, N+
Data C sent first and data B held in data control circuit 6 are ORed by data synthesis circuit 9.
上記によってデータB十Cがシフトレジスタ8に送られ
、データは間引かれたことになる。As a result of the above, data B1C is sent to the shift register 8, and the data is thinned out.
これによって、元の画像データは第3図に示すように縮
ノドされて出力される。As a result, the original image data is reduced and output as shown in FIG.
SEL信号が低レベルのときには、転送りロックはN進
カウンタ2、N+1進カウンタ3、およびN+2進カウ
ンタ4のいずれにも供給されないので、データは間引か
れない。従って〜転送りロックに同期した画像データの
みがシフトレジスタ群8に供給され、密度変換されてい
ないデータが転送される。When the SEL signal is at a low level, the transfer lock is not supplied to any of the N-ary counter 2, the N+1-ary counter 3, and the N+2-ary counter 4, so that data is not thinned out. Therefore, only image data synchronized with the transfer lock is supplied to the shift register group 8, and data that has not been density-converted is transferred.
(発明の効果)
以上説明したように本発明は、画像データをハードウェ
アでデータ密度変換制御することによって、プリンタの
印字速度を高速化できると云う効果がある。(Effects of the Invention) As described above, the present invention has the advantage that the printing speed of the printer can be increased by controlling data density conversion of image data using hardware.
第1図は、本発明によるデータ密度変換制御回路の一実
施例を示すブロック図である。
第2図は、第1図の各部の信号を示すタイムチャートで
ある。
第3図は、本発明による画像データ密度変換の効果を示
す説明図である。
ト・・画像データ転送部
2・・・N進カウンタ
3・・・N+1進カウンタ
4・・・N+2進カウンタ
5・・・クロック制御回路
6・・・データ制御回路
7・・・データ書込4部
8・・・シフトレジスタ
9・・・データ合成回路
10・・・クロック制御回路
51・・・フリラグフロップ
52・・・ANDゲートFIG. 1 is a block diagram showing one embodiment of a data density conversion control circuit according to the present invention. FIG. 2 is a time chart showing signals of each part in FIG. 1. FIG. 3 is an explanatory diagram showing the effect of image data density conversion according to the present invention. Image data transfer unit 2...N-ary counter 3...N+1-ary counter 4...N+2-ary counter 5...Clock control circuit 6...Data control circuit 7...Data writing 4 Section 8...Shift register 9...Data synthesis circuit 10...Clock control circuit 51...Free lag flop 52...AND gate
Claims (1)
ぞれN進、N+1進、およびN+2進のカウンタを備え
て任意のデータ数ごとに前記画像データを間引くクロッ
クを生成するためのカウンタ群と、前記カウンタ群に対
して前記データを間引くクロックを供給するための第1
のクロック制御手段と、前記カウンタ群のクロック出力
により前記画像データ転送部から送出された前記画像デ
ータを前記任意のデータ数ごとに間引くためのデータ制
御・合成手段と、前記データ制御・合成手段より間引か
れて出力されたデータを順次、記憶しておくためのシフ
トレジスタと、前記シフトレジスタに対して前記間引か
れたデータに対応したクロックを供給するための第2の
クロック制御手段とを具備して構成したことを特徴とす
るデータ密度変換制御回路。an image data transfer unit for transferring image data; a group of counters each including N-ary, N+1-ary, and N+2-ary counters for generating a clock for thinning out the image data every arbitrary number of data; A first clock for supplying a clock for thinning out the data to the counter group.
a clock control means, a data control/synthesis means for thinning out the image data sent from the image data transfer unit according to the clock output of the counter group into the arbitrary number of data; A shift register for sequentially storing thinned and output data; and a second clock control means for supplying the shift register with a clock corresponding to the thinned out data. A data density conversion control circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63176738A JP2690508B2 (en) | 1988-07-15 | 1988-07-15 | Data density conversion control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63176738A JP2690508B2 (en) | 1988-07-15 | 1988-07-15 | Data density conversion control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0225347A true JPH0225347A (en) | 1990-01-26 |
JP2690508B2 JP2690508B2 (en) | 1997-12-10 |
Family
ID=16018933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63176738A Expired - Lifetime JP2690508B2 (en) | 1988-07-15 | 1988-07-15 | Data density conversion control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2690508B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020096710A (en) * | 2001-06-21 | 2002-12-31 | 기아자동차주식회사 | Air bag system for automobile |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62286752A (en) * | 1986-06-06 | 1987-12-12 | Tokyo Electric Co Ltd | Character pattern alteration circuit in dot printer |
JPS6399963A (en) * | 1986-10-16 | 1988-05-02 | Nec Corp | Printing control circuit |
-
1988
- 1988-07-15 JP JP63176738A patent/JP2690508B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62286752A (en) * | 1986-06-06 | 1987-12-12 | Tokyo Electric Co Ltd | Character pattern alteration circuit in dot printer |
JPS6399963A (en) * | 1986-10-16 | 1988-05-02 | Nec Corp | Printing control circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020096710A (en) * | 2001-06-21 | 2002-12-31 | 기아자동차주식회사 | Air bag system for automobile |
Also Published As
Publication number | Publication date |
---|---|
JP2690508B2 (en) | 1997-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0225347A (en) | Data density conversion control circuit | |
JPS61129975A (en) | Printer control circuit | |
US4881131A (en) | Plotter adjustment circuit | |
JP2955300B2 (en) | Image processing method and apparatus | |
JPH01259963A (en) | Data density converter circuit | |
JP2602355B2 (en) | Drive circuit for solid-state image sensor | |
JP2858661B2 (en) | Image processing method | |
JPS61167268A (en) | Driver ic for thermal head | |
JP2575864B2 (en) | Pattern signal generator | |
JP2502883B2 (en) | Facsimile controller | |
JPS62135367A (en) | Printer controller | |
JP3134246B2 (en) | Video data transfer control method | |
JPS60588A (en) | Control system of copying machine | |
JPH05216985A (en) | Data density conversion circuit | |
JPH07256947A (en) | Processing method for transferring printing data | |
JPH04130946A (en) | Information processor | |
JPH0811451B2 (en) | Control device for plotter | |
JPH04331569A (en) | Image processor | |
JPS6275777A (en) | Picture data output interface | |
JPS62249564A (en) | Picture processor | |
JPS6019823B2 (en) | information processing equipment | |
JPS59135530A (en) | Memory reading system using dma | |
JPS6313195A (en) | High speed memory device | |
JPH04195243A (en) | Trigger transmission circuit | |
JPH03121451U (en) |