JPH11157173A - Printer control circuit - Google Patents

Printer control circuit

Info

Publication number
JPH11157173A
JPH11157173A JP32348297A JP32348297A JPH11157173A JP H11157173 A JPH11157173 A JP H11157173A JP 32348297 A JP32348297 A JP 32348297A JP 32348297 A JP32348297 A JP 32348297A JP H11157173 A JPH11157173 A JP H11157173A
Authority
JP
Japan
Prior art keywords
printer
input
signal
synchronization signal
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32348297A
Other languages
Japanese (ja)
Other versions
JP4032471B2 (en
Inventor
Yoshihisa Miyamoto
敬久 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Machinery Ltd
Original Assignee
Murata Machinery Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Machinery Ltd filed Critical Murata Machinery Ltd
Priority to JP32348297A priority Critical patent/JP4032471B2/en
Publication of JPH11157173A publication Critical patent/JPH11157173A/en
Application granted granted Critical
Publication of JP4032471B2 publication Critical patent/JP4032471B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Record Information Processing For Printing (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printer control circuit in which noise signal can be prevented through a simple structure. SOLUTION: At such a timing as input of synchronization signals (vertical and horizontal synchronization signals VCYNC, HSYNC) from a printer 3 can be predicted, a switching section 12 is switched to input these synchronization signals VCYNC, HSYNC to a clock generating section 11. At such a timing as input of the synchronization signals VCYNC, HSYNC from the printer 3 can not be predicted, the switching section 12 is switched to interrupt input of these synchronization signals.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プリンタを制御す
るプリンタ制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printer control circuit for controlling a printer.

【0002】[0002]

【従来の技術】プリンタエンジンを制御するプリンタ制
御回路は、ホストとプリンタとの間に介装されるインタ
ーフェース回路として機能し、ホストから印刷すべき画
像データがこのプリンタ制御回路を介してプリンタに転
送される。
2. Description of the Related Art A printer control circuit for controlling a printer engine functions as an interface circuit interposed between a host and a printer, and image data to be printed from the host is transferred to the printer via the printer control circuit. Is done.

【0003】この場合、プリンタでの印刷動作と同期が
取れるように、プリンタ制御回路は、プリンタから垂直
同期信号及び水平同期信号を取り込み、それらの同期信
号に同期して、即ち、それらの同期信号のエッジを検出
して、その検出タイミングに基づいて画像データ転送用
の動作クロックをクロック発生部にて生成する。そし
て、ホストから送られた画像データを、その生成した動
作クロックに応じて、プリンタへ転送する。
In this case, the printer control circuit fetches a vertical synchronizing signal and a horizontal synchronizing signal from the printer so as to synchronize with the printing operation in the printer, and synchronizes with the synchronizing signals, that is, these synchronizing signals. And an operation clock for image data transfer is generated by a clock generation unit based on the detection timing. Then, the image data transmitted from the host is transferred to the printer according to the generated operation clock.

【0004】[0004]

【発明が解決しようとする課題】以上のようにして、プ
リンタへの画像データの転送動作とプリンタでの印刷動
作との同期を実現している。しかしながら、これらの垂
直同期信号及び/または水平同期信号にノイズ信号が含
まれた場合には、プリンタでの印刷動作と同期しない間
違ったタイミングでプリンタへの画像データの転送が開
始され、正確な印刷処理を行えないという問題がある。
As described above, the operation of transferring image data to the printer and the operation of printing by the printer are synchronized. However, when the vertical synchronizing signal and / or the horizontal synchronizing signal include a noise signal, transfer of image data to the printer is started at an incorrect timing which is not synchronized with the printing operation of the printer, and accurate printing is performed. There is a problem that processing cannot be performed.

【0005】このような問題を解決する対策として、シ
ュミット回路またはコンデンサを設けてノイズ信号を防
止することが試みられているが、効果はあまりない。ま
た、クランプダイオードも設ける場合にも、顕著なノイ
ズ防止効果が得られない。
As a countermeasure to solve such a problem, an attempt has been made to prevent a noise signal by providing a Schmitt circuit or a capacitor, but this is not so effective. Also, when a clamp diode is also provided, a remarkable noise prevention effect cannot be obtained.

【0006】本発明は斯かる事情に鑑みてなされたもの
であり、プリンタからの同期信号が入力されないと予測
されるタイミングでは、クロック発生部への同期信号の
入力を切断することにより、簡単な構成にて、同期信号
と間違えられるノイズ信号を防止することができるプリ
ンタ制御回路を提供することを目的とする。
The present invention has been made in view of such circumstances, and at a timing when it is predicted that a synchronization signal from a printer will not be input, the input of the synchronization signal to the clock generation unit is cut off to achieve a simple operation. It is an object of the present invention to provide a printer control circuit that can prevent a noise signal that is mistaken for a synchronization signal with a configuration.

【0007】本発明の他の目的は、外部装置が発生する
同期信号を入力する構成とすることにより、プリンタか
ら同期信号が出力されない場合でも使用することができ
るプリンタ制御回路を提供することにある。
Another object of the present invention is to provide a printer control circuit which can be used even when a synchronous signal is not output from a printer by inputting a synchronous signal generated by an external device. .

【0008】[0008]

【課題を解決するための手段】請求項1に係るプリンタ
制御回路は、プリンタを制御するプリンタ制御回路にお
いて、前記プリンタから同期信号を取り込む手段と、取
り込んだ同期信号に応じてクロックを発生する発生手段
と、同期信号の取込みが予測されるタイミングでは前記
発生手段への同期信号の入力を接続し、予測されないタ
イミングでは前記発生手段への同期信号の入力を切断す
る手段とを備えることを特徴とする。
According to a first aspect of the present invention, there is provided a printer control circuit for controlling a printer, comprising: means for taking in a synchronization signal from the printer; and generating a clock in accordance with the taken in synchronization signal. Means for connecting the input of the synchronizing signal to the generating means at the timing when the acquisition of the synchronizing signal is predicted, and means for cutting off the input of the synchronizing signal to the generating means at the unexpected timing. I do.

【0009】請求項2に係るプリンタ制御回路は、請求
項1において、前記発生手段に接続されており、外部装
置が発生する同期信号が書き込まれるレジスタを備え、
前記プリンタから同期信号が入力されない場合に前記レ
ジスタから同期信号が前記発生手段に入力されるように
構成したことを特徴とする。
According to a second aspect of the present invention, there is provided a printer control circuit according to the first aspect, further comprising a register connected to the generating means, in which a synchronization signal generated by an external device is written.
When a synchronization signal is not input from the printer, a synchronization signal is input from the register to the generation unit.

【0010】請求項3に係るプリンタ制御回路は、請求
項1または2において、前記発生手段への同期信号の入
力の接続・切断の切換え動作は外部装置からの制御信号
に基づいて制御されるように構成したことを特徴とす
る。
According to a third aspect of the present invention, in the printer control circuit according to the first or second aspect, the switching operation of connection / disconnection of the input of the synchronization signal to the generating means is controlled based on a control signal from an external device. It is characterized by having comprised in.

【0011】本発明のプリンタ制御回路にあっては、プ
リンタからの同期信号が入力される回線を常にオン状態
にしておくのではなく、その入力のオン・オフを切り換
えるようにする。つまり、プリンタから同期信号が入力
されると判断できるタイミングにあっては同期信号の入
力をオンとして、クロック発生手段にてプリンタからの
同期信号のエッジを検出してクロックを発生するが、プ
リンタから同期信号が入力されないと判断できるタイミ
ングにあっては同期信号の入力をオフとする。このよう
に同期信号の取込みが予想されないタイミングでは同期
信号の入力を切断しているので、ノイズ信号が混入され
る虞がなく、ノイズ信号の混入に伴って間違ったタイミ
ングで画像データがプリンタへ転送されることを防止で
きる。
In the printer control circuit according to the present invention, the line to which the synchronization signal from the printer is input is not always kept on, but the input is switched on / off. In other words, at a timing when it can be determined that a synchronization signal is input from the printer, the input of the synchronization signal is turned on, and the clock generation means detects an edge of the synchronization signal from the printer and generates a clock. At a timing when it can be determined that the synchronization signal is not input, the input of the synchronization signal is turned off. As described above, since the input of the synchronization signal is cut off at the timing when the acquisition of the synchronization signal is not expected, there is no possibility that the noise signal is mixed, and the image data is transferred to the printer at an incorrect timing due to the mixing of the noise signal. Can be prevented.

【0012】また、本発明のプリンタ制御回路にあって
は、クロック発生手段への入力の一方がレジスタに接続
されており、このレジスタには外部装置が発生する同期
信号が書き込まれるようになっている。よって、プリン
タ制御回路がレジスタから同期信号を入力するようにす
れば、プリンタから同期信号が出力されない場合にも、
このレジスタからの同期信号によりクロックを発生する
ことができる。
In the printer control circuit according to the present invention, one of the inputs to the clock generating means is connected to a register, and a synchronous signal generated by an external device is written in the register. I have. Therefore, if the printer control circuit inputs the synchronization signal from the register, even when the synchronization signal is not output from the printer,
A clock can be generated by a synchronization signal from this register.

【0013】[0013]

【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づいて具体的に説明する。図1は、本発明
のプリンタ制御回路を含むプリンタ装置の構成図であ
り、図中1は本発明のプリンタ制御回路、2は外部装置
としてのホスト、3はプリンタである。プリンタ制御回
路1は、ホスト2のCPU20からのシステムバス21に接
続されるバス10を有しており、バス10にはクロック発生
部11,切換え制御部13,第1レジスタ14,第2レジスタ
15,画像データ処理部16及びプリンタI/F部17が接続
されている。プリンタ制御回路1は、これらのハードウ
ェアに加えて、クロック発生部11への入力を切り換える
切換部12を有する。切換部12は4個の入力端子a,b,
c,dと2つの出力端子A,Bとを備える。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments. FIG. 1 is a configuration diagram of a printer device including a printer control circuit of the present invention. In FIG. 1, 1 is a printer control circuit of the present invention, 2 is a host as an external device, and 3 is a printer. The printer control circuit 1 has a bus 10 connected to a system bus 21 from the CPU 20 of the host 2. The bus 10 includes a clock generator 11, a switching controller 13, a first register 14, and a second register 14.
15, an image data processing section 16 and a printer I / F section 17 are connected. The printer control circuit 1 has a switching unit 12 for switching an input to the clock generating unit 11 in addition to the hardware. The switching unit 12 has four input terminals a, b,
c and d and two output terminals A and B.

【0014】クロック発生部11は、入力される垂直同期
信号VSYNC と水平同期信号HSYNC とのエッジをそれぞれ
検出してクロックEXCLK を発生し、それを画像データを
格納する2つのラインバッファ31,31へ出力する。
The clock generator 11 detects edges of the input vertical synchronizing signal VSYNC and the horizontal synchronizing signal HSYNC, respectively, generates a clock EXCLK, and sends the clock EXCLK to two line buffers 31, 31 for storing image data. Output.

【0015】第1レジスタ14には、ホスト2が発生する
水平同期信号HSYNC が書き込まれ、第2レジスタ15に
は、ホスト2が発生する垂直同期信号VSYNC が書き込ま
れる。第1レジスタ14の出力側は切換部12の入力端子d
と接続され、第2レジスタ15の出力側は切換部12の入力
端子cと接続されている。また、切換部12の入力端子
a,bは何れもプリンタ3と接続されており、入力端子
aへプリンタ3から垂直同期信号VSYNC が、入力端子b
へプリンタ3から水平同期信号HSYNC がそれぞれ入力さ
れるようになっている。
The first register 14 is written with the horizontal synchronizing signal HSYNC generated by the host 2, and the second register 15 is written with the vertical synchronizing signal VSYNC generated by the host 2. The output side of the first register 14 is the input terminal d of the switching unit 12.
The output side of the second register 15 is connected to the input terminal c of the switching unit 12. The input terminals a and b of the switching unit 12 are both connected to the printer 3, and a vertical synchronization signal VSYNC from the printer 3 is input to the input terminal a.
The horizontal synchronizing signal HSYNC is input from the printer 3 to the printer.

【0016】切換部12は、入力端子aと出力端子A、入
力端子bと出力端子Bを接続させる状態(第1状態)
と、入力端子cと出力端子A、入力端子dと出力端子B
を接続させる状態(第2状態)とを切り換える。な
お、この切換えタイミングは、切換え制御部13からの切
換え制御信号によって制御される。具体的には、プリン
タ3から同期信号が入ってくると予測されるタイミング
では第1状態が選択され、プリンタ3から同期信号が
入ってこないと予測されるタイミングでは第2状態が
選択される。
The switching section 12 connects the input terminal a to the output terminal A, and connects the input terminal b to the output terminal B (first state).
, Input terminal c and output terminal A, input terminal d and output terminal B
Is switched to the state (second state) in which is connected. The switching timing is controlled by a switching control signal from the switching control unit 13. Specifically, the first state is selected at a timing when a synchronization signal is expected to be input from the printer 3, and the second state is selected at a timing when a synchronization signal is expected not to be input from the printer 3.

【0017】画像データ処理部16は、ホスト2から転送
されてくる印刷すべき画像データを1ラインずつ交互に
ラインバッファ31,31へ出力する。各ラインバッファ3
1,31は、入力された1ラインの画像データを格納し、
格納した1ラインの画像データをプリンタ3へ出力す
る。このようなラインバッファ31,31への交互の画像デ
ータの書き込み処理及びラインバッファ31,31からの交
互の画像データの読み出し処理は、クロック発生部11か
らのクロックEXCLK にて同期がとられ、スイッチ32,33
の切換動作によって実現される。
The image data processing section 16 alternately outputs the image data to be printed transferred from the host 2 line by line to the line buffers 31, 31. Each line buffer 3
Reference numerals 1 and 31 store the input one-line image data,
The stored one-line image data is output to the printer 3. The process of alternately writing image data to the line buffers 31 and the process of alternately reading image data from the line buffers 31 and 31 are synchronized by the clock EXCLK from the clock generator 11, and are switched. 32,33
Is realized by the switching operation.

【0018】また、プリンタI/F部17はプリンタ3と
の間で、後述するレディ信号,スタート信号等の各種の
信号のやりとりを行う。
The printer I / F section 17 exchanges various signals with the printer 3 such as a ready signal and a start signal to be described later.

【0019】次に、動作について説明する。図2は本発
明のプリンタ制御回路の動作を説明するための各信号の
タイミングチャートであり、プリンタパワーレディ信号
(a),プリンタ制御回路パワーレディ信号(b),プ
リンタレディ信号(c),スタート信号(d),切換え
制御部13からの切換え制御信号(e),プリンタ3から
の垂直同期信号VSYNC(f),プリンタ3からの水平同期
信号HSYNC(g),印刷対象の画像データ(h),ページ
エンド信号(i)のタイミングをそれぞれ示している。
Next, the operation will be described. FIG. 2 is a timing chart of each signal for explaining the operation of the printer control circuit according to the present invention, and includes a printer power ready signal (a), a printer control circuit power ready signal (b), a printer ready signal (c), and a start signal. A signal (d), a switching control signal (e) from the switching control unit 13, a vertical synchronization signal VSYNC (f) from the printer 3, a horizontal synchronization signal HSYNC (g) from the printer 3, and image data (h) to be printed. , Page end signal (i).

【0020】まず、プリンタ3のパワーオンを示すプリ
ンタパワーレディ信号がプリンタ3から入力され、プリ
ンタ制御回路1のパワーオンを示すプリンタ制御回路パ
ワーレディ信号がプリンタ3へ返される。そして、プリ
ンタ3から印刷準備が完了したことを示すプリンタレデ
ィ信号が入力されると、プリンタ制御回路1は、印刷動
作開始を示すスタート信号をプリンタ3へ送る。
First, a printer power ready signal indicating power on of the printer 3 is input from the printer 3, and a printer control circuit power ready signal indicating power on of the printer control circuit 1 is returned to the printer 3. Then, when a printer ready signal indicating that the preparation for printing is completed is input from the printer 3, the printer control circuit 1 sends a start signal indicating the start of the printing operation to the printer 3.

【0021】このスタート信号が送られたタイミングか
ら以降は、プリンタ3から同期信号が入力されることが
予測されるので、切換え制御部13から切換部12への切換
え制御信号を“HIGH”として、切換部12内で入力端子a
と出力端子A、入力端子bと出力端子Bとを接続させる
(第1状態)。
From the timing when the start signal is sent, it is expected that a synchronization signal will be input from the printer 3. Therefore, the switching control signal from the switching control unit 13 to the switching unit 12 is set to "HIGH". Input terminal a in switching section 12
And the output terminal A, and the input terminal b and the output terminal B are connected (first state).

【0022】プリンタ3から垂直同期信号VSYNC が切換
部12の入力端子a,出力端子Aを介してクロック発生部
11へ入力される。クロック発生部11では垂直同期信号VS
YNCの立ち下がりエッジが検出され、クロックEXCLK が
発生されてラインバッファ31,31へ出力される。この垂
直同期信号VSYNC の立ち下がりエッジタイミングが、1
ページの印刷開始タイミングとなる。
The vertical synchronizing signal VSYNC from the printer 3 is supplied to the clock generating unit via the input terminal a and the output terminal A of the switching unit 12.
Entered into 11. In the clock generator 11, the vertical synchronization signal VS
When the falling edge of YNC is detected, a clock EXCLK is generated and output to the line buffers 31, 31. The falling edge timing of this vertical synchronization signal VSYNC is 1
It is time to start printing the page.

【0023】次に、プリンタ3から水平同期信号HSYNC
が切換部12の入力端子b,出力端子Bを介してクロック
発生部11へ入力される。クロック発生部11では水平同期
信号HSYNC の立ち下がりエッジが検出され、クロックEX
CLK が発生されて一方のラインバッファ31へ出力され
る。この水平同期信号HSYNC の立ち下がりエッジタイミ
ングが、1行目の印刷開始タイミングとなる。水平同期
信号HSYNC に応じて1行目の画像データがその一方のラ
インバッファ31に送られて格納される。次の水平同期信
号HSYNC がクロック発生部11へ入力されると、同様にク
ロックEXCLK が発生されて他方のラインバッファ31へ出
力され、2行目の画像データがその他方のラインバッフ
ァ31に送られて格納される。この2行目の画像データが
その他方のラインバッファ31に格納される間に、前記一
方のラインバッファ31に格納されている画像データがプ
リンタ3に送られ、その画像データに応じた画像が印刷
される。以下、各水平同期信号HSYNC の入力に応じて、
同様の処理が、繰り返される。
Next, the horizontal synchronization signal HSYNC
Is input to the clock generation unit 11 via the input terminal b and the output terminal B of the switching unit 12. The clock generator 11 detects the falling edge of the horizontal synchronization signal HSYNC, and outputs the clock EX.
CLK is generated and output to one line buffer 31. The falling edge timing of the horizontal synchronizing signal HSYNC becomes the printing start timing of the first line. The image data of the first row is sent to one of the line buffers 31 and stored in accordance with the horizontal synchronization signal HSYNC. When the next horizontal synchronizing signal HSYNC is input to the clock generator 11, a clock EXCLK is similarly generated and output to the other line buffer 31, and the image data of the second row is sent to the other line buffer 31. Stored. While the image data of the second line is stored in the other line buffer 31, the image data stored in the one line buffer 31 is sent to the printer 3, and the image corresponding to the image data is printed. Is done. Hereinafter, according to the input of each horizontal synchronization signal HSYNC,
A similar process is repeated.

【0024】そして、ホスト2から1ページ分の画像デ
ータが終了したことを示すページエンド信号がプリンタ
制御回路1に入力されると、これ以降は次のスタート信
号までの間にプリンタ3から同期信号は入力されないこ
とが予測されるので、このページエンド信号の立ち下が
りタイミングに同期して切換え制御部13から切換部12へ
の切換え制御信号を“LOW"とし、切換部12内で入力端子
cと出力端子A、入力端子dと出力端子Bとを接続させ
る(第2状態)。
When a page end signal indicating that one page of image data has been completed is input from the host 2 to the printer control circuit 1, the printer 3 thereafter outputs a synchronization signal from the printer 3 until the next start signal. Is expected not to be input, the switching control signal from the switching control unit 13 to the switching unit 12 is set to "LOW" in synchronization with the falling timing of the page end signal, and the input terminal c is connected to the input terminal c in the switching unit 12. The output terminal A, the input terminal d, and the output terminal B are connected (second state).

【0025】以上のように、プリンタ3から同期信号が
入力されると予測される期間(スタート信号が発せられ
てからページエンド信号が入力されるまでの間)では、
プリンタ3からの同期信号(垂直同期信号VSYNC,水平同
期信号HSYNC)をクロック発生部11に入力できるように、
また、プリンタ3から同期信号が入力されないと予測さ
れる期間(駆動開始からスタート信号が発せられるまで
の間またはページエンド信号が入力されてから次のスタ
ート信号が発せられるまでの間)では、プリンタ3から
の同期信号の入力を切断するように、切換部12内での入
出力端子の接続を切り換えている。よって、簡単な構成
により、ノイズ信号の混入を防ぐことができ、ノイズ信
号を影響を完全に排除して正しい印刷処理を行うことが
可能である。
As described above, during the period in which the synchronization signal is predicted to be input from the printer 3 (between the start signal is issued and the page end signal is input),
The synchronization signal (vertical synchronization signal VSYNC, horizontal synchronization signal HSYNC) from the printer 3 can be input to the clock generation unit 11.
In a period in which a synchronization signal is not expected to be input from the printer 3 (between the start of driving and the start signal is issued or a period in which a page end signal is input and a next start signal is issued), the printer 3 is turned off. The connection of the input / output terminals in the switching unit 12 is switched so that the input of the synchronization signal from the switch 3 is cut off. Therefore, with a simple configuration, it is possible to prevent noise signals from being mixed, and it is possible to perform correct printing processing while completely eliminating the influence of noise signals.

【0026】ところで、プリンタエンジンがLEDプリ
ンタまたはサーマルプリンタ等である場合には、プリン
タから同期信号が出力されないものもある。このような
プリンタについて、従来のプリンタ制御回路では対応で
きなかった。しかしながら、本発明のプリンタ制御回路
では、ホスト2が発生した水平同期信号HSYNC,垂直同期
信号VSYNC が書き込まれる第1レジスタ14,第2レジス
タ15の出力をクロック発生部11に取り込める構成である
ので、同期信号が出力されないプリンタについても、ホ
スト2が発生したこれらの同期信号を利用してクロック
を発生することができ、本発明のプリンタ制御回路を使
用できる。
When the printer engine is an LED printer, a thermal printer, or the like, some printers do not output a synchronization signal. Such a printer cannot be handled by a conventional printer control circuit. However, the printer control circuit of the present invention has a configuration in which the outputs of the first register 14 and the second register 15 to which the horizontal synchronizing signal HSYNC and the vertical synchronizing signal VSYNC generated by the host 2 are written can be taken into the clock generator 11. Even for a printer that does not output a synchronization signal, a clock can be generated using these synchronization signals generated by the host 2, and the printer control circuit of the present invention can be used.

【0027】[0027]

【発明の効果】以上のように、本発明のプリンタ制御回
路では、プリンタからの同期信号が入力されないことが
予測されるタイミングでは、その同期信号の入力を切断
するようにしたので、ノイズ信号が混入されることがな
く、ノイズ信号の混入に伴って間違ったタイミングで画
像データがプリンタへ転送されることを防止でき、正し
印刷処理行うことが可能となる。
As described above, in the printer control circuit of the present invention, the input of the synchronization signal is cut off at the timing when it is predicted that the synchronization signal is not input from the printer. It is possible to prevent the image data from being transferred to the printer at the wrong timing due to the mixing of the noise signal without being mixed, and to perform the correct printing process.

【0028】また、本発明のプリンタ制御回路では、ク
ロック発生手段への入力の一方に外部装置が発生するク
ロックが書き込まれるレジスタを接続した構成であるの
で、プリンタから同期信号が出力されない場合にも、こ
のレジスタからの同期信号によりクロックを発生でき、
同期信号を出力しないプリンタにも対応することが可能
となる。
Further, the printer control circuit of the present invention has a configuration in which a register in which a clock generated by an external device is written is connected to one of the inputs to the clock generating means, so that even when a synchronous signal is not output from the printer. , A clock can be generated by the synchronization signal from this register,
It is possible to cope with a printer that does not output a synchronization signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプリンタ制御回路を含むプリンタ装置
の構成図である。
FIG. 1 is a configuration diagram of a printer including a printer control circuit of the present invention.

【図2】本発明のプリンタ制御回路の動作を説明するた
めのタイミングチャートである。
FIG. 2 is a timing chart for explaining the operation of the printer control circuit of the present invention.

【符号の説明】[Explanation of symbols]

1 プリンタ制御回路 2 ホスト 3 プリンタ 11 クロック発生部 12 切換部 13 切換え制御部 14 第1レジスタ 15 第2レジスタ DESCRIPTION OF SYMBOLS 1 Printer control circuit 2 Host 3 Printer 11 Clock generation part 12 Switching part 13 Switching control part 14 1st register 15 2nd register

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 プリンタを制御するプリンタ制御回路に
おいて、前記プリンタから同期信号を取り込む手段と、
取り込んだ同期信号に応じてクロックを発生する発生手
段と、同期信号の取込みが予測されるタイミングでは前
記発生手段への同期信号の入力を接続し、予測されない
タイミングでは前記発生手段への同期信号の入力を切断
する手段とを備えることを特徴とするプリンタ制御回
路。
1. A printer control circuit for controlling a printer, means for taking in a synchronization signal from the printer,
Generating means for generating a clock in accordance with the received synchronization signal, and connecting the input of the synchronization signal to the generation means at a timing at which the capture of the synchronization signal is predicted; Means for cutting off the input.
【請求項2】 前記発生手段に接続されており、外部装
置が発生する同期信号が書き込まれるレジスタを備え、
前記プリンタから同期信号が入力されない場合に前記レ
ジスタから同期信号が前記発生手段に入力されるように
構成した請求項1記載のプリンタ制御回路。
2. A register connected to the generating means, to which a synchronization signal generated by an external device is written.
2. The printer control circuit according to claim 1, wherein a synchronizing signal is input from said register to said generating means when no synchronizing signal is input from said printer.
【請求項3】 前記発生手段への同期信号の入力の接続
・切断の切換え動作は外部装置からの制御信号に基づい
て制御されるように構成した請求項1または2記載のプ
リンタ制御回路。
3. The printer control circuit according to claim 1, wherein the switching operation of connection / disconnection of the input of the synchronization signal to said generating means is controlled based on a control signal from an external device.
JP32348297A 1997-11-25 1997-11-25 Printer control circuit Expired - Fee Related JP4032471B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32348297A JP4032471B2 (en) 1997-11-25 1997-11-25 Printer control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32348297A JP4032471B2 (en) 1997-11-25 1997-11-25 Printer control circuit

Publications (2)

Publication Number Publication Date
JPH11157173A true JPH11157173A (en) 1999-06-15
JP4032471B2 JP4032471B2 (en) 2008-01-16

Family

ID=18155190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32348297A Expired - Fee Related JP4032471B2 (en) 1997-11-25 1997-11-25 Printer control circuit

Country Status (1)

Country Link
JP (1) JP4032471B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008030253A (en) * 2006-07-27 2008-02-14 Fujitsu Component Ltd Printer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008030253A (en) * 2006-07-27 2008-02-14 Fujitsu Component Ltd Printer

Also Published As

Publication number Publication date
JP4032471B2 (en) 2008-01-16

Similar Documents

Publication Publication Date Title
JPH0638644B2 (en) Character figure display circuit
JP4032471B2 (en) Printer control circuit
JP3461363B2 (en) Video interface
JP3414021B2 (en) Image output device
US7751068B2 (en) Digital copying machine and image data transfer method in digital copying machine
JP2655858B2 (en) Image processing and display system
JPS61129975A (en) Printer control circuit
JP2007025880A (en) Data transfer method
JP2563724B2 (en) Sub-scanning control device
JP2547147Y2 (en) Data movement editing device
JP2955300B2 (en) Image processing method and apparatus
JP2874437B2 (en) Image processing device
JP3844024B2 (en) Printing device
KR940007480B1 (en) Brank line treatment method and circuit led printer
JP2502883B2 (en) Facsimile controller
JP2552305Y2 (en) Image data transfer device
JP3721025B2 (en) Image processing device
JPH05298410A (en) Picture processor
JPH02302170A (en) Picture processing system and its apparatus
JPH04352024A (en) Printing system
JPH11123848A (en) Image forming apparatus and method for setting image processing
JP2000013554A (en) Image input and output system
JPH0661957B2 (en) Printer controller
JPH10200670A (en) Image input/output interface
JPS6024497B2 (en) Data transfer method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees