JPH0560535A - Wiring pattern inspection device - Google Patents

Wiring pattern inspection device

Info

Publication number
JPH0560535A
JPH0560535A JP3225898A JP22589891A JPH0560535A JP H0560535 A JPH0560535 A JP H0560535A JP 3225898 A JP3225898 A JP 3225898A JP 22589891 A JP22589891 A JP 22589891A JP H0560535 A JPH0560535 A JP H0560535A
Authority
JP
Japan
Prior art keywords
image
hole
wiring pattern
light
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3225898A
Other languages
Japanese (ja)
Other versions
JP2502853B2 (en
Inventor
Atsuharu Yamamoto
淳晴 山本
Yuji Maruyama
祐二 丸山
Hideaki Kawamura
秀昭 川村
Hidehiko Kawakami
秀彦 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3225898A priority Critical patent/JP2502853B2/en
Publication of JPH0560535A publication Critical patent/JPH0560535A/en
Application granted granted Critical
Publication of JP2502853B2 publication Critical patent/JP2502853B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To form an accurate and stable modulated stripe pattern at the through-hole section of a printed circuit board, and enable the land section thereof to be inspected by detecting an image of light reflected from the board and an image of transmitted light with a single image pickup device. CONSTITUTION:A printed circuit board 101 is illuminated with a lighting device 102 from above, and an image of reflected light is inputted as a variable density image via an image input means 105. Concurrently, modulated illumination light is irradiated from under the board 101 at the predetermined cycle, and an image of reflected light is inputted with the means 105. Then, an image from the means 105 is compared with the predetermined threshold value by means of the first binary coding means 107, and converted to a binary coded image. Also, the threshold value is so selected that the modulated stripe pattern of the through-hole section clearly appears for a thinned image, and binary coded with the second binary coding means 108. A hole separation means 109 extracts the stripe pattern of a through-hole zone from the output of the second binary coding means 108, and the image so obtained is interpolated and magnified to an image of original magnification with an interpolation and magnification means 110. A defect detection means 111 performs theoretical operation with a binary coded image for hole filling and detects a disagreement zone. Namely, this disagreement zone is detected as a defect in the land section of the printed circuit board 101.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プリント基板やホトマ
スク等における配線パターンの不良を検査するための配
線パターン検査装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring pattern inspection device for inspecting a wiring pattern on a printed circuit board, a photomask or the like.

【0002】[0002]

【従来の技術】従来、プリント基板等の不良の検査は人
間による目視検査に頼っていた。ところが、製品の小型
化や軽量化が進むに連れ、配線パターンの細密化や複雑
化がより一層進んでいる。このような状況の中で、人間
が高い検査精度を保ちつつ非常に細密な配線パターンを
しかも長時間続ける事が難しくなっており、検査の自動
化が強く望まれている。特にスルーホールを有する基板
の検査においては、配線パターンの線幅の検査基準とラ
ンドの座残り幅の検査基準は異なり、スルーホール部と
配線パターンとを分離し個別に検査する必要があるた
め、より一層検査の複雑さが増している。スルーホール
基板において、配線パターンとスルーホール部の分離方
法を大別すると、基板の下方から照射する透過照明光と
反射照明光を2波長とし波長を分離し2つの個別のセン
サで検出する方法と、1つのセンサで反射光と透過光を
検出し、反射像と透過像の混在する画像データからスル
ーホールを分離する方法とがあげられる。後者の方式
は、透過照明光をCCDカメラの水平周期に同期して変
調しスルーホール部に縞パターンを形成し、反射光と透
過光が混在する画像データから分離するもので、マスク
走査による局所処理で容易にスルーホール部を分離でき
るので、以下に従来例として説明する。
2. Description of the Related Art Conventionally, visual inspection by humans has been used to inspect defective printed circuit boards and the like. However, as products become smaller and lighter, wiring patterns become finer and more complex. Under such circumstances, it is difficult for a person to keep a very fine wiring pattern for a long time while maintaining high inspection accuracy, and automation of inspection is strongly desired. Especially in the inspection of a board having a through hole, the inspection standard of the line width of the wiring pattern and the inspection standard of the residual width of the land are different, and it is necessary to separately inspect the through hole portion and the wiring pattern, The complexity of inspection is increasing. In the through-hole substrate, the wiring pattern and the through-hole portion can be separated roughly into two methods, that is, the transmitted illumination light and the reflected illumination light emitted from below the substrate have two wavelengths and the wavelengths are separated and detected by two separate sensors. One method is to detect the reflected light and the transmitted light with one sensor and separate the through hole from the image data in which the reflected image and the transmitted image are mixed. In the latter method, the transmitted illumination light is modulated in synchronization with the horizontal period of the CCD camera to form a striped pattern in the through-hole portion, and is separated from the image data in which the reflected light and the transmitted light are mixed. Since the through-hole portion can be easily separated by processing, it will be described below as a conventional example.

【0003】図10は従来の配線パターン検査装置のブ
ロック図である。同図において1000はプリント基
板、1001は照明装置、1002は変調光発生装置、
1003はCCDカメラ、1004は2値化回路、10
05はホール分離処理部、1006はエッジ検出部、1
007は膨張処理部、1008は収縮処理部、1009
は膨張処理部、1010は欠陥検出部である。以上のよ
うに構成された配線パターン検査装置の動作を以下に説
明する。プリント基板1000は照明装置1001と変
調光発生装置1002によって上方及び下方から照明さ
れ、反射光とスルーホールを通過する透過光が同時に、
1次元CCDセンサ等を使ったCCDカメラ1003に
よって検出される。このとき変調光発生装置1002は
CCDセンサの水平周期に同期して1ライン単位に点滅
するように照明光を変調する。2値化回路1004はC
CDカメラからの濃淡画像を2値化し、配線パターンが
1、基材部が0、スルーホール部に1と0の縞パターン
が形成された2値画像に変換する。ホール分離処理部1
005は、前記2値画像からスールーホール部の縞パタ
ーンからスルーホール像を分離抽出し、欠陥検出部10
10は前記スルーホール分離画像と2値化回路1004
からの2値画像から、スルーホールのランド部の欠陥を
検出する。ホール分離処理部1005においては、まず
エッジ検出部1006で2値画像を輪郭画像に変換し、
膨張処理部1007で前記輪郭画像を1画素太らせてス
ルーホール部の縞パターンを塗り潰す。収縮処理部10
08は前記膨張画像を3画素収縮し、スルーホール部以
外の画像を消去し、スルーホール部の収縮画像を得る。
また膨張処理部1009は前記スルーホールの収縮像を
2画素太らせ、スルーホール像を元の大きさに補正す
る。欠陥検出部1010においては、配線パターンのス
ルーホール部を穴埋めすると共に分離したスルーホール
画像を任意量膨張処理を施し穴埋めした2値画像と論理
演算することで不一致部分をスルーホールのランド部の
欠陥として検出することができる。
FIG. 10 is a block diagram of a conventional wiring pattern inspection apparatus. In the figure, 1000 is a printed circuit board, 1001 is a lighting device, 1002 is a modulated light generation device,
1003 is a CCD camera, 1004 is a binarization circuit, 10
Reference numeral 05 is a hole separation processing unit, 1006 is an edge detection unit, 1
Reference numeral 007 denotes an expansion processing unit, 1008 denotes a contraction processing unit, and 1009.
Is an expansion processing unit, and 1010 is a defect detection unit. The operation of the wiring pattern inspection apparatus configured as above will be described below. The printed circuit board 1000 is illuminated from above and below by an illuminating device 1001 and a modulated light generating device 1002, and reflected light and transmitted light passing through a through hole are simultaneously generated.
It is detected by a CCD camera 1003 using a one-dimensional CCD sensor or the like. At this time, the modulated light generation device 1002 modulates the illumination light so as to blink in a line unit in synchronization with the horizontal period of the CCD sensor. The binarization circuit 1004 is C
The grayscale image from the CD camera is binarized and converted into a binary image in which the wiring pattern is 1, the base material portion is 0, and the stripe pattern of 1 and 0 is formed in the through hole portion. Hall separation processing unit 1
005 separates and extracts a through hole image from the stripe pattern of the sulu hole part from the binary image, and detects the defect detecting part 10
Reference numeral 10 is the through-hole separated image and the binarization circuit 1004.
The defect of the land portion of the through hole is detected from the binary image from. In the hole separation processing unit 1005, first, the edge detection unit 1006 converts the binary image into a contour image,
The expansion processing unit 1007 thickens the contour image by one pixel to fill the stripe pattern in the through hole portion. Shrinkage processing unit 10
In 08, the expanded image is contracted by 3 pixels, and the image other than the through hole portion is erased to obtain a contracted image of the through hole portion.
The expansion processing unit 1009 corrects the through-hole image to the original size by thickening the contracted image of the through-hole by 2 pixels. In the defect detection unit 1010, the through-hole portion of the wiring pattern is filled up, and the separated through-hole image is subjected to an arbitrary amount expansion processing and logically operated with the filled-in binary image, so that the mismatched portion is a defect of the land portion of the through hole. Can be detected as

【0004】[0004]

【発明が解決しようとする課題】以上、透過照明光を1
ライン単位で変調することにより、2値化画像のスルー
ホール部に縞パターンを発生させ、エッジ画像を収縮や
膨張してスルーホール像を分離する方式について説明し
た。この方法は、1つのセンサの検出画像から簡易なマ
スク処理によりスルーホールを分離し、確実にランドの
欠陥が検出できる有望な方法と言える。
As described above, the transmitted illumination light is reduced to 1
A method has been described in which a stripe pattern is generated in a through hole portion of a binarized image by modulating in line units, and an edge image is contracted or expanded to separate a through hole image. This method can be said to be a promising method in which through holes can be separated from an image detected by one sensor by a simple masking process and a land defect can be reliably detected.

【0005】しかしながら、本方式はスルーホール部に
安定した縞パターンが形成されなければ、正確なスルー
ホール像を得ることが難しく、CCDセンサからの濃淡
画信号のS/Nが劣化した場合、スルーホール部の縞パ
ターンに潰れや抜けが発生し、安定にスルーホール像を
分離する事が困難となる。CCDセンサのS/Nの劣化
要因としては、暗電流特性や残像特性が上げられる。一
般に一次元CCDセンサはフォトダイオードを一直線上
に配列し、それに並行してCCDシフトレジスタを配列
し、1水平周期でフォトダイオードに受光蓄積された電
荷をシフトゲートパルスによりCCDシフトレジスタに
読み込み、画素クロックに同期してCCDシフトレジス
タの電荷をシフトさせ、一走査の画信号を取り出す構成
がとられている。例えば「後藤:高密度ラインセンサの
動向」(テレビ学会誌,Vol.44,No.2,pp.122〜126(199
0))では、近年のCCDラインセンサの技術動向につい
て説明されており、センサの高密度化・高速化に伴い、
感度とS/Nの改善が技術課題となっている。特に高画
質の画像を得るために暗時出力の低減と残像の低減が課
題として上げられている。暗時出力とは、センサに光が
入射されていない状態での出力のことで、センサのダイ
ナミックレンジの下限を決める特性である。また残像と
は、ある走査周期にフォトダイオードに蓄積された電荷
がCCDシフトレジスタに完全に移りきらず、取り残さ
れた電荷が次の走査期間に出力される現象で、あるライ
ンと次のラインの信号がまざりあって出力するため副走
査方向の階調性が低下する。この残像特性はスルーホー
ル部での変調光の検出特性に大きな影響を及ぼす。図1
1にスルーホール部での変調光の特性を示す。同図
(a)はCCDカメラの結像倍率(投影像:被写体)が
1:k(k>1)の場合の、変調光の検出方法を示す。
変調光光源1104からの光は拡散板1103で拡散さ
れ、プリント基板1101のスルーホール1102を照
明する。照明光のうちスルーホールを通過する透過光1
106とスルーホール内壁の反射光1107がCCDカ
メラ1105で検出される。同図(b)はこのとき検出
される残像特性の影響を受けた画信号の階調特性を示す
ものである。2値化回路1004で2値化する際の閾値
としてθ1を選択するとランド1110とスルーホール
の透過光は1となるが、スルーホール内壁1111の反
射光は0となり縞パターンが形成されない。また閾値θ
2を選択するとスルーホール部の縞パターンは塗り潰れ
てしまい、正確な2値画像を得られないという問題があ
る。
However, according to this method, it is difficult to obtain an accurate through-hole image unless a stable stripe pattern is formed in the through-hole portion, and when the S / N of the grayscale image signal from the CCD sensor is deteriorated, the through-hole image is transmitted. The striped pattern in the hole portion is crushed or missing, which makes it difficult to stably separate the through-hole image. The dark current characteristic and the afterimage characteristic are raised as the factors of the S / N deterioration of the CCD sensor. Generally, in a one-dimensional CCD sensor, photodiodes are arranged in a straight line, CCD shift registers are arranged in parallel with the CCD shift registers, and charges accumulated in the photodiodes in one horizontal cycle are read into the CCD shift register by a shift gate pulse to form pixels. The charge of the CCD shift register is shifted in synchronism with the clock to extract an image signal for one scan. For example, “Goto: Trends in high-density line sensors” (Television Society Journal, Vol.44, No.2, pp.122-126 (199)
(0)) describes the recent technological trends of CCD line sensors, and with the increase in sensor density and speed,
Improvement of sensitivity and S / N is a technical issue. In particular, in order to obtain a high quality image, reduction of dark output and reduction of afterimage have been raised as problems. The dark output is an output when light is not incident on the sensor, and is a characteristic that determines the lower limit of the dynamic range of the sensor. The residual image is a phenomenon in which the charge accumulated in the photodiode in a certain scanning cycle is not completely transferred to the CCD shift register and the remaining charge is output in the next scanning period. Are mixed and output, the gradation in the sub-scanning direction deteriorates. This afterimage characteristic has a great influence on the detection characteristic of the modulated light in the through hole portion. Figure 1
1 shows the characteristic of the modulated light in the through hole portion. FIG. 11A shows a method of detecting modulated light when the image forming magnification (projected image: subject) of the CCD camera is 1: k (k> 1).
The light from the modulated light source 1104 is diffused by the diffusion plate 1103 and illuminates the through hole 1102 of the printed board 1101. Transmitted light that passes through the through-hole in the illumination light 1
106 and reflected light 1107 on the inner wall of the through hole are detected by the CCD camera 1105. FIG. 11B shows the gradation characteristic of the image signal affected by the afterimage characteristic detected at this time. When θ1 is selected as the threshold for binarization by the binarization circuit 1004, the transmitted light of the land 1110 and the through hole becomes 1, but the reflected light of the inner wall 1111 of the through hole becomes 0, and the stripe pattern is not formed. The threshold θ
If 2 is selected, the stripe pattern in the through-hole portion will be painted over, and there will be a problem that an accurate binary image cannot be obtained.

【0006】本発明は、上記従来技術の課題を鑑み、簡
単な構成で、スルーホール部に正確かつ安定した変調縞
パターンを形成し、ランド部の座切れなどの検査を可能
とする配線パターン検査装置を提供することを目的とす
る。
In view of the above-mentioned problems of the prior art, the present invention is a wiring pattern inspection which has a simple structure and forms an accurate and stable modulation fringe pattern in a through hole portion, and enables inspection such as land breakage. The purpose is to provide a device.

【0007】[0007]

【課題を解決するための手段】この目的を達成するため
に本発明は、プリント基板上に形成された配線パターン
を撮像する画像入力手段と、前記プリント基板を透過光
により所定の周期で変調して照明する変調光発生手段
と、前記画像入力手段からの濃淡画像を2値画像に変換
する第1の2値化手段と、入力画像を所定の間隔で間引
く間引き縮小手段と、間引き画像を2値画像に変換する
第2の2値化手段と、間引き画像において配線パターン
とスルーホール部を分離するホール分離手段と、前記分
離したスルーホール画像を元の倍率に拡大する補間拡大
手段と、配線パターンのスルーホール部を穴埋めすると
共に分離したスルーホール画像を任意量膨張し論理演算
する欠陥検出手段の構成を有している。
In order to achieve this object, the present invention provides an image input means for picking up an image of a wiring pattern formed on a printed circuit board, and the printed circuit board modulated by transmitted light at a predetermined cycle. A modulated light generating means for illuminating the input image, a first binarizing means for converting the grayscale image from the image input means into a binary image, a thinning / reducing means for thinning out the input image at a predetermined interval, and a thinning image for 2 Second binarizing means for converting into a value image, hole separating means for separating the wiring pattern and the through hole portion in the thinned image, interpolation enlarging means for enlarging the separated through hole image to the original magnification, and wiring It has a structure of a defect detecting means for filling a through hole portion of a pattern and expanding a separated through hole image by an arbitrary amount to perform a logical operation.

【0008】[0008]

【作用】本発明は上記構成によって、配線パターンとス
ルーホール部を分離し、配線パターンのスルーホール部
を穴埋めすると共に分離したスルーホール画像を任意量
膨張処理を施し穴埋めした2値画像と論理演算すること
で不一致部分をスルーホールのランド部の欠陥として検
出することができる。
According to the present invention, the wiring pattern and the through hole portion are separated by the above structure, the through hole portion of the wiring pattern is filled, and the separated through hole image is subjected to an arbitrary expansion processing to fill the filled binary image and the logical operation. By doing so, the mismatched portion can be detected as a defect in the land portion of the through hole.

【0009】[0009]

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0010】図1は本発明の一実施例におけるパターン
検査装置のブロック構成図である。図1において、10
1はプリント基板、105は102におけるリング状ラ
イトガイド等の拡散照明装置と104のCCDカメラな
どの撮像装置を備えた画像入力手段、103はスルーホ
ールを透過する光を変調して照明する変調光発生手段、
105は濃淡画像を2値画像に変換する第1の2値化手
段、106は入力画像を1ラインおきに間引いて画像を
縮小する間引き縮小手段、107は前記間引き縮小画像
を2値画像に変換する第2の2値化手段、108は配線
パターンとスルーホール部とを分離するホール分離手
段、109は分離されたスルーホール画像を1ライン毎
に補間し入力画像と同じ倍率に拡大する補間拡大手段、
110は前記補間されたスルーホール画像を重ね合わせ
て、スルーホール部を穴埋めすると共に、スルーホール
画像を膨張した画像と穴埋め2値画像との論理演算で不
一致部分を検出し、スルーホールの欠陥を検出する欠陥
検出手段を示す。
FIG. 1 is a block diagram of a pattern inspection apparatus according to an embodiment of the present invention. In FIG. 1, 10
Reference numeral 1 is a printed circuit board, 105 is an image inputting means provided with a diffused illumination device such as a ring-shaped light guide in 102 and an image pickup device such as a CCD camera in 104, and 103 is a modulated light for illuminating by modulating light passing through a through hole. Generating means,
Reference numeral 105 is a first binarizing means for converting the grayscale image into a binary image, 106 is a thinning reducing means for thinning out the input image every other line to reduce the image, and 107 is converting the thinned reduced image into a binary image. Second binarizing means 108, hole separating means 108 for separating the wiring pattern from the through hole portion, 109 is interpolation enlargement for interpolating the separated through hole image line by line and enlarging it to the same magnification as the input image. means,
Reference numeral 110 superimposes the interpolated through-hole images to fill the through-hole portion, and detects a mismatched portion by a logical operation between the expanded image of the through-hole image and the filled-in binary image to detect a defect in the through-hole. The defect detection means to detect is shown.

【0011】以上のように構成されたパターン検査装置
について、その動作を説明する。まず、プリント基板1
01上に形成された配線パターンの上方からリング状ラ
イトガイド等の拡散照明装置102で照明し、CCDカ
メラなどの撮像装置104を備えた画像入力手段105
で濃淡画像として入力する。この時同時に、プリント基
板101の下方から所定の周期で変調された照明光を照
射し画像入力手段105に入力する。本実施例では、撮
像装置に一次元のCCDカメラを用いた例について説明
する。
The operation of the pattern inspection apparatus configured as described above will be described. First, printed circuit board 1
Image input means 105 which is illuminated by a diffused illumination device 102 such as a ring-shaped light guide from above the wiring pattern formed on 01, and is equipped with an imaging device 104 such as a CCD camera.
Input as a grayscale image with. At this time, at the same time, illumination light modulated at a predetermined cycle is emitted from below the printed circuit board 101 and input to the image input means 105. In this embodiment, an example in which a one-dimensional CCD camera is used as an image pickup device will be described.

【0012】プリント基板101は、図示しない移動テ
ーブル上に設置され、移動テーブルと同期してCCDカ
メラを駆動する。このとき変調光発生手段103におい
て一次元CCDセンサの水平同期SYNCに同期して2
ライン単位で透過光を点滅すると、撮像装置104から
得られる濃淡画像はスルーホール領域において副走査方
向に2ライン単位に画信号レベルが変調された画像とな
る。図2は一次元CCDセンサの水平周期SYNCと入
力光とセンサの出力信号の関係を示す図である。同図
(a)はSYNCに同期して1周期毎に入力光を変調し
た場合、同図(b)は2周期毎入力光を変調した場合を
示す。同図(a)の場合CCDセンサの残像特性によっ
て、となり合う2周期の信号が干渉し合うため、センサ
のダイナミックレンジ(0〜Vsat)に対し狭いレンジ
の変調信号が検出される。この場合後述する2値化処理
によって、スルーホール部に安定した縞パターンを形成
する事が困難となる。これに対し(b)の場合やはり同
じ理由でとなり合う2周期の信号が干渉しあい過渡応答
的な信号出力が得られるが、水平周期T2とT4におい
て受光した信号S2とS4は、比較的に上記信号の干渉
によるダイナミックレンジ低下の影響を受けず、入力光
のコントラストを良く反映した出力となる。本実施例に
おいては、このようにCCDの残像の影響によって変調
光の検出精度の低下を防ぐため、変調光発生手段103
はCCDカメラの水平周期に同期して2ライン単位で変
調した光でプリント基板101を照明し、間引き縮小手
段106は前記2ライン単位の検出光のうち後者の(S
2,S4)画信号を選択する。第1の2値化手段106
では、画像入力手段105からの濃淡画像を所定に閾値
と比較し、配線パターン部を1、基材部を0とする2値
画像に変換する。また第2の2値化手段108は、前記
間引かれた画像に対しスルーホール部の変調縞が明瞭に
現れるよう閾値を選定して2値化し、図3に示すように
スルーホール部において副走査方向に1と0が交番した
縞パターンの画像を得る。なお第2の2値化手段108
の前段に空間フィルタを設け変調縞を強調し、よりコン
トラストを大きくする事により、さらに安定した2値化
画像を得ることもできる。ホール分離手段109は前記
第2の2値化手段108の出力からスルーホール領域の
縞パターンを抽出し、得られたスルーホール画像は補間
拡大手段110において元の倍率の画像に補間拡大され
る。欠陥検出手段111においては、前記補間されたス
ルーホール画像で元の2値画像のスルーホール部を穴埋
めした穴埋め2値画像を得ると共に、スルーホール画像
を任意量膨張し、前記穴埋め2値画像との論理演算を行
い不一致領域を検出する。つまり、この不一致領域が、
スルーホールのランドにおける座残り幅違反の欠陥とし
て抽出されることになる。
The printed circuit board 101 is installed on a moving table (not shown) and drives the CCD camera in synchronization with the moving table. At this time, the modulated light generation means 103 synchronizes with the horizontal synchronization SYNC of the one-dimensional CCD sensor and outputs 2
When the transmitted light is flickered on a line-by-line basis, the grayscale image obtained from the image pickup device 104 becomes an image in which the image signal level is modulated on a line-by-line basis in the sub-scanning direction in the through-hole area. FIG. 2 is a diagram showing the relationship between the horizontal period SYNC of the one-dimensional CCD sensor, the input light and the output signal of the sensor. The figure (a) shows the case where the input light is modulated every one cycle in synchronization with the SYNC, and the figure (b) shows the case where the input light is modulated every two cycles. In the case of FIG. 3A, signals of two adjacent cycles interfere with each other due to the afterimage characteristic of the CCD sensor, so that a modulation signal in a narrow range with respect to the dynamic range (0 to Vsat) of the sensor is detected. In this case, it becomes difficult to form a stable stripe pattern in the through hole portion by the binarization processing described later. On the other hand, in the case of (b), the signals of two cycles which are the same for the same reason also interfere and a transient response signal output is obtained, but the signals S2 and S4 received in the horizontal cycles T2 and T4 are relatively above. The output is well reflected by the contrast of the input light without being affected by the decrease in the dynamic range due to signal interference. In this embodiment, in order to prevent the deterioration of the detection accuracy of the modulated light due to the influence of the afterimage of the CCD in this way, the modulated light generation means 103
Illuminates the printed circuit board 101 with light modulated in units of two lines in synchronization with the horizontal period of the CCD camera, and the thinning / reducing means 106 selects the latter (S) of the detected light in units of two lines.
2, S4) Select an image signal. First binarizing means 106
Then, the grayscale image from the image input means 105 is compared with a predetermined threshold value and converted into a binary image in which the wiring pattern portion is 1 and the base material portion is 0. Further, the second binarizing means 108 selects a threshold value so as to clearly show the modulation fringes of the through-hole portion in the thinned image and binarizes it, and as shown in FIG. An image of a striped pattern in which 1s and 0s alternate in the scanning direction is obtained. The second binarizing means 108
A more stable binarized image can be obtained by providing a spatial filter in the preceding stage to emphasize the modulation fringes and increase the contrast. The hole separating means 109 extracts the stripe pattern of the through hole area from the output of the second binarizing means 108, and the obtained through hole image is interpolated and enlarged by the interpolation enlarging means 110 to the image of the original magnification. The defect detecting means 111 obtains a filled-in binary image in which the through-hole portion of the original binary image is filled with the interpolated through-hole image, and at the same time expands the through-hole image by an arbitrary amount to obtain the filled-in binary image. The logical operation is performed to detect the non-matching area. In other words, this mismatch area is
It will be extracted as a defect of the remaining seat width violation in the land of the through hole.

【0013】次に、変調光発生手段103、ホール分離
手段109、および欠陥検出手段111についてさらに
詳細に説明する。
Next, the modulated light generating means 103, the hole separating means 109, and the defect detecting means 111 will be described in more detail.

【0014】図4に、変調光発生手段109を中心にし
た光学系の構成図を示す。同図において、401はプリ
ント基板、402は光学レンズ、403はCCDカメ
ラ、404はリング状ライトガイド、405はハロゲン
ランプ等の光源、406は拡散板、407はLEDアレ
イ等のライン光源、408はライン光源ドライバ、40
9は分周回路、410はCCDカメラの駆動回路、41
1はCCDカメラの画素クロック(以下CLKと略記す
る)、412はCCDカメラの水平同期クロック(以下
SYNCと略記する)を示す。以下にその動作を説明す
る。光源405からの照明光は、リング状ライトガイド
404によってプリント基板401を照明する。同時
に、ライン光源407からの照明光は、拡散板406を
介してプリント基板401のスルーホールを透過してC
CDカメラに入射される。CCDカメラは、駆動回路4
10によりCLK411とSYNC412が供給され、
濃淡画像信号を出力端子413より出力する。この時、
ライン光源407は、SYNC412を分周回路209
で4分周されライン光源ドライバ408に供給される。
これにより、ライン光源407は、SYNC412に同
期して2周期毎に点滅すし、スルーホール部の画信号は
図2(b)に示したようにT1〜T4における入力光の
ON・OFFに対し、S2とS4に強いコントラストを
もつ信号となる。
FIG. 4 is a block diagram of an optical system centering on the modulated light generating means 109. In the figure, 401 is a printed circuit board, 402 is an optical lens, 403 is a CCD camera, 404 is a ring-shaped light guide, 405 is a light source such as a halogen lamp, 406 is a diffusion plate, 407 is a line light source such as an LED array, and 408 is 408. Line light source driver, 40
9 is a frequency dividing circuit, 410 is a CCD camera driving circuit, 41
Reference numeral 1 denotes a pixel clock of the CCD camera (hereinafter abbreviated as CLK), and 412 denotes a horizontal synchronization clock of the CCD camera (hereinafter abbreviated as SYNC). The operation will be described below. Illumination light from the light source 405 illuminates the printed board 401 by the ring-shaped light guide 404. At the same time, the illumination light from the line light source 407 is transmitted through the through hole of the printed circuit board 401 via the diffuser plate 406 and C
It is incident on a CD camera. The CCD camera has a drive circuit 4
10 supplies CLK411 and SYNC412,
The grayscale image signal is output from the output terminal 413. At this time,
The line light source 407 divides the SYNC 412 by the frequency dividing circuit 209.
Then, the frequency is divided into four and supplied to the line light source driver 408.
As a result, the line light source 407 blinks every two cycles in synchronization with the SYNC 412, and the image signal of the through hole portion is ON / OFF for the input light at T1 to T4 as shown in FIG. 2B. The signal has a strong contrast in S2 and S4.

【0015】次に、図5にホール分離手段107のブロ
ック図を示し、以下に説明する。同図において、501
は縞パターンを含んだ2値画像、502は塗り潰し回
路、503は膨張処理回路、504は収縮処理回路を示
す。図3で示したような縞パターンを含んだ2値画像5
01を入力し、塗り潰し回路502において、スルーホ
ール部の縞パターンだけを塗潰した画像を生成する。縞
が完全に形成されている領域は前記塗り潰し回路502
により完全に塗り潰されるが、縞を形成している画素が
1画素でも抜け落ちていると、塗り潰し領域に穴があく
場合があるため、安全を期してさらに膨張処理回路50
3で塗り潰し領域を所定量膨らまし、続く収縮処理回路
504で所定量図形を小さくし、縞パターンの領域サイ
ズに適合させる。以下に図6及び図7を用いて塗り潰し
回路502、膨張処理回路503、収縮処理回路504
の画信号処理についてさらに詳しく説明する。図6
(a)は塗り潰し回路502における窓走査処理の構成
を示す。同図において601は縞パターンを含む2値画
信号、603はパターンの交番を検出するための3×3
走査窓、604〜607はパターンの交番を検出した場
合1、検出しない場合0を出力する交番検出回路、60
8〜609は前記交番検出回路の出力画像を走査する3
×3走査窓、612〜615は前記交番検出回路の出力
画像を1画素縮める収縮回路、616は論理積回路を示
す。2値画像601は3×3走査窓603で走査され、
交番検出回路604〜607において画信号の変化点
(1から0あるいは0から1)が検出される。ラインメ
モリを用いた窓走査回路は公知の技術であり詳細な説明
は省略するが、図6(a)の一連の処理は図示しない画
素クロックCLKに同期して1画素ずつシフトしながら
行われるものとする。交番検出回路604〜607にお
ける処理は、図6(b)に示す3×3走査窓の画素d0
〜d8を用いて行い、それぞれ(数1)の(1)〜
(4)の論理式で演算できる。
Next, FIG. 5 shows a block diagram of the hole separating means 107, which will be described below. In the figure, 501
Is a binary image including a stripe pattern, 502 is a filling circuit, 503 is an expansion processing circuit, and 504 is a contraction processing circuit. Binary image 5 including the stripe pattern as shown in FIG.
Input 01 and the filling circuit 502 generates an image in which only the stripe pattern of the through hole portion is filled. The area where the stripes are completely formed is the filling circuit 502.
However, if even a single pixel forming a stripe is missing, there may be a hole in the filled area.
The filled area is inflated by a predetermined amount in 3, and the figure is reduced in a predetermined amount by the subsequent contraction processing circuit 504 to match the area size of the stripe pattern. A filling circuit 502, an expansion processing circuit 503, and a contraction processing circuit 504 will be described below with reference to FIGS. 6 and 7.
The image signal processing of will be described in more detail. Figure 6
(A) shows the configuration of the window scanning process in the filling circuit 502. In the figure, 601 is a binary image signal including a striped pattern, and 603 is 3 × 3 for detecting an alternating pattern.
Scanning windows, 604 to 607 are alternation detection circuits that output 1 when an alternating pattern is detected, and 0 when it is not detected, 60
8 to 609 scan the output image of the alternation detection circuit 3
A × 3 scanning window, 612 to 615 are contraction circuits for contracting the output image of the alternating detection circuit by one pixel, and 616 is an AND circuit. The binary image 601 is scanned by the 3 × 3 scanning window 603,
Alternation detection circuits 604 to 607 detect the change point (1 to 0 or 0 to 1) of the image signal. Although the window scanning circuit using the line memory is a known technique and a detailed description thereof will be omitted, the series of processing shown in FIG. 6A is performed by shifting pixel by pixel in synchronization with a pixel clock CLK (not shown). And The processing in the alternating detection circuits 604 to 607 is performed by the pixel d0 of the 3 × 3 scanning window shown in FIG.
~ D8, and (1) to (Equation 1) to
It can be calculated by the logical expression (4).

【0016】[0016]

【数1】 [Equation 1]

【0017】交番検出回路604〜607の出力は、収
縮回路612〜615により個別に1画素の収縮処理が
行われる。収縮回路612〜615における処理は(数
2)の論理式により演算できる。
The outputs of the alternation detection circuits 604 to 607 are individually subjected to the contraction processing of one pixel by the contraction circuits 612 to 615. The processing in the contraction circuits 612 to 615 can be calculated by the logical expression of (Equation 2).

【0018】[0018]

【数2】 [Equation 2]

【0019】収縮回路612〜615の出力画像は論理
積回路616に入力され、各々の共通領域が検出され、
スルーホール部の縞パターンのみを塗り潰した画像60
2を得ることができる。
The output images of the contraction circuits 612 to 615 are input to the logical product circuit 616, and their common areas are detected.
Image 60 with only the stripe pattern of the through hole filled
2 can be obtained.

【0020】図7は膨張処理回路503と収縮処理回路
504で用いるn×n走査窓を示す。膨張処理回路50
3は入力画像を全方向にN画素膨らませる処理で、例え
ば前記塗潰し領域に大きさN画素の穴があってもN画素
膨らませることにより穴を潰すことができる。具体的に
は、図7において番号N以下の全ての画素の論理和演算
を行うことで実現される。収縮処理回路504は逆に入
力画像を全方向にM画素縮める処理で、図7において番
号M以下の全ての画素の論理積演算を行うことで実現さ
れる。
FIG. 7 shows n × n scanning windows used in the expansion processing circuit 503 and the contraction processing circuit 504. Expansion processing circuit 50
3 is a process of expanding the input image by N pixels in all directions. For example, even if there is a hole of size N pixels in the painted area, the hole can be expanded by expanding N pixels. Specifically, in FIG. 7, it is realized by performing the logical sum operation of all the pixels with the number N or less. The contraction processing circuit 504, on the contrary, is a process of contracting the input image by M pixels in all directions, and is realized by performing a logical product operation of all pixels having a number M or less in FIG.

【0021】次に欠陥検出手段111の具体的処理につ
いて図8を用いて説明する。同図において801はスー
ルーホールを分離抽出した画像、802は配線パターン
と縞パターンが混在した画像、806は膨張処理回路
1、803はスルーホール部を埋めた画像、807は膨
張処理回路2、804は膨張したスルーホール画像、8
05はランドの座残り幅違反信号である。膨張処理回路
806は、補間拡大手段110からのスルーホール画像
を所定のサイズ膨張し、パターン・ホール混在画像80
2のスルーホールサイズに適合させるもので、次の論理
回路809によって穴埋め画像802が得られる。次に
膨張処理回路807においてスルーホール部のランド幅
の許容範囲画素数分膨張する。例えば、分解能10μm
で50ミクロン幅未満のランド幅を検出する場合は、5
画素膨張すればよいことになる。論理回路809ではス
ルーホールの膨張画像804と穴埋め画像803の論理
演算を行い不一致部を検出し、座残り幅違反信号805
を出力する。図9に欠陥検出手段111の処理例を示
す。斜線部分が不一致領域903として検出されたラン
ドの欠陥部分である。
Next, the specific processing of the defect detecting means 111 will be described with reference to FIG. In the figure, reference numeral 801 is an image obtained by separating and extracting sulu holes, 802 is an image in which wiring patterns and stripe patterns are mixed, 806 is an expansion processing circuit 1, 803 is an image in which through holes are filled, 807 is expansion processing circuits 2 and 804. Is an expanded through-hole image, 8
Reference numeral 05 is a land rest width violation signal. The expansion processing circuit 806 expands the through-hole image from the interpolation enlarging means 110 by a predetermined size, and the pattern / hole mixed image 80.
It is adapted to the through hole size of 2, and the hole filling image 802 is obtained by the following logic circuit 809. Next, the expansion processing circuit 807 expands the land width of the through hole portion by the number of allowable range pixels. For example, resolution 10 μm
5 to detect land width less than 50 microns
It suffices to expand the pixels. The logic circuit 809 performs a logical operation on the expanded image 804 of the through hole and the filled-in image 803 to detect a non-coincidence portion, and the rest width violation signal 805.
Is output. FIG. 9 shows a processing example of the defect detecting means 111. The shaded portion is the defective portion of the land detected as the non-matching area 903.

【0022】以上のように本実施例によれば、下方照明
を複数ライン単位で変調し、コントラストの大きいライ
ンを選択することによりスルーホール部に安定した縞パ
ターンが形成でき、2値画像から縞パターンとなったス
ルーホール領域を分離し補間拡大処理し、ランド幅の許
容範囲画素数分膨張処理し、スルーホール部の穴埋め信
号との排他的論理和を取ることで不一致領域を検出する
ことでランドの欠陥を容易に検出できる。
As described above, according to the present embodiment, the downward illumination is modulated in a unit of a plurality of lines and a line having a large contrast is selected to form a stable stripe pattern in the through hole portion, and a stripe pattern is formed from the binary image. By separating the through hole area that has become a pattern, performing interpolation expansion processing, expanding processing by the allowable number of pixels of the land width, and performing exclusive OR with the hole filling signal of the through hole portion, the mismatch area is detected. Land defects can be easily detected.

【0023】[0023]

【発明の効果】以上のように本発明は、1つの撮像装置
でプリント基板の反射光イメージと透過光イメージとを
検出し、透過光を複数ライン単位で変調し走査ラインを
選択するため、撮像装置に残像がある場合でもスルーホ
ール部に安定した縞パターンを形成でき、縞パターンと
なったスルーホール部の交番を検出しを分離抽出すると
共に、スルーホールを穴埋めし分離したスルーホール画
像をランド幅の許容範囲画素数分膨張処理し、スルーホ
ール部の穴埋め信号との排他的論理和を取ることでスル
ーホールのランドの欠陥を容易にしかも検出範囲を任意
に設定できる優れた配線パターン検査装置を実現できる
ものである。
As described above, according to the present invention, one image pickup device detects a reflected light image and a transmitted light image of a printed circuit board and modulates the transmitted light in a unit of a plurality of lines to select a scanning line. Even if there is an afterimage in the device, a stable striped pattern can be formed in the through hole part, the alternating pattern of the striped through hole part is detected and separated, and the through hole image is filled and the separated through hole image is landed. An excellent wiring pattern inspection device that can easily set defects in through-hole lands by expanding the number of pixels in the allowable width range and performing exclusive OR with the fill-in signal in the through-holes Can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における配線パターン検査装
置のブロック結線図
FIG. 1 is a block connection diagram of a wiring pattern inspection apparatus according to an embodiment of the present invention.

【図2】同実施例における配線パターン検査装置の要部
である撮像装置の入力光と残像特性を示す波形図
FIG. 2 is a waveform diagram showing input light and an afterimage characteristic of an imaging device which is a main part of the wiring pattern inspection device in the example.

【図3】同実施例における配線パターン検査装置のスル
ーホールの縞パターンを示す2値画像の概念図
FIG. 3 is a conceptual diagram of a binary image showing a stripe pattern of through holes of the wiring pattern inspection apparatus in the same example.

【図4】同実施例における配線パターン検査装置の要部
である変調光発生手段のブロック結線図
FIG. 4 is a block connection diagram of a modulated light generating means which is a main part of the wiring pattern inspection apparatus in the embodiment.

【図5】同実施例における配線パターン検査装置の要部
であるホール分離手段の構成を示すブロック結線図
FIG. 5 is a block connection diagram showing a configuration of hole separating means, which is a main part of the wiring pattern inspection apparatus in the embodiment.

【図6】(a)同実施例における配線パターン検査装置
の塗り潰し回路の窓走査処理の詳細ブロック結線図 (b)同実施例における配線パターン検査装置の3×3
走査窓を示す概念図
FIG. 6A is a detailed block connection diagram of window scanning processing of a filling circuit of the wiring pattern inspection apparatus according to the same embodiment. FIG. 6B is a 3 × 3 wiring pattern inspection apparatus according to the same embodiment.
Conceptual diagram showing the scanning window

【図7】同実施例における配線パターン検査装置のn×
n走査窓を示す概念図
FIG. 7 shows n × of the wiring pattern inspection device in the same embodiment.
Conceptual diagram showing n-scan window

【図8】同実施例における配線パターン検査装置の要部
である欠陥検出手段のブロック結線図
FIG. 8 is a block connection diagram of a defect detection unit which is a main part of the wiring pattern inspection apparatus in the embodiment.

【図9】同欠陥検出手段の処理を示す画像の概念図FIG. 9 is a conceptual diagram of an image showing processing of the defect detecting means.

【図10】従来の配線パターン検査装置のブロック結線
FIG. 10 is a block connection diagram of a conventional wiring pattern inspection device.

【図11】同配線パターン検査装置のスルーホール部の
画信号の階調特性図
FIG. 11 is a gradation characteristic diagram of an image signal in a through hole portion of the same wiring pattern inspection device.

【符号の説明】[Explanation of symbols]

101 プリント基板 102 照明装置 103 変調光発生手段 104 撮像装置 105 画像入力手段 106 間引き縮小手段 107 第1の2値化手段 108 第2の2値化手段 109 ホール分離手段 110 補間拡大手段 111 欠陥検出手段 401 プリント基板 402 光学レンズ 403 CCDカメラ 404 リング状ライトガイド 405 光源 406 拡散板 407 ライン光源 408 ライン光源ドライバ 409 分周回路 410 CCD駆動回路 411 画素クロック 412 水平同期クロック 413 出力端子 501 2値画像 502 塗り潰し回路 503 膨張処理回路 504 収縮処理回路 601 2値画信号 602 塗り潰し画像 603 3×3走査窓 604 交番検出回路1 605 交番検出回路2 606 交番検出回路3 607 交番検出回路4 608 3×3走査窓 609 3×3走査窓 610 3×3走査窓 611 3×3走査窓 612 収縮回路 613 収縮回路 614 収縮回路 615 収縮回路 620 3×3走査窓 801 ホール分離画像 802 パターン・ホール混在画像 803 穴埋め2値画像 804 膨張したスルーホール画像 805 座残り幅違反信号 806 膨張処理回路1 807 膨張処理回路2 808 論理和回路 901 穴埋め2値画像 902 膨張したスルーホール画像 903 不一致領域 1000 プリント基板 1001 照明装置 1002 変調光発生装置 1003 CCDカメラ 1004 2値化回路 1005 ホール分離処理部 1006 エッジ検出部 1007 膨張処理部 1008 収縮処理部 1009 膨張処理部 1010 欠陥検出部 1101 プリント基板 1102 スルーホール 1103 拡散板 1104 変調光光源 1105 CCDカメラ 1106 透過光 1107 スルーホール内壁の反射光 1110 ランド 1111 スルーホール内壁 101 Printed Circuit Board 102 Illuminating Device 103 Modulated Light Generating Means 104 Imaging Device 105 Image Input Means 106 Decimation and Reduction Means 107 First Binarization Means 108 Second Binarization Means 109 Hole Separation Means 110 Interpolation Enlargement Means 111 Defect Detection Means 401 Printed circuit board 402 Optical lens 403 CCD camera 404 Ring-shaped light guide 405 Light source 406 Diffuser plate 407 Line light source 408 Line light source driver 409 Dividing circuit 410 CCD driving circuit 411 Pixel clock 412 Horizontal synchronization clock 413 Output terminal 501 Binary image 502 Filling Circuit 503 Expansion processing circuit 504 Contraction processing circuit 601 Binary image signal 602 Filled image 603 3 × 3 scanning window 604 Alternate detection circuit 1 605 Alternate detection circuit 2 606 Alternate detection circuit 3 607 Alternate Detection circuit 4 608 3 × 3 scanning window 609 3 × 3 scanning window 610 3 × 3 scanning window 611 3 × 3 scanning window 612 contraction circuit 613 contraction circuit 614 contraction circuit 615 contraction circuit 620 3 × 3 scanning window 801 hole separation image 802 Mixed pattern / hole image 803 Filled binary image 804 Expanded through-hole image 805 Seat residual width violation signal 806 Expansion processing circuit 1 807 Expansion processing circuit 2 808 Logical sum circuit 901 Filled binary image 902 Expanded through-hole image 903 Mismatch area 1000 Printed circuit board 1001 Illumination device 1002 Modulated light generation device 1003 CCD camera 1004 Binarization circuit 1005 Hole separation processing part 1006 Edge detection part 1007 Expansion processing part 1008 Shrinkage processing part 1009 Expansion processing part 1010 Defect detection part 1101 Print Substrate 1102 reflected light 1110 lands 1111 through hole inner wall of the through hole 1103 diffuser 1104 modulated light source 1105 CCD camera 1106 transmitted light 1107 through hole's inner wall

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川上 秀彦 神奈川県川崎市多摩区東三田3丁目10番1 号 松下技研株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hidehiko Kawakami 3-10-1 Higashisanda, Tama-ku, Kawasaki City, Kanagawa Prefecture Matsushita Giken Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 プリント基板上に形成された配線パター
ンを撮像する画像入力手段と、前記プリント基板を透過
光により所定の周期で変調して照明する変調光発生手段
と、前記画像入力手段からの濃淡画像を2値画像に変換
する第1の2値化手段と、前記濃淡画像を所定の間隔で
間引いて縮小する間引き縮小手段と、前記縮小した濃淡
画像を2値画像に変換する第2の2値化手段と、配線パ
ターンとスルーホールを分離するホール分離手段と、前
記分離したスルーホール画像を元の倍率に拡大する補間
拡大手段と、配線パターンのスルーホール部を穴埋めす
ると共に分離したスルーホール画像を任意量膨張し論理
演算する欠陥検出手段を備えた配線パターン検査装置。
1. An image input means for picking up an image of a wiring pattern formed on a printed circuit board, a modulated light generating means for illuminating the printed circuit board by modulating the transmitted light at a predetermined cycle, and an image input means from the image input means. First binarization means for converting the grayscale image into a binary image, thinning reduction means for thinning out the grayscale image at a predetermined interval to reduce, and second thinning means for converting the reduced grayscale image into a binary image. Binarizing means, hole separating means for separating the wiring pattern and the through hole, interpolation enlarging means for enlarging the separated through-hole image to the original magnification, and through for separating the through-hole portion of the wiring pattern and separating it. A wiring pattern inspection device equipped with defect detection means for expanding a hole image by an arbitrary amount and performing a logical operation.
JP3225898A 1991-09-05 1991-09-05 Wiring pattern inspection device Expired - Fee Related JP2502853B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3225898A JP2502853B2 (en) 1991-09-05 1991-09-05 Wiring pattern inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3225898A JP2502853B2 (en) 1991-09-05 1991-09-05 Wiring pattern inspection device

Publications (2)

Publication Number Publication Date
JPH0560535A true JPH0560535A (en) 1993-03-09
JP2502853B2 JP2502853B2 (en) 1996-05-29

Family

ID=16836616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3225898A Expired - Fee Related JP2502853B2 (en) 1991-09-05 1991-09-05 Wiring pattern inspection device

Country Status (1)

Country Link
JP (1) JP2502853B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608816A (en) * 1993-12-24 1997-03-04 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting a wiring pattern according to a micro-inspection and a macro-inspection performed in parallel
WO2005062028A1 (en) * 2003-12-22 2005-07-07 Mega Trade Corp. Substrate inspection device
CN105911065A (en) * 2015-02-23 2016-08-31 株式会社思可林集团 Pattern inspection apparatus and pattern inspection method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590759B2 (en) 2001-03-14 2010-12-01 日本電気株式会社 Land appearance inspection apparatus and land appearance inspection method
JP5552779B2 (en) * 2009-09-04 2014-07-16 セイコーエプソン株式会社 In-hole inspection method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608816A (en) * 1993-12-24 1997-03-04 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting a wiring pattern according to a micro-inspection and a macro-inspection performed in parallel
WO2005062028A1 (en) * 2003-12-22 2005-07-07 Mega Trade Corp. Substrate inspection device
US7639860B2 (en) 2003-12-22 2009-12-29 Mega Trade Corp. Substrate inspection device
CN105911065A (en) * 2015-02-23 2016-08-31 株式会社思可林集团 Pattern inspection apparatus and pattern inspection method
CN105911065B (en) * 2015-02-23 2018-11-30 株式会社思可林集团 Inspection apparatus for pattern and pattern checking mehtod

Also Published As

Publication number Publication date
JP2502853B2 (en) 1996-05-29

Similar Documents

Publication Publication Date Title
US5214712A (en) Pattern inspection system for inspecting defect of land pattern for through-hole on printed board
EP0488031B1 (en) Method of and apparatus for inspecting a printed circuit board
US7032208B2 (en) Defect inspection apparatus
JP2502853B2 (en) Wiring pattern inspection device
JPH10135287A (en) Wafer inspecting equipment and inspecting method
JP2524000B2 (en) Pattern inspection device
JP2710527B2 (en) Inspection equipment for periodic patterns
JPH0915168A (en) Inspecting equipment of printed matter
JP2737484B2 (en) Wiring pattern inspection equipment
JPH04286943A (en) Method and apparatus for inspecting pattern of printed wiring board
JPH04332853A (en) Inspecting apparatus of pattern
JPH04319649A (en) Through hole inspecting device
JP2529505B2 (en) Wiring pattern inspection device
JPH04198742A (en) Wiring pattern inspecting device
JP2970663B1 (en) Printed matter contamination inspection device and inspection method
JPS6373139A (en) Surface inspecting system
JPH0731131B2 (en) Method for spotting periodic pattern
JP2666707B2 (en) Screen inspection device
JPH087155B2 (en) Wiring pattern inspection device
JPS6135303A (en) Pattern defect inspecting instrument
JPS6027064B2 (en) Label front and back inspection device
JPH04339653A (en) Apparatus for inspecting printing fault
JPH0868617A (en) Pattern inspection apparatus
JP3278515B2 (en) Method and apparatus for detecting structural defects in an object
JP2850601B2 (en) Printed circuit board pattern inspection equipment

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees