JPH0559749B2 - - Google Patents

Info

Publication number
JPH0559749B2
JPH0559749B2 JP20892285A JP20892285A JPH0559749B2 JP H0559749 B2 JPH0559749 B2 JP H0559749B2 JP 20892285 A JP20892285 A JP 20892285A JP 20892285 A JP20892285 A JP 20892285A JP H0559749 B2 JPH0559749 B2 JP H0559749B2
Authority
JP
Japan
Prior art keywords
circuit
frequency
synchronous motor
power supply
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20892285A
Other languages
Japanese (ja)
Other versions
JPS6268472A (en
Inventor
Kenkichi Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heiwa Corp
Original Assignee
Heiwa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heiwa Corp filed Critical Heiwa Corp
Priority to JP20892285A priority Critical patent/JPS6268472A/en
Publication of JPS6268472A publication Critical patent/JPS6268472A/en
Publication of JPH0559749B2 publication Critical patent/JPH0559749B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、パチンコ機の弾発装置用モータの駆
動制御回路に関し、特に、単一仕様のシンクロナ
ス・モータでも関東、関西の両周波数圏に共通使
用できるようにする改良に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a drive control circuit for a motor for a trigger device of a pachinko machine, and in particular, even a single specification synchronous motor can operate in both the Kanto and Kansai frequency ranges. Concerning improvements to enable common use.

<従来の技術> 昨今のパチンコ機においては、遊戯球の弾発は
ほとんどモータ駆動によつており、しかもそのた
めには寿命が長く、回転精度が高く、構造が簡単
なシンクロナス・モータが使用されている。
<Conventional technology> In recent pachinko machines, most of the ball launches are driven by motors, and for this purpose, synchronous motors are used, which have a long life, high rotational accuracy, and a simple structure. ing.

確かに、シンクロナス・モータは上記の利点に
より、各種分野で汎用されるに足る資格を持つて
いるが、唯一、欠点としては、その名の通り、交
流電源周波数に同期して回転するので、周波数が
異なる地域間では互換性を持ち得ないということ
がある。
It is true that synchronous motors are qualified to be widely used in various fields due to the above advantages, but the only drawback is that, as the name suggests, they rotate in synchronization with the AC power frequency. Regions with different frequencies may not be compatible.

したがつて、パチンコ機にこうしたシンクロナ
ス・モータを搭載する場合にも、単位時間あたり
の弾発数等は関東、関西の両周波数圏で変える訳
にはいかないし、かと言つて減速機構等で調整を
図るには無駄が出るので、結局は関東圏に出荷す
るものと関西圏に出荷するものとでそれぞれに専
用の仕様のものを用意し、それらを間違えないよ
うに積み分けて出荷していた。
Therefore, even if a pachinko machine is equipped with such a synchronous motor, the number of bullets fired per unit time cannot be changed in both the Kanto and Kansai frequency regions, and the speed reduction mechanism etc. Since it would be wasteful to make adjustments, we ended up preparing products with special specifications for each of the products to be shipped to the Kanto area and those to be shipped to the Kansai area, and shipped them separately to avoid mistakes. Ta.

<発明が解決しようとする問題点> 上記にように、パチンコ機の弾発用シンクロナ
ス・モータは、電源周波数50Hzの関東圏用と、電
源周波数60Hzの関西圏用の二種の仕様のものが用
意され、出荷先に応じ、使い分けられていた。
<Problems to be Solved by the Invention> As mentioned above, the synchronous motors for pachinko machines have two specifications: one for the Kanto region with a power frequency of 50Hz and one for the Kansai region with a power frequency of 60Hz. were prepared and used depending on the shipping destination.

が、これが仮に単一の仕様のもので両商用周波数
圏に共用できるようになれば、それに越したこと
はない。パチンコ機の組立ラインは単純化する
し、単一の仕様のシンクロナス・モータを多量に
使用できることから単価が下がり、結局はパチン
コ機の低廉価にも寄与することになる。
However, it would be even better if it were to have a single specification that could be used in both commercial frequency bands. This simplifies the assembly line for pachinko machines and allows the use of a large number of synchronous motors with a single specification, which lowers unit costs and ultimately contributes to lower prices for pachinko machines.

本発明はまさしくこの点に鑑み、特定周波数用
のシンクロナス・モータであつて異なる電源周波
数圏で共通使用できるようなモータ駆動制御回路
を提供せんとするものである。
In view of this point, the present invention aims to provide a motor drive control circuit which is a synchronous motor for a specific frequency and can be commonly used in different power supply frequency ranges.

<問題点を解決するための手段> 例えば50Hz用のシンクロナス・モータがあつた
とする。そして、これによつて駆動されるパチン
コ機の弾発装置が、このシンクロナス・モータに
当該所定周波数50Hzの交流電源を与えたときに、
所定の単位時間あたりの弾発数が得られるように
構成されていたものとする。
<Means for solving the problem> For example, suppose we have a 50Hz synchronous motor. When the triggering device of the pachinko machine driven by this applies AC power with the predetermined frequency of 50Hz to this synchronous motor,
It is assumed that the configuration is such that the number of shots per predetermined unit time can be obtained.

こうした場合、仮にこのまま、この弾発装置を
周波数60Hzの商用周波数圏で使用したとすれば、
単位時間あたり弾発数は不当に増してしまう。
In such a case, if this explosive device were to be used in the commercial frequency range of 60Hz,
The number of bullets per unit time increases unreasonably.

しかるに、従来においてこのような不都合が止
むなしとされていたのは、結局、当該シンクロナ
ス・モータをその本来の姿のまま、商用交流電源
で直接に駆動することをしか、考慮に入れていな
かつたからである。
However, the reason why such inconveniences were considered unavoidable in the past was that the only consideration was to drive the synchronous motor in its original form directly with a commercial AC power supply. This is because the.

これに対し、直流電源をチヨツパリングして所
定周波数を作り、これによつてシンクロナス・モ
ータを駆動するように図れば、当該シンクロナ
ス・モータを搭載したパチンコ機がどの商用周波
数圏で使用されようとも、そうした商用交流電源
の周波数は全くにして無関係となる。
On the other hand, if you create a predetermined frequency by chopping the DC power supply and use this to drive a synchronous motor, it will be possible to determine in which commercial frequency range a pachinko machine equipped with the synchronous motor will be used. In both cases, the frequency of such a commercial AC power supply becomes completely irrelevant.

こうした知見に鑑み、本発明は次にような構成
によるパチンコ機の弾発装置用モータ制御回路を
提供する。
In view of these findings, the present invention provides a motor control circuit for a pachinko machine triggering device having the following configuration.

第一、第二の駆動電流入力端子を有し、該第
一、第二の駆動電流入力端子に交流電流が供給さ
れることにより、該交流電流周波数に応じた回転
数で回転するパチンコ機の弾発装置用シンクロナ
ス・モータの駆動制御回路であつて; 商用交流電流を整流し、正負両端子間に直流電
源電圧を発生する直流電源と; 上記シンクロナス・モータを駆動するに適当な
周波数の周波数信号を発振する発振回路と; 該発振回路の発振する上記周波数信号の当該周
波数に応じ、上記直流電源の正負両電源端子に対
し、上記シンクロナス・モータの第一、第二駆動
電流入力端子を周期的に交互に継ぎ換えるスイツ
チング回路と; から成ることを特徴とするパチンコ機の弾発装置
用モータの駆動制御回路。
The pachinko machine has first and second drive current input terminals, and by supplying alternating current to the first and second drive current input terminals, the pachinko machine rotates at a rotation speed corresponding to the frequency of the alternating current. A drive control circuit for a synchronous motor for an explosive device; a DC power source that rectifies a commercial alternating current and generates a DC power supply voltage between both positive and negative terminals; and a frequency suitable for driving the synchronous motor. an oscillation circuit that oscillates a frequency signal; and a first and second drive current input of the synchronous motor to both positive and negative power supply terminals of the DC power supply according to the frequency of the frequency signal oscillated by the oscillation circuit; A drive control circuit for a motor for a triggering device of a pachinko machine, comprising: a switching circuit for periodically and alternately switching terminals;

<作用> 上記要旨構成中において、スイツチング回路は
発振回路の発振する周波数信号の当該周波数に応
じ、等価的な交流電源電流を作る。
<Function> In the above-mentioned configuration, the switching circuit generates an equivalent alternating current power supply current according to the frequency of the frequency signal oscillated by the oscillation circuit.

すなわち、発振回路が50Hzなり60Hzなりの特定
の周波数信号を発振した場合、ある時間間隔中、
例えば当該周波数信号の半サイクル中では、スイ
ツチング回路はシンクロナス・モータの第一の駆
動電流入力端子を直流電源の正端子に、第二の駆
動電流入力端子を負端子に接続させている。
In other words, if the oscillation circuit oscillates a specific frequency signal of 50Hz or 60Hz, during a certain time interval,
For example, during a half cycle of the frequency signal, the switching circuit connects the first drive current input terminal of the synchronous motor to the positive terminal of the DC power supply and the second drive current input terminal to the negative terminal.

しかし、それから所定時間経過後、例えば次の
半サイクル中にあつては、同じスイツチング回路
が今度はシンクロナス・モータの第二の駆動電流
入力端子の方を直流電源の正端子に、第一の駆動
電流入力端子を負端子に、というように継ぎ換え
る状態が具現する。
However, after a predetermined period of time, e.g. during the next half cycle, the same switching circuit now switches the second drive current input terminal of the synchronous motor to the positive terminal of the DC power supply and vice versa. A state is realized in which the drive current input terminal is changed to the negative terminal, and so on.

したがつて、こうしたメカニズムが経時的に繰
返されていけば、それは、もともとの駆動エネル
ギは直流電源から得ているにしても、発振回路に
定めた周波数信号の当該周波数により規定される
交流電源電流により、シンクロナス・モータを駆
動しているのと等価となる。
Therefore, if this mechanism is repeated over time, even though the original driving energy is obtained from the DC power supply, the AC power supply current specified by the frequency of the frequency signal determined in the oscillation circuit will be reduced. This is equivalent to driving a synchronous motor.

そのため、従来からあるシンクロナス・モータ
を当面、無駄にしないために、例えば50Hz用のシ
ンクロナス・モータを用いる場合には発振回路の
周波数信号を当該周波数50Hzに、60Hz用のものを
使用するときに60Hzに、それぞれ設定してやれ
ば、従来におけると何等変りない動作が期待でき
る。
Therefore, in order not to waste the conventional synchronous motor for the time being, for example, when using a synchronous motor for 50Hz, the frequency signal of the oscillation circuit is set to the frequency of 50Hz, and when using a synchronous motor for 60Hz, If you set them to 60Hz and 60Hz, you can expect the same operation as before.

このようなことから、本発明の適用を受けたパ
チンコ機にあつては、弾発装置に単一の仕様のシ
ンクロナス・モータを用いても、商用交流周波数
には無関係に、すなわち地域に依存することな
く、常に所定の弾発数を得られるようになる。
For this reason, in the case of a pachinko machine to which the present invention is applied, even if a synchronous motor of a single specification is used for the triggering device, the problem will occur regardless of the commercial AC frequency, that is, depending on the region. You will always be able to get the predetermined number of bullets without having to do anything.

またもちろん、発振周波数の可変は任意かつ容
易であるので、単位時間あたりの弾発数を何等か
の事情により変える必要の出てきた場合にも、本
発明が適用されていれば、弾発装置の機構的な改
変は特に必要とせず、単に発振回路の発振周波数
の変更の問題にのみ、帰着させることができる。
Also, of course, since the oscillation frequency can be arbitrarily and easily varied, even if it becomes necessary to change the number of bullets per unit time for some reason, if the present invention is applied, the firing device No particular mechanical modification is required, and the problem can simply be reduced to changing the oscillation frequency of the oscillation circuit.

<実施例> 第1図には、本発明に即して構成されたパチン
コ機の弾発装置用モータ駆動制御回路の望ましい
一実施例を示されている。
<Embodiment> FIG. 1 shows a preferred embodiment of a motor drive control circuit for a trigger device of a pachinko machine constructed in accordance with the present invention.

本回路はまず、商用交流電源を整流し、シンク
ロナス・モータ10を駆動するエネルギの元とな
る直流電源電流i+を出力する直流電源20を有
している。
This circuit first includes a DC power supply 20 that rectifies a commercial AC power supply and outputs a DC power supply current i+ that is the source of energy for driving the synchronous motor 10.

ただし、この直流電源20の内部の具体的な回
路構成自体は、何等特殊なものである必要はな
く、通常の整流方式を採用すれば良い。この実施
例では、交流入力端子Tac,Tacに与えられた交
流電流をブリツジ整流器21により整流して正負
両端子に直流出力を現し、負端子は通常の通り接
地し、V+として表されている正端子には後述の
各回路系の対応する端子を接続するようにしてい
る。
However, the specific circuit configuration inside this DC power supply 20 itself does not need to be anything special, and a normal rectification method may be used. In this embodiment, the alternating current applied to the alternating current input terminals Tac, Tac is rectified by the bridge rectifier 21 to produce a direct current output at both positive and negative terminals, the negative terminal is grounded as usual, and the positive Corresponding terminals of each circuit system described later are connected to the terminals.

また、ブリツジ21の出力はさらに、簡単な開
回路型の定電圧回路22が付されているが、その
出力VDDは後述の各論理ゲートを等を駆動する
のに適当なレベルの電源として利用される。
Furthermore, the output of the bridge 21 is further attached to a simple open-circuit type constant voltage circuit 22, and its output VDD is used as a power source at an appropriate level to drive each logic gate, etc., which will be described later. Ru.

正端子V+からの主直流電源電流i+の経路を
見てみると、これは後述するように、二手に分か
れた経路の一方あてを交互に流れるようになる。
第一の経路として抵抗R1からトランジスタQ3
に至る経路があり、第二の経路としては抵抗R2
からトランジスタQ4に至る経路がある。
Looking at the path of the main DC power supply current i+ from the positive terminal V+, as will be described later, it flows alternately through one of the two divided paths.
The first path is from resistor R1 to transistor Q3.
There is a path leading to , and the second path is the resistance R2
There is a path from to transistor Q4.

これらトランジスタQ3,Q4は、後に詳しく
説明するように、それらのエミツタに各接続され
たトランジスタQ1,Q2と相補的なオン、オフ
動作をし、かつまた、相互にも共にオンとなつて
いる瞬間はなく、いづれか一方がオンのときには
他方はオフとなつている。
As will be explained in detail later, these transistors Q3 and Q4 perform complementary on and off operations with the transistors Q1 and Q2 connected to their emitters, and at the moment both of them are turned on. No, when one is on, the other is off.

今、ここである瞬時を想定し、トランジスタQ
3がオン、トランジスタQ4がオフ、したがつて
後述の作用によりトランジスタQ1がオフ、トラ
ジスタQ2がオンとなつているとしよう。
Assuming a certain moment here and now, the transistor Q
Assume that transistor Q3 is on and transistor Q4 is off, so that transistor Q1 is off and transistor Q2 is on due to the action described below.

すると、抵抗R1,R2の一端に与えられてい
る直流電源電流i+の中、抵抗R1を介する電流
i1のみが生じ、これがトランジスタQ3からシ
ンクロナス・モータ10の一方の駆動電流入力端
子11(これを第一端子とする)に流入し、当該
モータ内を流れた後、他方の駆動電流入力端子、
すなわち第二端子12から流出してトランジスタ
Q2を介し、接地に至る経路を取る。この経路は
図中、実線の矢印列で模式的に示してある。
Then, of the DC power supply current i+ applied to one end of the resistors R1 and R2, only the current i1 is generated through the resistor R1, and this flows from the transistor Q3 to one drive current input terminal 11 of the synchronous motor 10 (this After flowing into the motor, the other drive current input terminal
That is, it flows out from the second terminal 12 and takes a route to ground via the transistor Q2. This route is schematically shown in the figure by a series of solid arrows.

次いで、また別な瞬時を考え、このときにはト
ランジスタQ3がオフ、トランジスタQ4がオン
に、したがつてトランジスタQ1がオン、トラン
ジスタQ2がオフとなつたとしよう。
Next, consider another instant, and assume that at this time transistor Q3 is off and transistor Q4 is on, so that transistor Q1 is on and transistor Q2 is off.

すると、抵抗R1,R2の一端に共に与えられ
ている直流電源電流i+の中、今度は図中、仮想
線の矢印列で示されるように、抵抗R2を介する
電流i2のみが生じ、これがトランジスタQ4か
らシンクロナス・モータ10の第二端子12に流
入し、当該モータ内を先とは逆方向に流れた後、
第一端子11から流出してトランジスタQ1を介
し、接地に至る経路を取る。
Then, among the DC power supply current i+ applied to both ends of the resistors R1 and R2, only the current i2 is generated through the resistor R2, as shown by the line of virtual line arrows in the figure, and this current flows through the transistor Q4. After flowing into the second terminal 12 of the synchronous motor 10 and flowing inside the motor in the opposite direction,
It flows out from the first terminal 11 and takes a route to ground via the transistor Q1.

こうした動作から顕かになることは、共にオン
あるいはオフとなつている期間が同じトランジス
タQ1,Q4とトラジスタQ2,Q3の組を、所
定周期で交互にオン、オフ動作させれば、当該周
期に応じた交流電流でシンクロナス・モータ10
を駆動しているのと等価な結果が得られるという
ことである。
What becomes clear from these operations is that if a set of transistors Q1 and Q4 and transistors Q2 and Q3, both of which are on or off for the same period, are turned on and off alternately at a predetermined period, then Synchronous motor 10 with corresponding alternating current
This means that you can obtain the same result as driving the .

発振回路40よりスイツチング回路30は、ま
さしく、こうした機能を満足するために構成され
ているものである。
The switching circuit 30, rather than the oscillation circuit 40, is constructed precisely to satisfy these functions.

ここで説明の簡単化のため、図示されたシンク
ロナス・モータ10が50Hz用のものであつたとし
よう。換言すれば、このシンクロナス・モータ1
0を組入れたパチンコ機の弾発装置(図示せず)
は、当該シンクロナス・モータ10を周波数50Hz
の交流電流で駆動したときに、所定の単位時間あ
たりの弾発数で遊戯球を弾発するように構成され
ているものと考える。
To simplify the explanation, let us assume that the illustrated synchronous motor 10 is for 50 Hz. In other words, this synchronous motor 1
Pachinko machine triggering device incorporating 0 (not shown)
The frequency of the synchronous motor 10 is 50Hz.
It is assumed that the game ball is configured to fire a game ball at a predetermined number of shots per unit time when driven by an alternating current of .

これに応じ、この実施例では、発振回路40は
発振周波数調整手段としてのボリユーム41の調
整により、当該周波数50Hzの方形波パルス列Sfを
発振するものとされる。ただし、この発振回路4
0の具体的な回路構成自体も、本発明がこれを直
接に規定するものではなく、公知既存の技術及び
市販の集積回路モジユール等を適宜援用すること
により、任意設計的に構成して差支えない。
Accordingly, in this embodiment, the oscillation circuit 40 oscillates a square wave pulse train Sf with a frequency of 50 Hz by adjusting a volume 41 as an oscillation frequency adjusting means. However, this oscillation circuit 4
The specific circuit configuration of 0 itself is not directly defined by the present invention, and may be configured in an arbitrary design by appropriately utilizing known existing technology and commercially available integrated circuit modules. .

この発振回路40の発振パルス波形、すなわち
周波数信号Sfの波形は、第2図に模式的に示され
ているが、当該周波数信号Sfは、第1図中におい
てスイツチング回路30の入力段に設けられてい
る二つのタイミング設定回路31,32に対し、
一方にはそのまま、他方にはインバータ33を介
して論理レベルを反転した形で与えられている。
The oscillation pulse waveform of this oscillation circuit 40, that is, the waveform of the frequency signal Sf, is schematically shown in FIG. 2. The frequency signal Sf is provided at the input stage of the switching circuit 30 in FIG. For the two timing setting circuits 31 and 32,
It is applied to one side as it is, and to the other side through an inverter 33 with its logic level inverted.

図示の場合、このタイミング設定回路31,3
2は、それぞれナンド・ゲート34,35を有
し、その第一入力は周波数信号Sfをそのまま、ま
たは反転した形で受けているが、第二入力は周波
数信号Sfまたはその反転信号に対し、積分回路3
6,37により積分を掛けた信号を受けている。
In the case shown in the figure, the timing setting circuits 31, 3
2 each have NAND gates 34 and 35, the first input of which receives the frequency signal Sf as it is or its inverted form, and the second input of which receives the frequency signal Sf or its inverted signal, circuit 3
It receives a signal multiplied by integration by 6 and 37.

このようになつているがための作用を第一のタ
イミング設定回路31に関して説明すると、第2
図に示すように、発振回路40の発振する周波数
信号Sfが論理“H”に立ち上がつたときに、この
立ち上がり遷移はナンド・ゲート34の一方の入
力に対しては直ちに捕えられるが、他方の入力に
は積分回路36の存在により、有意レベルとして
直ちに与えられることはない。
The effect of this arrangement will be explained with respect to the first timing setting circuit 31.
As shown in the figure, when the frequency signal Sf oscillated by the oscillator circuit 40 rises to logic "H", this rising transition is immediately captured for one input of the NAND gate 34, but the other input Due to the presence of the integrating circuit 36, the input of the signal is not immediately given as a significance level.

したがつて第2図に示されるように、ナンド・
ゲート34の出力に接続され、その出力論理をさ
らに反転するインバータ38(第1図)の出力で
見た場合、周波数信号Sfの立ち上がりを遷移時か
らしばらくの間t1は、未だ、当該インバータ3
8の出力論理は“L”は保つている。
Therefore, as shown in Figure 2, Nando's
When viewed from the output of the inverter 38 (FIG. 1), which is connected to the output of the gate 34 and further inverts its output logic, t1 still remains at the inverter 38 for a while after the transition of the rising edge of the frequency signal Sf.
The output logic of 8 is maintained at "L".

しかるに、積分回路36に定められている時定
数に応じ、ナンド・ゲート34の他方の入力が、
当該所定時間t1だけ遅れてそのナンド・ゲート
34の検出閾値に達すると、このナンド・ゲート
34の出力はここで始めて論理“L”になり、こ
れに応じてインバータ38の出力もここで始めて
論理“H”になる。
However, depending on the time constant defined in the integration circuit 36, the other input of the NAND gate 34 becomes
When the detection threshold of the NAND gate 34 is reached after a delay of the predetermined time t1, the output of the NAND gate 34 becomes logic "L" for the first time, and accordingly, the output of the inverter 38 also becomes logic "L" for the first time. It becomes “H”.

その後、周波数信号Sfが半周期分を経過して、
それまでの論理“H”から論理“L”に立ち下が
ると、当然、今まで述べてきたインバータ38の
出力は直ちに論理“L”に戻るが、この立ち下が
り遷移は入力側のインバータ33の出力を受けて
いる第二のタイミング設定回路32にしてみれ
ば、それが入力の立ち上がりとなるので、この立
ち上がりに関し、上記第一のタイミング設定回路
31に関して述べたと全く同様の動作が生起し、
その立ち上がり時刻以後、ナンド・ゲート35の
一入力側に備えられている積分回路37に固有の
時定数に応じた時間t2を経過した後に始めて、
対応するインバータ39の出力が論理“H”にな
る。
After that, the frequency signal Sf passes half a period,
When the logic "H" falls to the logic "L", the output of the inverter 38 mentioned above immediately returns to the logic "L", but this falling transition is caused by the output of the inverter 33 on the input side. For the second timing setting circuit 32 receiving the signal, this is the rising edge of the input, so regarding this rising edge, exactly the same operation as described for the first timing setting circuit 31 occurs,
After the rising time, only after a time t2 corresponding to a time constant specific to the integrating circuit 37 provided at one input side of the NAND gate 35 has elapsed,
The output of the corresponding inverter 39 becomes logic "H".

このようなことから、先に述べたトランジスタ
Q1,Q2をその出力論理の如何によつて選択的
にドライブすることになる両インバータ38,3
9の出力は、第2図に良く示されているように、
一方が論理“L”に戻るときと他方が論理“H”
になるときの時間に若干のずれが持たされなが
ら、個々には発振周波数50Hzに呼応して、ただし
周波数信号Sfにに比せば遅れてオン、オフする分
t1,t2だけ若干デユーテイの小さくなつたパ
ルス列として、互いには位相差180°を置くものと
なる。
For this reason, both inverters 38 and 3 selectively drive the transistors Q1 and Q2 mentioned above depending on their output logic.
The output of 9 is, as shown well in Figure 2,
When one returns to logic “L” and the other returns to logic “H”
Although there is a slight lag in the time when the signal becomes oscillating, the duty is slightly smaller by t1 and t2, which corresponds to the oscillation frequency of 50 Hz, but turns on and off later than the frequency signal Sf. The pulse trains have a phase difference of 180° from each other.

上記のように、インバータ38,39の出力
は、直接にそれぞれ抵抗R3,R4を介し、各対
応するトランジスタQ1,Q2をドライブする
が、これに加えて、ナンド・ゲート34,35の
出力は、それぞれ抵抗R6,R5を介しトランジ
スタQ6,Q5をドライブするようになつてお
り、またこれらのトランジスタQ6,Q5は、ト
ランジスタQ4,Q3のインバーテイツド・ドラ
イバ段を構成するようになつている。
As mentioned above, the outputs of inverters 38 and 39 directly drive respective corresponding transistors Q1 and Q2 via resistors R3 and R4, respectively, but in addition to this, the outputs of NAND gates 34 and 35 drive Transistors Q6 and Q5 are driven through resistors R6 and R5, respectively, and these transistors Q6 and Q5 constitute an inverted driver stage for transistors Q4 and Q3.

そのため、周波数信号Sfが第2図に示されるよ
うに論理“H”になつた後、時間t1経過後、当
該論理“H”を保つている半周期中は、第一のナ
ンド・ゲート34の出力論理が“L”、対して他
方のナンド・ゲート35の出力論理は“H”とな
ることから、トランジスタQ6がオフ、トランジ
スタQ5がオンとなつて、対応するトランジスタ
Q4がオン、トランジスタQ3がオフとなり、ま
た、インバータ38の出力論理が“H”、対して
他方のインバータ39の出力論理が“L”となる
ことから、トランジスタQ1がオン、トランジス
タQ2がオフとなる。
Therefore, after the frequency signal Sf becomes logic "H" as shown in FIG. Since the output logic is "L" and the output logic of the other NAND gate 35 is "H", the transistor Q6 is turned off, the transistor Q5 is turned on, the corresponding transistor Q4 is turned on, and the transistor Q3 is turned on. Also, since the output logic of the inverter 38 is "H" and the output logic of the other inverter 39 is "L", the transistor Q1 is turned on and the transistor Q2 is turned off.

したがつて、このときに直流電源20から与え
られる直流電源電流i+の経路は、先に説明した
ように、第1図において仮想線の矢印列で示され
る電源電流経路i2となる。
Therefore, the path of the DC power supply current i+ given from the DC power supply 20 at this time becomes the power supply current path i2 shown by the virtual line arrow array in FIG. 1, as described above.

対して、周波数信号Sfの次の半サイクルに関し
ては、積分回路37に定められている所定時間経
過t2の経過後、上記したトランジスタのオン、
オフ関係は全て逆転し、したがつて第1図中に実
線の矢印列で示したようにそれまでの電源電流i
2とは逆向きの電源電流i1が流れる。
On the other hand, regarding the next half cycle of the frequency signal Sf, after the predetermined time t2 determined in the integrating circuit 37 has elapsed, the above-mentioned transistor is turned on.
All of the off-relationships are reversed, and therefore, as shown by the solid line arrows in Figure 1, the current power supply current i
A power supply current i1 flows in the opposite direction to that of 2.

このようにして、シンクロナス・モータ10に
してみれば、発振回路40に定められている周波
数、この場合50Hzで交流駆動されているのと等価
となり、従来、50Hzの交流電源電流で直接に駆動
されていたのと同じ回転数で回転するようにな
る。
In this way, the synchronous motor 10 is equivalent to being driven with AC at the frequency determined by the oscillation circuit 40, in this case 50Hz, and conventionally, it is driven directly with the AC power supply current of 50Hz. It will now rotate at the same number of rotations as it was.

もちろん、60Hz用のシンクロナス・モータを用
いる場合には発振回路40の発する周波数信号Sf
の周波数を60Hzに設定すれば良いし、発振回路4
0中の発振周波数調整手段41を微調整のために
用いれば、シンクロナス・モータ10の回転数も
微調整でき、したがつて弾発装置機構系の減速誤
差等を補正することもできる。
Of course, when using a 60Hz synchronous motor, the frequency signal Sf generated by the oscillation circuit 40
All you need to do is set the frequency of oscillation circuit 4 to 60Hz.
If the oscillation frequency adjustment means 41 in the 0 range is used for fine adjustment, the rotational speed of the synchronous motor 10 can also be finely adjusted, and therefore it is also possible to correct deceleration errors in the spring mechanism system.

またさらには、相当程度の変化幅が発振周波数
を変えることも容易であるので、仮に単位時間あ
たりの弾発数に大きな変更であつても、弾発装置
の機構系を何等改造することなく、もちろんシン
クロナス・モータを積み換えなければならないこ
ともなく、発振周波数調整手段41の操作によ
り、直ちにこれに応えることも可能となる。
Furthermore, since it is easy to change the oscillation frequency by a considerable range of variation, even if there is a large change in the number of bullets per unit time, it can be done without any modification to the mechanical system of the bullet device. Of course, there is no need to reload the synchronous motor, and by operating the oscillation frequency adjustment means 41, it is possible to respond to this request immediately.

本発明の思想に即した上記基体構成部分に対
し、この実施例ではさらに、実際のパチンコ機に
あると望ましい構成も付加されている。
In this embodiment, configurations that would be desirable to have in an actual pachinko machine are also added to the above-mentioned base component that conforms to the idea of the present invention.

その一つはパワー・オン・リセツト回路50の
付加である。
One of them is the addition of a power-on reset circuit 50.

電源が投入されると、定電圧回路22の出力電
圧VDDがこのパワー・オン・リセツト回路50
中のノア・ゲート52の一入力に与えられる。し
かし、この入力にはキヤパシタC1も接続されて
いるため、直列抵抗R7との間で定まる時定数に
応じた時間を経過しなければ、当該ノア・ゲート
の入力における遷移閾値には至らない。
When the power is turned on, the output voltage VDD of the constant voltage circuit 22 changes to this power-on reset circuit 50.
It is applied to one input of the NOR gate 52 inside. However, since the capacitor C1 is also connected to this input, the transition threshold at the input of the NOR gate is not reached until a time corresponding to the time constant determined with the series resistor R7 has elapsed.

したがつて、それまでの間は、当該ノア・ゲー
ト52の出力論理は“H”に固定され、この出力
が抵抗R8,R9を介して共にトランジスタQ
5,Q6に与えることから、先に述べたナンド・
ゲート34,35から如何なる論理信号が印加さ
れても、それにはかかわらず、トランジスタQ
3,Q4は共にオフとされ、したがつてシンクロ
ナス・モータ10にはどちらの方向の電源電流も
供給されることがなく、停止状態を保つことにな
る。
Therefore, until then, the output logic of the NOR gate 52 is fixed at "H", and this output is connected to the transistor Q through resistors R8 and R9.
5. From giving it to Q6, the previously mentioned Nando
No matter what logic signals are applied from gates 34, 35, transistor Q
3 and Q4 are both turned off, so that the synchronous motor 10 is not supplied with power supply current in either direction and remains in a stopped state.

このようにして、電源投入後、各回路系が安定
化するまでの間は、不測にシンクロナス・モータ
10が駆動されることのないようにしているが、
当該電源投入後、所定時間を経過すると、ノア・
ゲート52の一入力は上記説明の裏返しとして論
理“L”になり、したがつてこのパワー・オン・
リセツト回路50に関する限り、そのリセツト命
令は解除されることになる。
In this way, the synchronous motor 10 is prevented from being driven unexpectedly after the power is turned on until each circuit system is stabilized.
After the specified time has passed after the power is turned on, the Noah
One input of the gate 52 becomes a logic "L" as opposed to the above explanation, so this power-on
As far as reset circuit 50 is concerned, its reset command will be cancelled.

しかし、この時以降、当該ノア・ゲート52の
出力に関して優先的な意味を持つようになるの
が、この実施例でさらに追加の構成とされている
タツチ・センサ回路60の出力である。
However, from this point on, the output of the touch sensor circuit 60, which is additionally configured in this embodiment, has priority over the output of the NOR gate 52.

なお、図示していないが上記のパワー・オン・
リセツトは、公知既存の電子回路技術におけると
同様、各種集積回路部分に対しても採用されてい
て良いこと当然である。
Although not shown, the above power-on
Of course, reset may be applied to various integrated circuit sections as well as in known and existing electronic circuit technology.

さて、タツチ・センサ回路とは、遊戯者が弾発
ハンドルないし弾発グリツプを操作しているとき
だけ、その状態を検出してシンクロナス・モータ
を稼動させ、そうでないときには自動的に停止さ
せることにより、例えばグリツプ等にコインその
他を挟み込んだまま、手を離して遊戯する等の不
正を防ぐためのものであるが、この回路自体はす
でに公知であり、市販のパチンコ機に採用になつ
てからも久しいものである。
Now, the touch sensor circuit detects the condition and operates the synchronous motor only when the player is operating the trigger handle or grip, and automatically stops it when the player is not operating the trigger handle or grip. The purpose of this circuit is to prevent fraud, such as when a coin or other object is caught in a grip, etc., and then the user removes his/her hand to play the game. However, this circuit itself is already well known and has only been used in commercially available pachinko machines. It is also a long time ago.

ただし、本発明は、やはりこうした回路60の
具体的構成までも規定するものではないので、こ
こでは動作についてのみ簡単に説明するに留めて
置く。また、その検出原理にも様々なものが提案
されているが、この実施例で用いているのは人体
の持つ静電容量ないし交流接地性を利用するもの
である。
However, since the present invention does not even specify the specific configuration of such circuit 60, only the operation will be briefly described here. Also, various detection principles have been proposed, but the one used in this embodiment utilizes the capacitance or AC grounding property of the human body.

まず、弾発グリツプ等に設けた導電性センシン
グ部61に、遊戯者が手の平とか指F等を触れて
いないときには、すなわちその台が空いている
か、または遊戯者が自身の手によつて遊戯を行な
う意志がないか、ないしはまた何か物を挟んでそ
の不正弾発を図つているとき等には、発振器62
の発振周波数はフリツプ・フロツプ64を当該周
波数でばた付かせ、したがつて積分回路65を介
した後、ダイオード66で検波された直流電圧レ
ベルはインバータとして機能するノア・ゲート6
7の両入力に与えられ、ために当該ノア・ゲート
67の出力論理は論理“L”となつて、これが先
に述べたノア・ゲート52の他入力に与えられ
る。
First, if the player is not touching the conductive sensing portion 61 provided on the trigger grip or the like with the palm of the hand or fingers F, then the stand is empty or the player is using his or her own hand to play the game. If there is no intention to do so, or if there is an attempt to illegally fire the weapon by holding something in between, the oscillator 62
The oscillation frequency causes the flip-flop 64 to fluctuate at that frequency, so that after passing through the integrating circuit 65, the DC voltage level detected by the diode 66 is applied to the NOR gate 6 which functions as an inverter.
Therefore, the output logic of the NOR gate 67 becomes logic "L", which is applied to the other input of the NOR gate 52 mentioned above.

そのため、すでにパワー・オン・リセツトが解
除になつていても、当該ノア・ゲート52の出力
論理は“H”を保持し、したがつて、既述のメカ
ニズムにより両トランジスタQ3,Q4は強制的
にオフに付けられ、シンクロナス・モータ10の
駆動は強制的に止められる。
Therefore, even if the power-on reset has already been released, the output logic of the NOR gate 52 remains at "H", and therefore, both transistors Q3 and Q4 are forcibly turned off by the mechanism described above. It is turned off, and the drive of the synchronous motor 10 is forcibly stopped.

これに対し、遊戯者がセンシング部61に触れ
ると、レベル設定関係により、フリツプ・フロツ
プ64の出力は論理“L”に固定され、ためにノ
ア・ゲート67の出力は論理“H”に遷移し、こ
のときすでにパワー・オン・リセツトが解除にな
つていれば、ノア・ゲート52の出力論理はこの
ときに論理“L”となる。
On the other hand, when the player touches the sensing section 61, the output of the flip-flop 64 is fixed at logic "L" due to the level setting relationship, and therefore the output of the NOR gate 67 transitions to logic "H". If the power-on reset has already been released at this time, the output logic of the NOR gate 52 becomes logic "L" at this time.

このようになれば、抵抗R8,R9の一端は接
地され、他端が各トランジスタQ5,Q6のベー
スに接続されているのと等価となるから、同じく
それらベースに一端が接続されている抵抗R5,
R6を介して、既述のナンド・ゲート34,35
からの論理信号が有意に作用するようになり、上
記してきたメカニズムにより、シンクロナス・モ
ータ10の駆動が開始されるようになる。なお、
タツチ・センサ回路60中に示されているボリユ
ーム63は感度調整用である。
In this case, one end of the resistors R8 and R9 is grounded, and the other end is equivalent to being connected to the bases of the transistors Q5 and Q6, so the resistor R5, which has one end connected to the bases of the transistors Q5 and Q6, is equivalent to ,
Through R6, the aforementioned NAND gates 34, 35
The logic signal from the synchronous motor 10 comes to have a significant effect, and the synchronous motor 10 starts to be driven by the mechanism described above. In addition,
A volume 63 shown in touch sensor circuit 60 is for sensitivity adjustment.

以上、本発明を一つの実施例に関し説明した
が、これにのみ拘泥することはもちろんなく、任
意の改変が可能である。例えばスイツチング素子
などは、図示のトランジスタに代え、他の半導体
スイツチング素子を利用することもできる。
Although the present invention has been described above with reference to one embodiment, it is of course not limited to this, and arbitrary modifications are possible. For example, other semiconductor switching elements may be used as the switching elements instead of the illustrated transistors.

また、タツチ・センサ回路60からの出力によ
つて制御されるトランジスタは、図示の場合、ノ
ア・ゲート52を介してのトランジスタQ5,Q
6、ひいては直流電源に直列に介入したトランジ
スタQ3,Q4であつたが、論理回路系の若干の
変更により、トランジスタQ1,Q2の方を制御
するように変えることもでき、さらには直流電源
線路系に別途独立にスイツチング素子を挿入し、
これを選択的にオン、オフするように図ることも
できる。
Also, the transistors controlled by the output from the touch sensor circuit 60 are transistors Q5 and Q via a NOR gate 52 in the case shown.
6. Furthermore, transistors Q3 and Q4 intervened in series with the DC power supply, but by slightly changing the logic circuit system, it is possible to change the transistors Q1 and Q2 to control them, and furthermore, the DC power supply line system can be changed to control transistors Q1 and Q2. Insert a switching element separately and independently into
It is also possible to selectively turn this on and off.

<発明の効果> 本発明によれば、シンクロナス・モータの第
一、第二端子を周期的に直流電源の正負両端子に
対して交互に継ぎ換えることにより、直流電流を
交流電流に言わばコンバージヨンして用いている
ので、シンクロナス・モータにしてみれば、交流
電流が与えられている場合と何等、変わりないこ
とになる。換言すると、このように従来の交流駆
動と等価な結果を得ているにも拘らず、本発明に
よれば、商用交流周波数には無関係に、すなわち
地域の如何によることなく、弾発装置に単一の仕
様のシンクロナス・モータを使つても、常に所定
の弾発数を得ることができる。
<Effects of the Invention> According to the present invention, by periodically switching the first and second terminals of the synchronous motor to both the positive and negative terminals of the DC power supply, it is possible to convert DC current into AC current. Since the synchronous motor is used as a synchronous motor, it is no different from a case in which an alternating current is applied. In other words, although the results are equivalent to those of conventional AC drive, the present invention allows the bombardment device to be easily applied regardless of the commercial AC frequency, that is, regardless of the region. Even if you use a synchronous motor with one specification, you can always get the predetermined number of bullets.

また、発振周波数の可変は任意かつ容易である
ので、微調整はもとより、用いるシンクロナス・
モータにはこれまでパチンコ機において用いられ
てきた周波数用に限ることなく、広く適当なもの
を探すことができる。
In addition, since the oscillation frequency can be varied arbitrarily and easily, it can be used not only for fine adjustment but also for synchronous
The motor is not limited to the frequencies that have been used in pachinko machines so far, and a wide range of suitable motors can be found.

同様に、規定の単位時間あたりの弾発数を何等
かの事情により変える必要の出てきた場合にも、
本発明が適用されていれば、弾発装置の機構的な
改変は特に必要とせず、もちろん搭載モータの積
み換えを要することもなく、単に発振回路の発振
周波数の変更の問題にのみ、帰着させることがで
き、直ちに対応を取ることができる。
Similarly, if it becomes necessary to change the specified number of bullets per unit time for some reason,
If the present invention is applied, there is no particular need for mechanical modification of the bombardment device, and of course there is no need to reload the installed motor, and the problem is simply a change in the oscillation frequency of the oscillation circuit. and can take immediate action.

さらに、スイツチング回路には通常、半導体ス
イツチング素子が用いられるので、これに対して
タツチ・センサ回路との兼ね合いでの所定の強制
動作をさせることも容易である。
Furthermore, since a semiconductor switching element is normally used in the switching circuit, it is easy to force the element to perform a predetermined forced operation in conjunction with the touch sensor circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるパチンコ機の弾発装置用
モータの駆動制御回路の一実施例の回路構成図、
第2図は第1図示回路中の要部信号波形の説明
図、である。 図中、10はシンクロナス・モータ、11はそ
の第一の駆動電流入力端子、12は同じくその第
二の駆動電流入力端子、20は直流電源、30は
スイツチング回路、31,32はタイミング設定
回路、34,35はナンド・ゲート、36,37
は積分回路、38,39はインバータ、40は発
振回路、50はパワー・オン・リセツト回路、6
0はタツチ・センサ回路、である。
FIG. 1 is a circuit configuration diagram of an embodiment of a drive control circuit for a motor for a pachinko machine triggering device according to the present invention;
FIG. 2 is an explanatory diagram of main signal waveforms in the first illustrated circuit. In the figure, 10 is a synchronous motor, 11 is its first drive current input terminal, 12 is its second drive current input terminal, 20 is a DC power supply, 30 is a switching circuit, and 31 and 32 are timing setting circuits. , 34, 35 are Nando Gate, 36, 37
is an integration circuit, 38 and 39 are inverters, 40 is an oscillation circuit, 50 is a power-on reset circuit, and 6
0 is the touch sensor circuit.

Claims (1)

【特許請求の範囲】 1 第一、第二の駆動電流入力端子を有し、該第
一、第二の駆動電流入力端子に交流電流が供給さ
れることにより、該交流電流周波数に応じた回転
数で回転するパチンコ機の弾発装置用シンクロナ
ス・モータの駆動制御回路であつて; 商用交流電流を整流し、正負両端子間に直流電
源電圧を発生する直流電源と; 上記シンクロナス・モータを駆動するに適当な
周波数の周波数信号を発振する発振回路と; 該発振回路の発振する上記周波数信号の当該周
波数に応じ、上記直流電源の正負両電源端子に対
し、上記シンクロナス・モータの第一、第二駆動
電流入力端子を周期的に交互に継ぎ換えるスイツ
チング回路と; から成ることを特徴とするパチンコ機の弾発装置
用モータの駆動制御回路。
[Scope of Claims] 1. It has first and second drive current input terminals, and by supplying alternating current to the first and second drive current input terminals, rotation according to the frequency of the alternating current is achieved. A drive control circuit for a synchronous motor for a triggering device of a pachinko machine that rotates in number; a DC power supply that rectifies a commercial alternating current and generates a DC power supply voltage between both positive and negative terminals; an oscillation circuit that oscillates a frequency signal with a frequency suitable for driving the synchronous motor; 1. A drive control circuit for a motor for a triggering device of a pachinko machine, comprising: a switching circuit for periodically and alternately switching the first and second drive current input terminals; and;
JP20892285A 1985-09-24 1985-09-24 Drive control circuit of motor for hitting apparatus of pinball machine Granted JPS6268472A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20892285A JPS6268472A (en) 1985-09-24 1985-09-24 Drive control circuit of motor for hitting apparatus of pinball machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20892285A JPS6268472A (en) 1985-09-24 1985-09-24 Drive control circuit of motor for hitting apparatus of pinball machine

Publications (2)

Publication Number Publication Date
JPS6268472A JPS6268472A (en) 1987-03-28
JPH0559749B2 true JPH0559749B2 (en) 1993-08-31

Family

ID=16564346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20892285A Granted JPS6268472A (en) 1985-09-24 1985-09-24 Drive control circuit of motor for hitting apparatus of pinball machine

Country Status (1)

Country Link
JP (1) JPS6268472A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008043790A (en) * 2007-10-16 2008-02-28 Fujishoji Co Ltd Pinball game machine

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62284678A (en) * 1986-06-04 1987-12-10 株式会社 浅間製作所 Motor drive circuit for pinball of pinball machine
JPH0621674U (en) * 1992-03-27 1994-03-22 コパル電子株式会社 Pachinko machine hitting ball launcher
JPH07136320A (en) * 1993-11-18 1995-05-30 Act Giken:Kk Pachinko ball discharger by synchronous motor
JPH07275443A (en) * 1995-04-04 1995-10-24 Nippon Parusumootaa Kk Ball shooting device for japanese pin ball game machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008043790A (en) * 2007-10-16 2008-02-28 Fujishoji Co Ltd Pinball game machine
JP4616320B2 (en) * 2007-10-16 2011-01-19 株式会社藤商事 Bullet ball machine

Also Published As

Publication number Publication date
JPS6268472A (en) 1987-03-28

Similar Documents

Publication Publication Date Title
US4460282A (en) Timepiece stepping motor drive circuit with stepping failure compensation
JPH0559749B2 (en)
KR100202174B1 (en) Power on reset signal generating circuit
JP3896551B2 (en) Electronic board of pachinko machine
JP2002091575A (en) Constant voltage output device
JPS6150266B2 (en)
JPH06225557A (en) Drive circuit of small-sized motor
JPH0115173B2 (en)
KR900005999Y1 (en) Solenoid duct control circuit
SE447595B (en) CONNECTOR ENGINE CONDENSOR TENDER SYSTEM
JP3774038B6 (en) Power-on reset signal generation circuit
JP3973770B2 (en) Vibrating article supply device
JPH0591790A (en) Brushless motor
JP3010708B2 (en) Pulse generator
JP2964696B2 (en) Semiconductor device
JP3760744B2 (en) Constant voltage output device
JP2703656B2 (en) Power control circuit
JP3226409B2 (en) Drive circuit for vibration wave motor
JP2722348B2 (en) Oscillation circuit
JP3029128B2 (en) Power control circuit
JP2935319B2 (en) Multi vibrator
JP4343338B2 (en) Input buffer circuit
JP2001196851A (en) Detecting circuit for clock oscillation stoppage
JP2544224Y2 (en) Microcomputer time constant setting circuit
KR910006443Y1 (en) The control circuit in cuckooshape clock

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees