JPH0559626B2 - - Google Patents

Info

Publication number
JPH0559626B2
JPH0559626B2 JP62066188A JP6618887A JPH0559626B2 JP H0559626 B2 JPH0559626 B2 JP H0559626B2 JP 62066188 A JP62066188 A JP 62066188A JP 6618887 A JP6618887 A JP 6618887A JP H0559626 B2 JPH0559626 B2 JP H0559626B2
Authority
JP
Japan
Prior art keywords
terminal
input
output
data
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62066188A
Other languages
English (en)
Other versions
JPS63232541A (ja
Inventor
Yasunobu Adachi
Kenji Isobe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idec Corp
Original Assignee
Idec Izumi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idec Izumi Corp filed Critical Idec Izumi Corp
Priority to JP62066188A priority Critical patent/JPS63232541A/ja
Publication of JPS63232541A publication Critical patent/JPS63232541A/ja
Publication of JPH0559626B2 publication Critical patent/JPH0559626B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば工場、プラント等における
省線化等のための多重伝送システムに関する。
〔従来の技術〕
この種の多重伝送システムの一つに、例えば第
5図に示すようなものがある。
即ち、伝送路1に地点A〜Dにそれぞれ設けら
れたターミナル2〜5がそれぞれ接続されてお
り、各ターミナルは、例えばHDLC手順(ハイレ
ベルデータリンク制御手順)に従つて多重通信す
るための伝送制御部21,31,41,51と、
入力インタフエース用の入力部22,32,52
および/または出力インタフエース用の出力部3
3,43,53とを備えている。T21〜T24、T31
〜T34、T41〜T44、T51〜T54は、それぞれ入力用
あるいは出力用の端子である。
尚、この例の場合は、ターミナル2〜5の内の
いずれか一つが、システム全体を統括制御するマ
スタ機能を兼ね備えている。
上記のような従来の多重伝送システムにおいて
は、図中に破線で示すように各ターミナル単位
で、あるいは図示例と違つてターミナル内に入力
部や出力部が複数ユニツトある場合はターミナル
単位に加えて更にそのターミナル内の入出力部単
位で、伝送元(ソース)と伝送先(デステイネー
シヨン)とが対応づけられて(結び付けられて)、
その対応に基づいてデータが所定の順序で伝送さ
れる。これは、伝送データ中に占めるアドレスデ
ータの割合をできるだけ小さくして、伝送を効率
良く行うためである。
一例を挙げれば、図示例では、ターミナル2と
4とが対応づけられており、ターミナル2の入力
部22の端子T21,T22に入力された入力信号は、
ターミナル4の出力部43の端子T41,T42から
出力信号としてそれぞれ出力される。
〔発明が解決しようとする問題点〕
ところが上記のような多重伝送システムは、タ
ーミナル単位あるいはそれに加えて更に入出力部
単位での送信、受信の対応づけのため、システム
に柔軟性が無く、実際に工場等にシステムとして
組み込んで利用する場合、必要以上に無駄なター
ミナルや入出力部を使用せざるを得ないという問
題があつた。
例えば、第5図において、ターミナル2の入力
部22の端子T23およびターミナル3の出力部3
3の端子T34が空いていたとしても、両ターミナ
ル2,3は互いに対応づけられていないため、端
子T23の入力信号を端子T34の出力信号として伝
送することはできず、この場合は地点Aに少なく
とも入力部を有する別のターミナルを、地点Bに
少なくとも出力部を有する別のターミナルをそれ
ぞれ追加して対処する必要がある。
しかしそのようにすると、両地点A,Bに既に
にあるターミナル2,3の空入力端子および空出
力端子、並びに両地点に新たに対したターミナル
の空入力端子および空出力端子が、有効利用され
ることなく全く無駄となつてしまう。
例えば工場やプラント等の配線においては、予
めその細部を具体的に決める、つまりどの地点の
入力を何点どの地点に送るかというようなことを
予め細部まで決めるのは難しいため、上記のよう
な問題は頻繁に起こる。
これに対しては、各伝送データ毎にソースとデ
ステイネーシヨンのアドレスデータを付けて伝送
するという考えもあるが、そのようにすると伝送
データ中に占めるアドレスデータの割合が非常に
大きくなり、伝送の効率が悪くなり初期の目的に
反する。
そこでこの発明は、そのような問題を招来する
ことなく、入力信号と出力信号を1点単位で任意
に対応づけることができるようにした多重伝送シ
ステムを提供することを目的とする。
〔実施例〕
まず、この発明に係る多重伝送システムの概要
を、第1図を参照して説明する。
この例では、第5図に示したようなシステムの
伝送路1に更に、システム全体を統括制御する機
能を有するマスタターミナル6を接続し、そして
それに設定器7を接続している。尚、ここでは各
ターミナル2〜5は、いずれもマスタ機能を有し
ていないので、以下においてはスレーブターミナ
ルと呼ぶ。
この例において、各伝送データ毎にソースとデ
ステイネーシヨンのアドレスデータを付けること
なく、例えば図中に破線で示すように、各スレー
ブターミナル2〜5の各入力端子と各出力端子と
をそれぞれ1点単位で任意に対応づけることがで
きるようにしている。その対応づけの制御はマス
タターミナル6において行われ、具体的な対応づ
けの内容は設定器7によつて任意に設定可能であ
る。
従つて例えば、従来の問題点で挙げたような場
合にでも、スレーブターミナル2の入力部22の
空入力の端子T23を、スレーブターミナル3の出
力部33の空出力の端子34に対応づけることがで
きるため、これらを有効利用することができ、地
点A,Bに新たにスレーブターミナルを追加する
必要はなくなる。
以下により具体例を説明する。
第2図は、第1図のマスタターミナルの基本構
成例を示すブロツク図である。この例のマスタタ
ーミナル6は、内部バス64によつて相互に接続
されたCPU61,ROM62,RAM63、前述
したHDLC手順に従う通信制御部65およびイン
タフエース部66を備えており、通信制御部65
には前述した伝送路1が、インタフエース部66
には前述した設定器7がそれぞれ接続される。こ
れらのCPU61、ROM62、RAM63、内部
バス64および通信制御部65が、前述した伝送
制御部21〜51に相当する。
尚、当該マスタターミナル6にスレーブターミ
ナルとしての機能、即ち入出力機能をも合わせて
持たせても良く、その場合は、図中に2点鎖線で
示すように、入力部67および/または出力部6
8を更に設ければ良い。
また、前記各スレーブターミナル2〜5の基本
構成は、例えば同図において、設定器7とのイン
タフエース部66を設けない代わりに、入力部6
7および/または出力部68を設けたようなもの
である。
上記のようなマスタターミナル6におけるレジ
スタ構成例を第3図に示す。これらは、具体的に
は、例えば第2図のRAM63内の所定のエリア
を使用しても良いし、あるいは別途それ用に
EEPROMのようなものを設けても良い。
入力データバツフア83は、各ターミナル(基
本的には各スレーブターミナル2〜5。但しマス
タターミナル6が前述したように入出力をも有す
る時は当該マスタターミナル6をも含む。以下同
じ。)に入力された入力データを、集心制御レジ
スタ82内のポインタの指示に従つて一旦格納す
る。
集信制御レジスタ82には、各ターミナルから
送られて来る入力データの入力データバツフア8
3内における格納場所を各ターミナル毎に指示す
るポインタが格納されている。従つて、入力デー
タバツフア83に対するアクセス、即ち入力デー
タの書き込みおよびそれからの読み出しは、この
ポインタに従つて各ターミナル毎に行われる。
尚、各ターミナル間の入出力データの伝送は、
伝送の効率化のために、各ターミナル毎にひとか
たまりにして行われる。その場合、各ターミナル
内のどの入力端子からの、あるいはどの出力端子
に対するデータであるかの識別データは、当該ひ
とかたまりのデータに付される。より具体的に
は、送るべきデータがある入力端子または出力端
子に対応する位置のビツトのみを「1」にし、そ
の後に送るべきデータを詰めて送る。
出力データバツフア84は、各ターミナルから
出力すべき出力データとして、後述するようにし
て入力データバツフアから移送されて来るデータ
を、配信制御レジスタ85内のポインタの指示に
従つて一旦格納する。
配信制御レジスタ85内には、各ターミナルに
送るべき出力データの出力データバツフア84内
における格納場所を各ターミナル毎に指示するポ
インタが格納されている。従つて、出力データバ
ツフア84に対するアクセス、即ち出力データの
書き込みおよびそれからの読み出しは、このポイ
ンタに従つて各ターミナル毎に行われる。
対応表レジスタ81には、設定器7によつて設
定されるターミナル構成テーブル81aとネツト
リストフアイル81bとから成る対応表が格納さ
れている。
このターミナル構成テーブル81aは、各ター
ミナルの構成、例えばどのターミナルに入力部あ
るいは出力部が何ユニツト有り、各ユニツトが何
点の入力端子あるいは出力端子を有しているか等
の構成を表しており、これを用いることによつて
ターミナル構成の違いに対応できるようにしてい
る。換言すればこのようなターミナル構成テーブ
ル81aを用いるのは、前述したように各ターミ
ナル間のデータ伝送は、各ターミナル毎にひとか
たまりで行われるので、その中の特定のデータが
どの端子の対応するのかを特定するのに必要だか
らである。
ネツトリストフアイル81bは、システム全体
の各入力端子と各出力端子との結び付きを各端子
毎に表すものである。具体的には、ソース側の位
置、即ちソース側のターミナル番号、ターミナル
内の入力部のユニツト番号および入力部内の端子
番号と、デステイネーシヨン側の位置、即ちデス
テイネーシヨン側のターミナル番号、ターミナル
内の出力部のユニツト番号および出力部内の端子
番号とを、個々に対応づけるものである。
前述した入力データバツフア83内の入力デー
タを出力データバツフア84内に出力データとし
て移し替えるに当つては、このターミナル構成テ
ーブル81aとネツトリストフアイル81bとに
基づいて、かつ集信制御レジスタ82および配信
制御レジスタ85に応答して行われる。
即ち、集信制御レジスタ82内のポインタによ
つてソース側のターミナルを特定し、かつターミ
ナル構成テーブル81aによつて当該ターミナル
内の端子位置を特定することによつて、入力デー
タバツフア83から特定の端子位置の入力データ
を呼び出す。
そしてその入力データをデステイネーシヨン側
のどのターミナルのどの端子に出力データとして
伝送するかを、ネツトリストフアイル81bによ
つて特定する。
そしてそのデータを出力データとして出力デー
タバツフア84内のどのエリアに格納するかを配
信制御レジスタ85内のポインタによつて特定
し、そのエリア内のどの位置に(即ちどの順序
で)格納するかをターミナル構成テーブル81a
で特定して、そこに出力データとして格納する。
以降同様の動作を繰り返すことにより、ソース
側のターミナル毎に集められて入力データバツフ
ア83内に格納された入力データが、それぞれ伝
送先別に振り分けられ、それがデステイネーシヨ
ン側のターミナル毎に集められて出力データバツ
フア84内に格納される。
そして出力データバツフア84から各ターミナ
ル毎に当該出力データが伝送される。
尚、上記のような各動作は具体的には、通常、
システム全体の入力データを各ターミナルよりマ
スタターミナルに収集する集信サイクル、入力デ
ータを再構成して出力データとする移送サイクル
およびシステム全体の出力データを各ターミナル
へ分配する配信サイクルにおいてそれぞれ行われ
る。これを第4図を参照して説明すると次のよう
になる。
即ち、第1図のようなシステムでは、集信サイ
クルにおいて、マスタターミナル6から各スレー
ブターミナル2〜5に入力データを要求し(ステ
ツプ101)、各スレーブターミナル2〜5は、自局
が呼ばれたとき入力データを返信し(ステツプ
201)、そしてマスタターミナル6は各スレーブタ
ーミナル2〜5毎の入力データを受信して(ステ
ツプ102)それを前述したようにして入力データ
バツフア83内に格納する。
次いで移送サイクルにおいて、マスタターミナ
ル6内において、対応表、即ちターミナル構成テ
ーブル81aおよびネツトリストフアイル81b
に基づいて、入力データバツフア83内の入力デ
ータを、1入力データ、1出力データ単位の対応
づけをして、入力データを再構成して出力データ
として、それを出力データバツフア84に移送し
て格納する(ステツプ103)。
次いで配信サイクルにおいて、マスタターミナ
ル6内の出力データバツフア84から、各スレー
ブターミナル2〜5毎に出力データを送信する
(ステツプ104)。各スレーブターミナル2〜5は、
自局宛の出力データを受信し(ステツプ202)、自
局の出力部より出力信号として出力する(ステツ
プ203)。
尚、以上はマスタターミナル6が独立している
ものを説明したが、マスタターミナル6と同様の
機能を他のいずれかのターミナル内に併存させて
も良いのは勿論である。
〔発明の効果〕
以上のようにこの発明によれば、各伝送データ
毎にソースとデステイネーシヨンのアドレスデー
タを付けることなく、各ターミナルと各入力端子
と各出力端子とをそれぞれ1点単位で任意に対応
づけることができる。つまり、この発明によれば
柔軟性の大きい多重伝送システムが実現できるた
め、従来のような空入力、空出力の無駄を無くす
ることができる。
従つて例えば、当該多重伝送システムを実際に
工場やプラント等のシステムに組み込んで利用す
るような場合にでも、システム全体の細部が決定
されていなくても、実際の配線工事を進めること
ができる。つまり、具体的にどの入力信号をどの
出力信号に結びつける(配線する)かは、システ
ムの細部が決定された時に前述したような設定器
によつて設定すれば良いので、工事計画や実際の
工事の進行が非常に楽になる。またシステムの変
更や拡張時等にも制約や無駄が生じない。
【図面の簡単な説明】
第1図は、この発明に係る多重伝送システムの
概略構成例を示すブロツク図である。第2図は、
第1図のマスタターミナルの基本構成例を示すブ
ロツク図である。第3図は、第1図のマスタター
ミナルのレジスタ構成例を示す図である。第4図
は、第1図の多重伝送システムにおける交信動作
例を示すフローチヤートであり、Aはマスタター
ミナル側、Bは各スレーブターミナル側を示す。
第5図は、従来の多重伝送システムの概略構成例
を示すブロツク図である。 1……伝送路、2〜5……スレーブターミナ
ル、6……マスタターミナル、7……設定器、8
1……対応表レジスタ、81a……ターミナル構
成テーブル、81b……ネツトリストフアイル、
82……集信制御レジスタ、83……入力データ
バツフア、84……出力データバツフア、85…
…配信制御レジスタ。

Claims (1)

    【特許請求の範囲】
  1. 1 システム全体を統括制御する機能を少なくと
    も有するマスタターミナルと、複数点の入力端子
    を有し各入力端子に入力される入力信号を入力デ
    ータとしてマスタターミナルへ所定の順序で送る
    機能を少なくとも有する1台以上のスレーブター
    ミナルと、複数点の出力端子を有しマスタターミ
    ナルから所定の順序で送られて来る出力データを
    受けてそれを各出力端子から出力信号として出力
    する機能を少なくとも有する1台以上のスレーブ
    ターミナルと、マスタターミナルおよび各スレー
    ブターミナル間を接続する伝送路とを備える多重
    伝送システムであつて、前記マスタターミナル
    は、各ターミナルに入力された入力データを格納
    するデータ格納手段と、入力データ格納手段に対
    するアクセスを各ターミナル毎に行う集信制御手
    段と、各ターミナルの構成を表すターミナル構成
    テーブルを格納するターミナル構成テーブル格納
    手段と、システム全体の各入力端子と各出力端子
    との結びつきを表すネツトリストフアイルを格納
    するネツトリストフアイル格納手段と、各ターミ
    ナルから出力すべき出力データを格納する出力デ
    ータ格納手段と、出力データ格納手段に対するア
    クセスを各ターミナル毎に行う配信制御手段と、
    前記ターミナル構成テーブルおよびネツトリスト
    フアイルに基づいて、かつ前記集信制御手段およ
    び配信制御手段に応答して、入力データ格納手段
    内の入力データを出力データとして出力データ格
    納手段内に移し変えるデータ移送手段とを備え、
    更に当該システムは、マスタターミナルに対して
    前記ターミナル構成テーブルおよびネツトリスト
    フアイルを設定する設定手段を備えることを特徴
    とする多重伝送システム。
JP62066188A 1987-03-19 1987-03-19 多重伝送システム Granted JPS63232541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62066188A JPS63232541A (ja) 1987-03-19 1987-03-19 多重伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62066188A JPS63232541A (ja) 1987-03-19 1987-03-19 多重伝送システム

Publications (2)

Publication Number Publication Date
JPS63232541A JPS63232541A (ja) 1988-09-28
JPH0559626B2 true JPH0559626B2 (ja) 1993-08-31

Family

ID=13308620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62066188A Granted JPS63232541A (ja) 1987-03-19 1987-03-19 多重伝送システム

Country Status (1)

Country Link
JP (1) JPS63232541A (ja)

Also Published As

Publication number Publication date
JPS63232541A (ja) 1988-09-28

Similar Documents

Publication Publication Date Title
US4942552A (en) Method and apparatus for saving and performing industrial control commands
EP0377022A1 (en) Computing machine with hybrid communication architecture
JP2002521942A (ja) メモリ装置およびメモリ装置の作動方法
JPH0559626B2 (ja)
JP3016788B2 (ja) 装置間通信・キャッシュ一致処理方式
JPH0238968B2 (ja)
JPH0471060A (ja) 半導体集積回路
JP3265026B2 (ja) 入出力データ交換方式
JPH0439684B2 (ja)
JPH0683223B2 (ja) プログラマブル・コントロ−ラのリンクユニツト
JPS6028459B2 (ja) デ−タ伝送方式
JP2576236B2 (ja) プログラマブルコントローラの通信方法
JPS6232748A (ja) デ−タ転送装置
JPS6190204A (ja) プログラマブルコントロ−ラのリンク方式
JP3036809B2 (ja) マイクロコンピュータにおけるバッファ管理方式
JPS6262643A (ja) デ−タ伝送システム
JPH01248207A (ja) 数値制御装置
JPH04260903A (ja) プログラマブルコントローラ
JPH0362648A (ja) ポーリング方式
JPH02253751A (ja) 通信データ制御装置
JPS5955507A (ja) 並列処理型プログラマブル・コントロ−ラの制御方式
JPS6255704A (ja) 分散制御方法
JPH0319499A (ja) 分散型コントローラ
JPS62192827A (ja) フアイル送信方式
JPS6220006A (ja) プログラマブルコントロ−ラのリモ−トi/oリンク方式