JPH0556549B2 - - Google Patents
Info
- Publication number
- JPH0556549B2 JPH0556549B2 JP60288711A JP28871185A JPH0556549B2 JP H0556549 B2 JPH0556549 B2 JP H0556549B2 JP 60288711 A JP60288711 A JP 60288711A JP 28871185 A JP28871185 A JP 28871185A JP H0556549 B2 JPH0556549 B2 JP H0556549B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- information
- storage means
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 230000005856 abnormality Effects 0.000 claims description 18
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 16
- 230000007257 malfunction Effects 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体集積回路に搭載される入出力ポ
ート制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to an input/output port control circuit mounted on a semiconductor integrated circuit.
（従来技術）
従来、マイクロプロセツサ等の半導体集積回路
においては、半導体集積回路の内部ロジツクが異
常動作を起こした場合、それに伴つて入出力ポー
トの状態が不良となり、これにバス接続された他
の回路までも誤動作してしまい、システム全体が
予測不可能な誤動作状態におちいるという欠点を
もつていた。(Prior art) Conventionally, in semiconductor integrated circuits such as microprocessors, when the internal logic of the semiconductor integrated circuit malfunctions, the state of the input/output port becomes defective, and the The drawback was that even the circuits in the system malfunctioned, leaving the entire system in an unpredictable malfunction state.
又、一部の半導体集積回路には、内部あるいは
外部からの異常検知信号により、内部ロジツクを
リセツト状態あるいは待機状態にする手段を備え
たものがあるが、リセツトや待機状態により設定
される入出力ポートの状態ではシステムの誤動作
を回避することができない。何故ならば、異常を
知らせる情報をリセツトによつて出力される情報
とはシステムによつて一致しない場合があるから
である。よつて、システムにあつたポート状態を
任意にセツトできる機能が望まる。 Furthermore, some semiconductor integrated circuits are equipped with a means to reset the internal logic or put it into a standby state in response to an abnormality detection signal from inside or outside. System malfunctions cannot be avoided depending on the port status. This is because the information notifying the abnormality may not match the information output by the reset depending on the system. Therefore, it is desirable to have a function that can arbitrarily set the port status suitable for the system.
（発明の目的）
本発明の目的は、半導体集積回路の内部ロジツ
クの異常動作に対して、その入出力ポートを所望
の状態を即座に設定する事ができる入出力ポート
制御回路を提供する事である。(Object of the Invention) An object of the present invention is to provide an input/output port control circuit that can immediately set the desired state of the input/output port in response to an abnormal operation of the internal logic of a semiconductor integrated circuit. be.
本発明によれば、ある半導体集積回路の内部ロ
ジツクが異常動作を起こしても、該半導体集積回
路と結合されている他の回路を含みそのシステム
全体を、異常を起こした半導体集積回路の入出力
ポートを通じて、安全な状態に保ち、システムの
暴走を防止することができる。 According to the present invention, even if the internal logic of a semiconductor integrated circuit malfunctions, the entire system, including other circuits connected to the semiconductor integrated circuit, can be connected to the input/output circuit of the semiconductor integrated circuit that has caused the malfunction. Through the port, you can keep it in a safe state and prevent the system from going out of control.
（発明の構成）
本発明の入出力ポート制御回路は、第１の出力
情報を記憶する第１の記憶手段及び入出力ポート
の入出力モード指定情報を記憶する入出力指定情
報記憶手段を有し、前記入出力モード指定情報に
基づき入力モード或いは出力モードの設定が可能
な入出力ポート制御回路において、内部の異常動
作の検出信号に応答して前記入出力モード指定情
報記憶手段の内容の変化を禁止しその状態を保持
させる手段と、前記内部の異常動作の検出時に出
力すべき情報を記憶する第２の記憶手段と、前記
検出信号及び前記入出力モード指定情報記憶手段
に記憶されている入出力モード指定情報に応答
し、当該入出力モード指定情報が出力モードを指
定しているときは前記第１の記憶手段に代えて前
記第２の記憶手段の記憶情報を出力させ、当該入
出力モード指定情報が入力モードを指定している
ときは前記第２の記憶手段にかかわらず入力モー
ド状態を保持させる手段とを設けたことを特徴と
する。(Structure of the Invention) The input/output port control circuit of the present invention includes a first storage means for storing first output information and an input/output designation information storage means for storing input/output mode designation information of the input/output port. , in an input/output port control circuit capable of setting an input mode or an output mode based on the input/output mode designation information, a change in the contents of the input/output mode designation information storage means in response to a detection signal of an internal abnormal operation; means for inhibiting and maintaining the state; second storage means for storing information to be output when the internal abnormal operation is detected; In response to the output mode designation information, when the input/output mode designation information specifies an output mode, the storage information of the second storage means is output instead of the first storage means, and the input/output mode The present invention is characterized by further comprising means for holding the input mode state regardless of the second storage means when the specification information specifies the input mode.
（実施例）
次に図面を参照して本発明の一実施例を説明す
る。(Example) Next, an example of the present invention will be described with reference to the drawings.
第１図は、本発明の一実施例を示す要部ブロツ
ク図である。同図において、第一の出力情報記憶
手段３は半導体集積回路が正常動作している時の
出力情報である第一の出力情報を記憶すると共に
情報線１１に前記第一の出力情報を出力する回路
である。情報線１１は切り替え部４に接続され
る。また、第二の出力情報記憶手段２は半導体集
積回路が異常動作を起こした時に出力すべき第二
の出力情報を記憶すると共に、情報線１０にこの
第二の出力情報を出力するための回路である。情
報線１０は切り替え部４に接続される。さらに、
異常検知手段１は半導体集積回路が異常動作を起
こした場合、これを検知しかつ異常検知信号１２
をアクテイブ状態とし、異常動作未検出の場合は
異常検知信号１２を出さない。異常検知信号１２
は切り替え部４及び入出力指定情報保持手段１９
に供給される。切り替え部４は異常検知信号１２
がアクテイブ状態でない時、情報線１１と出力情
報線１３とを接続し、一方異常検知信号１２がア
クテイブ状態の時は情報線１０と出力信号線１３
とを接続する。入出力指定情報保持手段１９は異
常検知信号１２がアクテイブ状態でない時、入出
力指定情報記憶手段７の内容の適時変化を許可
し、異常検知信号１２がアクテイブ状態の時、入
出力指定情報記憶手段７の内容の変化を禁止し、
これを保持する。入出力指定情報記憶手段７は入
出力ポートの入出力モードを指定する情報を記憶
し、これが出力モードである場合は出力モード指
定信号１４をアクテイブ状態とし、入力モードで
ある場合は入力モード指定信号１５をアクテイブ
状態とする。出力モード指定信号１４は出力バツ
フア５へ供給され、入力モード指定信号１５は入
力バツフア６へ供給される。出力バツフア５は出
力モード指定信号１４がアクテイブ状態の時、出
力情報線１３の内容を情報線１６を通じ入出力端
子１８から出力する。さらに、出力モード指定信
号１４がアクテイブ状態でない時、情報線１６に
対しハイインピーダンスとなる。 FIG. 1 is a block diagram of essential parts showing one embodiment of the present invention. In the figure, a first output information storage means 3 stores first output information that is output information when the semiconductor integrated circuit is operating normally, and outputs the first output information to an information line 11. It is a circuit. The information line 11 is connected to the switching unit 4. Further, the second output information storage means 2 stores second output information to be output when the semiconductor integrated circuit malfunctions, and is a circuit for outputting this second output information to the information line 10. It is. The information line 10 is connected to the switching section 4. moreover,
An abnormality detection means 1 detects abnormal operation of the semiconductor integrated circuit and sends an abnormality detection signal 12.
is in an active state, and the abnormality detection signal 12 is not output when no abnormal operation is detected. Abnormality detection signal 12
is the switching unit 4 and the input/output designation information holding means 19
is supplied to The switching unit 4 receives the abnormality detection signal 12
When the abnormality detection signal 12 is not active, the information line 11 and the output information line 13 are connected, and when the abnormality detection signal 12 is active, the information line 10 and the output signal line 13 are connected.
Connect with. The input/output designation information storage means 19 allows the contents of the input/output designation information storage means 7 to change in a timely manner when the abnormality detection signal 12 is not in an active state, and allows the contents of the input/output designation information storage means 7 to be changed in a timely manner when the abnormality detection signal 12 is in an active state. Prohibits changes in the contents of 7.
hold this. The input/output designation information storage means 7 stores information designating the input/output mode of the input/output port, and when it is the output mode, it makes the output mode designation signal 14 active, and when it is the input mode, it activates the input mode designation signal 14. 15 is in the active state. The output mode designation signal 14 is supplied to the output buffer 5, and the input mode designation signal 15 is supplied to the input buffer 6. The output buffer 5 outputs the contents of the output information line 13 from the input/output terminal 18 through the information line 16 when the output mode designation signal 14 is in an active state. Furthermore, when the output mode designation signal 14 is not in an active state, it becomes high impedance with respect to the information line 16.
また、入力バツフア６は入力モード指定信号１
５がアクテイブ状態の時、入出力端子１８から情
報線１６を通じ入力情報を入力し、入力情報線１
７を通じ内部回路へこれを伝達し、入力モード指
定信号１５がアクテイブ状態でない時は入力動作
を行なわず、入力情報線１７に対してはハイイン
ピーダンスとなる。 In addition, the input buffer 6 is connected to the input mode designation signal 1.
5 is in the active state, input information is input from the input/output terminal 18 through the information line 16, and the input information line 1
When the input mode designation signal 15 is not active, no input operation is performed and the input information line 17 becomes high impedance.
尚、本実施例において、異常検知の対象として
は電源電圧の低下がCPUの暴走などの検出が考
えられ、また、第二出力情報記憶手段としては、
フリツプフロツプなどを設け、プログラムにより
内容を設定できるものや、マスクROMなどと同
様にマスク変更によつて半導体集積回路の製造時
に所定の状態に設定するものが考えられる。 In this embodiment, the target of abnormality detection may be detection of a drop in power supply voltage or runaway of the CPU, and the second output information storage means is
It is conceivable that a flip-flop or the like is provided and the contents can be set by a program, or that a predetermined state is set at the time of manufacturing a semiconductor integrated circuit by changing the mask, similar to a mask ROM.
さらに、異常検知手段はかならずしも半導体集
積回路の内部に設ける必要はなく、外部の異常検
知手段から発生される異常検知信号を端子から取
り込むという方法も可能である。 Furthermore, the abnormality detection means does not necessarily need to be provided inside the semiconductor integrated circuit, and it is also possible to take in an abnormality detection signal generated from an external abnormality detection means from the terminal.
（発明の効果）
以上説明したように本発明によれば、半導体集
積回路が異常動作をはじめた場合、即座に入出力
端子を適切な入出力状態に設定し、半導体集積回
路の応用システムの動作を停止するよう制御する
など、安全な状態に保つことができるので、半導
体集積回路の応用システムの誤動作を効果的に防
止することができる。(Effects of the Invention) As explained above, according to the present invention, when a semiconductor integrated circuit starts to operate abnormally, the input/output terminals are immediately set to an appropriate input/output state, and the applied system of the semiconductor integrated circuit operates. Since it is possible to maintain a safe state by, for example, controlling the circuit to stop, malfunctions of semiconductor integrated circuit application systems can be effectively prevented.
第１図は本発明の一実施例の要部ブロツク図で
ある。
１……異常検知手段、２……第二出力情報記憶
手段（異常動作時の出力情報）、３……第一出力
情報記憶手段（正常動作時の出力情報）、４……
切り替え部、５……出力バツフア、６……入力バ
ツフア、７……入出力指定情報記憶手段、８……
第二出力情報記憶手段への出力情報、９……第一
出力情報記憶手段への出力情報、１０……第二出
力情報記憶手段から出力される出力情報、１１…
…第一出力情報記憶手段から出力される出力情
報、１２……異常検知信号、１３……出力バツフ
アへの出力情報、１４……出力モード指定信号、
１５……入力モード指定信号、１６……入出力端
子と接続している情報線、１７……入力情報線、
１８……入出力端子、１９……入出力指定情報保
持手段（入出力指定情報記憶手段の内容を保持す
る手段）。
FIG. 1 is a block diagram of essential parts of an embodiment of the present invention. 1... Abnormality detection means, 2... Second output information storage means (output information during abnormal operation), 3... First output information storage means (output information during normal operation), 4...
switching unit, 5...output buffer, 6...input buffer, 7...input/output designation information storage means, 8...
Output information to the second output information storage means, 9... Output information to the first output information storage means, 10... Output information output from the second output information storage means, 11...
...Output information output from the first output information storage means, 12...Anomaly detection signal, 13...Output information to the output buffer, 14...Output mode designation signal,
15...Input mode designation signal, 16...Information line connected to the input/output terminal, 17...Input information line,
18... Input/output terminal, 19... Input/output designation information holding means (means for holding the contents of the input/output designation information storage means).
Claims (1)
び入出力ポートの入出力モード指定情報を記憶す
る入出力指定情報記憶手段を有し、前記入出力モ
ード指定情報に基づき入力モード或いは出力モー
ドの設定が可能な入出力ポート制御回路におい
て、内部の異常動作の検出信号に応答して前記入
出力モード指定情報記憶手段の内容の変化を禁止
しその状態を保持させる手段と、前記内部の異常
動作の検出時に出力すべき情報を記憶する第２の
記憶手段と、前記検出信号及び前記入出力モード
指定情報記憶手段に記憶されている入出力モード
指定情報に応答し、当該入出力モード指定情報が
出力モードを指定しているときは前記第１の記憶
手段に代えて前記第２の記憶手段の記憶情報を出
力させ、当該入出力モード指定情報が入力モード
を指定しているときは前記第２の記憶手段にかか
わらず入力モード状態を保持させる手段とを設け
たことを特徴とする入出力ポート制御回路。1. A first storage means for storing first output information and an input/output designation information storage means for storing input/output mode designation information of the input/output port, and the input mode or output mode is selected based on the input/output mode designation information. In an input/output port control circuit capable of setting an internal abnormality, means for inhibiting a change in contents of the input/output mode specifying information storage means and maintaining the state in response to a detection signal of an internal abnormality; a second storage means for storing information to be output when an operation is detected; and a second storage means for storing information to be output when an operation is detected; specifies an output mode, outputs the storage information of the second storage means instead of the first storage means, and when the input/output mode designation information specifies an input mode, outputs the storage information of the second storage means instead of the first storage means 2. An input/output port control circuit characterized in that the input/output port control circuit is provided with means for holding the input mode state regardless of the storage means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288711A JPS62145454A (en) | 1985-12-20 | 1985-12-20 | Input and output port control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288711A JPS62145454A (en) | 1985-12-20 | 1985-12-20 | Input and output port control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145454A JPS62145454A (en) | 1987-06-29 |
| JPH0556549B2 true JPH0556549B2 (en) | 1993-08-19 |
Family
ID=17733697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288711A Granted JPS62145454A (en) | 1985-12-20 | 1985-12-20 | Input and output port control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145454A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03207234A (en) * | 1990-01-08 | 1991-09-10 | Mitsubishi Electric Corp | Brush unit for rotating electric machine |
| JPH04160438A (en) * | 1990-10-23 | 1992-06-03 | Mitsubishi Electric Corp | Semiconductor device |
| JP2807406B2 (en) * | 1993-12-15 | 1998-10-08 | 三菱電機株式会社 | Remote I / O device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498149A (en) * | 1978-01-19 | 1979-08-02 | Fujitsu Ltd | Microprocessor |
| JPS603755A (en) * | 1983-06-22 | 1985-01-10 | Matsushita Electric Ind Co Ltd | Output port circuit |
-
1985
- 1985-12-20 JP JP60288711A patent/JPS62145454A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498149A (en) * | 1978-01-19 | 1979-08-02 | Fujitsu Ltd | Microprocessor |
| JPS603755A (en) * | 1983-06-22 | 1985-01-10 | Matsushita Electric Ind Co Ltd | Output port circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62145454A (en) | 1987-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3015388B2 (en) | Monolithic integrated circuit for power supply | |
| JPH10243544A (en) | Protective circuit against overcurrent and, method of protection by protective circuit against overcurrent | |
| JPH0556549B2 (en) | ||
| JP2002062903A (en) | Control device | |
| JPH0519911A (en) | Power supply circuit | |
| JP2903031B2 (en) | Power supply circuit for electric discharge machine | |
| JP3011205U (en) | Memory IC protection circuit | |
| JPH02178058A (en) | Protecting device of printer and printer | |
| JPS63180117A (en) | Processing system for power failure of computer system | |
| JPH02173831A (en) | Duplex central processing unit | |
| JP3002223B2 (en) | Power protection circuit | |
| JP2580673B2 (en) | Power control device | |
| JPS5832420B2 (en) | program control electronics | |
| JPH057602Y2 (en) | ||
| JPH0319007A (en) | Power unit | |
| JPS6210717A (en) | Control system for electric power source of computer | |
| JPS5825286B2 (en) | input/output device | |
| JPH06141535A (en) | Dc-dc converter | |
| JP4336463B2 (en) | Power control circuit | |
| JPH10171936A (en) | Pc card | |
| JP2002006906A (en) | Programmable controller and i/o devices connected to programmable controller | |
| JPS61249145A (en) | Runaway preventing method for microcomputer | |
| JPS5870333A (en) | Cmos integrated circuit device of dynamic type | |
| JPH02128259A (en) | Cache memory circuit | |
| JPH0232414A (en) | Over-current limiting circuit |