JPH0555904B2 - - Google Patents

Info

Publication number
JPH0555904B2
JPH0555904B2 JP60224419A JP22441985A JPH0555904B2 JP H0555904 B2 JPH0555904 B2 JP H0555904B2 JP 60224419 A JP60224419 A JP 60224419A JP 22441985 A JP22441985 A JP 22441985A JP H0555904 B2 JPH0555904 B2 JP H0555904B2
Authority
JP
Japan
Prior art keywords
data
data transfer
transfer device
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60224419A
Other languages
Japanese (ja)
Other versions
JPS6282452A (en
Inventor
Shigemitsu Takada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP22441985A priority Critical patent/JPS6282452A/en
Publication of JPS6282452A publication Critical patent/JPS6282452A/en
Publication of JPH0555904B2 publication Critical patent/JPH0555904B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ転送装置、特に複数台の論理装
置の間を接続してデータの転送を行なうデータ転
送装置の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data transfer device, and particularly to an improvement in a data transfer device that connects a plurality of logical devices and transfers data.

〔従来の技術〕[Conventional technology]

一般にデータ処理システムは主記憶装置、演算
装置、入出力装置などのような論理装置から構成
されている。これらの論理装置を互いに接続して
データを転送するデータ転送装置は各論理装置の
接続条件を満足させ、かつ全体としてデータ処理
システムの機能を発揮させている。
Generally, a data processing system is composed of logical devices such as a main memory, an arithmetic unit, an input/output device, and the like. A data transfer device that connects these logical devices to each other and transfers data satisfies the connection conditions of each logical device and allows the data processing system to function as a whole.

このようなデータ転送装置は特定の論理装置を
接続するための専用の装置としては容易に実現す
ることができる。しかしながら同一の機能を有す
る論理装置であつてもそれを他に接続するケーブ
ルのピンに対応するデータの種別が異なつている
場合には、そのデータ転送装置はまつたく使用で
きない。すなわち上記のような場合には、その論
理装置に適合した接続ケーブルを新たに作製する
か、またはケーブルのピンに接続する回路構成を
変更した回路パツケージを用意するとかしなけれ
ばならないという欠点がある。したがつて設計お
よび製造の工数が増加し、さらに部品管理および
保守管理を繁雑にしている。
Such a data transfer device can be easily realized as a dedicated device for connecting a specific logical device. However, even if the logical devices have the same function, if the types of data corresponding to the pins of the cables connecting the logical devices are different, the data transfer device cannot be used at all. That is, in the above case, there is a drawback that a new connection cable suitable for the logic device must be created, or a circuit package with a modified circuit configuration connected to the pins of the cable must be prepared. This increases the number of man-hours for design and manufacturing, and further complicates parts management and maintenance management.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明が解決しよとする問題点、換言すれば本
発明の目的は接続ケーブルのピンに対応するデー
タの種別を容易に変更することができるようにし
て上記の欠点を改善したデータ転送装置を提供す
ることにある。
The problem to be solved by the present invention, in other words, the purpose of the present invention is to provide a data transfer device that improves the above-mentioned drawbacks by making it possible to easily change the type of data corresponding to the pin of the connection cable. It is about providing.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のデータ転送装置は、主記憶装置、演算
装置、入出力装置などのような複数台の論理装置
の間を接続してデータの転送を行なうデータ転送
装置において、前記論理装置と前記データ転送装
置とを接続する接続ケーブルの複数個のピンの
各々に対応する前記データの種別を設定する制御
信号を送出する制御回路と、前記制御信号に従つ
て前記ピンの各々に対応する前記データの種別を
変更するデータ選択回路と、前記制御信号に従つ
て前記データの転送方向を切替える方向切替回路
とを有して構成される。
The data transfer device of the present invention is a data transfer device that connects and transfers data between a plurality of logical devices such as a main storage device, an arithmetic unit, an input/output device, etc. a control circuit that sends out a control signal that sets the type of data corresponding to each of a plurality of pins of a connection cable that connects the device; and a type of data that corresponds to each of the pins according to the control signal. and a direction switching circuit that switches the transfer direction of the data according to the control signal.

〔実施例〕〔Example〕

以下、本発明によるデータ転送装置について図
面を参照しながら説明する。
Hereinafter, a data transfer device according to the present invention will be explained with reference to the drawings.

第1図は本発明によるデータ転送装置の構成を
示す概念図である。同図においてデータ転送装置
1は接続ピンP1,P2〜Pnに対してデータA,B
〜Nの接続を変更するデータ選択回路2、接続ピ
ンP1,P2〜Pnに対してデータA,B〜Nの転送
方向の切替を行なう方向切替回路3、接続ピン
P1,P2〜Pnに対応してデータA,B〜Nの接続
が設定されたとき、それに従つて上記のデータ選
択回路2および方向切替回路3を制御する制御回
路4とから構成されている。したがつてデータ転
送装置1は制御回路4に従つて接続ピンP1,P2
〜PnにデータA,B〜Nを異なる配列によつて
接続することができる。
FIG. 1 is a conceptual diagram showing the configuration of a data transfer device according to the present invention. In the figure, a data transfer device 1 transfers data A and B to connection pins P 1 , P 2 to Pn.
A data selection circuit 2 for changing the connection of ~N, connection pins P1 , P2 , a direction switching circuit 3 for switching the transfer direction of data A, B~N for ~Pn, a connection pin
It is composed of a control circuit 4 that controls the data selection circuit 2 and the direction switching circuit 3 according to the connection of data A, B to N corresponding to P 1 , P 2 to Pn. There is. Therefore, the data transfer device 1 connects the connection pins P 1 and P 2 according to the control circuit 4.
~Pn can be connected to data A, B~N in different arrangements.

第2図は本発明の一実施例を示すブロツク図で
ある。同図においてデータ転送装置10は第一選
択回路11、第二選択回路12、第一切替回路1
3、第二切替回路14、およびモードレジスタ1
5を有して構成されている。
FIG. 2 is a block diagram showing one embodiment of the present invention. In the figure, a data transfer device 10 includes a first selection circuit 11, a second selection circuit 12, and a first switching circuit 1.
3, second switching circuit 14 and mode register 1
5.

第一選択回路11はデータ信号AおよびBを入
力し、選択信号101に従つてデータ信号Aまた
はBのいずれか一方を選択して接続ピンP1へ送
出する。同様にして第二選択回路12は後述する
第一切替回路13および第二切替回路14が送出
するデータ信号を入力し、選択信号101に従つ
てデータ信号Cを選択して送出する。
The first selection circuit 11 inputs the data signals A and B, selects either the data signal A or B according to the selection signal 101, and sends it to the connection pin P1 . Similarly, the second selection circuit 12 receives data signals sent out by a first switching circuit 13 and a second switching circuit 14, which will be described later, and selects and sends out the data signal C according to the selection signal 101.

第一切替回路13はデータ信号Bを入力し、切
替信号102に従つてそれを接続ピンP2へ送出
する。同時に接続ピンP2に顕在するデータ信号
を常時第二選択回路12へ送出している。また第
二切替回路14はデータ信号Aを入力し、選択信
号101に従つてそれを接続ピンP3へ送出する。
同時に接続ピンP3に顕在するデータ信号を常時
第二選択回路12へ送出している。
The first switching circuit 13 receives the data signal B and sends it to the connection pin P 2 according to the switching signal 102. At the same time, the data signal present at the connection pin P2 is constantly sent to the second selection circuit 12. The second switching circuit 14 also receives the data signal A and sends it to the connection pin P 3 in accordance with the selection signal 101.
At the same time, the data signal present at the connection pin P3 is constantly sent to the second selection circuit 12.

なおドライバDおよびレジーバRはそれぞれデ
ータ信号の送受を行なうバツフアアンプである。
Note that the driver D and the receiver R are buffer amplifiers that transmit and receive data signals, respectively.

モードレジスタ15は接続ピンP1,P2および
P3に接続される論理装置に従つてその内容を変
更して設定する。同図の場合モードレジスタ15
はONまたはOFFの二条件を設定できる。
Mode register 15 connects connection pins P 1 , P 2 and
Change its contents and set it according to the logical device connected to P3 . In the case of the same figure, mode register 15
can set two conditions: ON or OFF.

第3図は上記のデータ転送装置10の動作を示
す説明図である。同図においてモードレジスタ1
5がOFFのとき接続ピンP1,P2およびP3にはそ
れぞれデータ信号A,BおよびCが顕在する。す
なわちそのとき選択信号101が“0”、切替信
号102が“1”となるので、第一選択回路11
はデータ信号Aを選択してそれを接続ピンP1
送出し、第一切替回路13はデータ信号Bを接続
ピンP2に送出し、第二切替回路14および第二
選択回路12がデータ信号Cを接続ピンP3に対
応付ける。
FIG. 3 is an explanatory diagram showing the operation of the data transfer device 10 described above. In the figure, mode register 1
5 is OFF, data signals A, B and C are present at the connection pins P 1 , P 2 and P 3 respectively. That is, at that time, the selection signal 101 becomes "0" and the switching signal 102 becomes "1", so the first selection circuit 11
selects the data signal A and sends it to the connection pin P 1 , the first switching circuit 13 sends the data signal B to the connection pin P 2 , the second switching circuit 14 and the second selection circuit 12 select the data signal Associate C with connection pin P3 .

またモードレジスタ15がONのときは接続ピ
ンP1,P2およびP3にはそれぞれデータ信号B,
CおよびAが顕在する。すなわちそのとき選択信
号101が“1”、切替信号102が“0”とな
るので、第一選択回路11はデータ信号Bを選択
してそれを接続ピンP1に送出し、第二切替回路
14はデータ信号Aを接続ピンP3に送出し、第
一切替回路13および第二選択回路12がデータ
信号Cを接続ピンP2に対応付ける。
Furthermore, when the mode register 15 is ON, the connection pins P 1 , P 2 and P 3 are connected to the data signal B, respectively.
C and A are evident. That is, at that time, the selection signal 101 becomes "1" and the switching signal 102 becomes "0", so the first selection circuit 11 selects the data signal B and sends it to the connection pin P 1 , and the second switching circuit 14 sends the data signal A to the connection pin P 3 , and the first switching circuit 13 and the second selection circuit 12 associate the data signal C with the connection pin P 2 .

上記のようにしてモードレジスタ15の設定を
変更することによつてデータ信号A,BおよびC
と接続ピンP1,P2およびP3との対応関係を容易
に変更することができる。
By changing the settings of the mode register 15 as described above, data signals A, B and C
The correspondence relationship between and the connecting pins P 1 , P 2 and P 3 can be easily changed.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように本発明のデータを
転送装置によればその制御回路の設定条件を変更
することによつてデータ信号と接続ピンとの対応
関係を変更することができるので、データ信号と
接続ピンとの対応関係が異なる論理装置を接続す
るときに接続ケーブルを新たに作製したり接続回
路の構成を変更したりする必要がなくなるという
効果がある。したがつて設計および製造の工数を
削減することができ、さらに部品管理および保守
管理を単純化できる。
As explained above in detail, according to the data transfer device of the present invention, the correspondence relationship between the data signal and the connection pin can be changed by changing the setting conditions of the control circuit. This has the effect of eliminating the need to create a new connection cable or change the configuration of a connection circuit when connecting logic devices that have different correspondences with connection pins. Therefore, design and manufacturing man-hours can be reduced, and parts management and maintenance management can be simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるデータ転送装置を説明す
る概念図、第2図は本発明の一実施例を示すブロ
ツク図、第3図は第2図の実施例の動作を示す説
明図である。 1……データ転送装置、2……データ選択回
路、3……方向切替回路、4……制御回路。
FIG. 1 is a conceptual diagram illustrating a data transfer apparatus according to the present invention, FIG. 2 is a block diagram illustrating an embodiment of the present invention, and FIG. 3 is an explanatory diagram illustrating the operation of the embodiment of FIG. 2. 1... Data transfer device, 2... Data selection circuit, 3... Direction switching circuit, 4... Control circuit.

Claims (1)

【特許請求の範囲】 1 主記憶装置、演算装置、入出力装置などのよ
うな複数台の論理装置の間を接続してデータの転
送を行なうデータ転送装置において、 前記論理装置と前記データ転送装置とを接続す
る接続ケーブルの複数個のピンの各々に対応する
前記データの種別を設定する制御信号を送出する
制御回路と、 前記制御信号に従つて前記ピンの各々に対応す
る前記データの種別を変更するデータ選択回路
と、 前記制御信号に従つて前記データの転送方向を
切替える方向切替回路と、 を有することを特徴とするデータ転送装置。
[Scope of Claims] 1. A data transfer device that connects and transfers data between a plurality of logical devices such as a main storage device, an arithmetic unit, an input/output device, etc., comprising: the logical device and the data transfer device; a control circuit that sends a control signal that sets the type of data corresponding to each of a plurality of pins of a connection cable connecting the connection cable; A data transfer device comprising: a data selection circuit for changing the data; and a direction switching circuit for switching the data transfer direction according to the control signal.
JP22441985A 1985-10-07 1985-10-07 Data transfer device Granted JPS6282452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22441985A JPS6282452A (en) 1985-10-07 1985-10-07 Data transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22441985A JPS6282452A (en) 1985-10-07 1985-10-07 Data transfer device

Publications (2)

Publication Number Publication Date
JPS6282452A JPS6282452A (en) 1987-04-15
JPH0555904B2 true JPH0555904B2 (en) 1993-08-18

Family

ID=16813480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22441985A Granted JPS6282452A (en) 1985-10-07 1985-10-07 Data transfer device

Country Status (1)

Country Link
JP (1) JPS6282452A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552130A (en) * 1978-10-11 1980-04-16 Nec Corp Information processing unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552130A (en) * 1978-10-11 1980-04-16 Nec Corp Information processing unit

Also Published As

Publication number Publication date
JPS6282452A (en) 1987-04-15

Similar Documents

Publication Publication Date Title
US4635250A (en) Full-duplex one-sided cross-point switch
US3984819A (en) Data processing interconnection techniques
US5136188A (en) Input/output macrocell for programmable logic device
US3573741A (en) Control unit for input/output devices
US4322794A (en) Bus connection system
US6696316B2 (en) Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller
US5034634A (en) Multiple level programmable logic integrated circuit
JPH0555904B2 (en)
JP2687776B2 (en) Package identification number setting method
JP2655609B2 (en) I / O circuit
US4841298A (en) Bit pattern conversion system
JPH0713917A (en) Configuration change system
US6791358B2 (en) Circuit configuration with signal lines for serially transmitting a plurality of bit groups
JPH0454510Y2 (en)
SU479103A1 (en) Device for interfacing distributed computing systems
SU1608640A1 (en) Cell of switching circuit
JPH01106255A (en) Logical device
JP2552027B2 (en) I / O controller number setting method
JPS61246803A (en) Programmable controller
JPH05183424A (en) Field programmable gate array
JPH04289776A (en) Data transmission method between a plurality of inverters
JPS62266645A (en) Serial interface circuit
JPH0296210A (en) Input/output circuit
JPS62185337A (en) Gate array
JPS6116658U (en) priority transfer device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees