SU1608640A1 - Cell of switching circuit - Google Patents
Cell of switching circuit Download PDFInfo
- Publication number
- SU1608640A1 SU1608640A1 SU884467362A SU4467362A SU1608640A1 SU 1608640 A1 SU1608640 A1 SU 1608640A1 SU 884467362 A SU884467362 A SU 884467362A SU 4467362 A SU4467362 A SU 4467362A SU 1608640 A1 SU1608640 A1 SU 1608640A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- information
- output
- inputs
- cell
- input
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл построени коммутирующих сетей. Цель изобретени - расширение функциональных возможностей за счет обеспечени двунаправленной передачи. Ячейка коммутирующей сети содержит информационные входы-выходы 1 и 2, управл ющие входы 3 - 5, коммутаторы 6 и 7, буферные элементы 8 - 11 с трехстабильными выходами, информационные входы-выходы 12 и 13. За счет подачи на управл ющие входы различных комбинаций сигналов обеспечиваетс восемь вариантов коммутации информационных входов-выходов. 2 ил.The invention relates to computing and is intended to build switching networks. The purpose of the invention is to enhance the functionality by providing bidirectional transmission. The switching network cell contains information inputs-outputs 1 and 2, control inputs 3–5, switches 6 and 7, buffer elements 8–11 with three-stable outputs, information inputs-outputs 12 and 13. By supplying various combinations to the control inputs Signals provides eight options for switching information I / O. 2 Il.
Description
Изобретение относится к вычислительной технике и предназначено для построения коммутирующих сетей.The invention relates to computer technology and is intended for the construction of switching networks.
Цель изобретения - расширение функциональных возможностей ячейки коммутирующей сети за счет обеспечения двунаправленной передачи информации,На фиг.1 представлена структурная схема ячейки коммутирующей сети; на фиг.2 варианты коммутации информационных ‘ входов-выходов.The purpose of the invention is the expansion of the functionality of the cell switching network by providing bi-directional transmission of information, Figure 1 presents the structural diagram of the cell switching network; figure 2 options for switching information ‘inputs / outputs.
Ячейка коммутирующей сети содержит информационные входы-выходы 1 и 2, управляющие входы 3-5, коммутаторы 6 и 7, буферные элементы 8 - 11 с трехстабильными выходами, информационные входы-выходы 12 и 13.A switching network cell contains information inputs-outputs 1 and 2, control inputs 3-5, switches 6 and 7, buffer elements 8 - 11 with three-stable outputs, information inputs and outputs 12 and 13.
Ячейка коммутирующей сети работает следующим образом.The cell switching network operates as follows.
Направление передачи информации в ячейке коммутирующей сети определяется сигналом на управляющем входе 4. Для передачи информации с информационных входов-выходов 1 и 2 на информационные входы-выходы 12 и 13 на управляющий вход 4 необходимо подать сигнал логического 0, который установит буферные элементы 8 и 9 в третье состояние и разрешит передачу информации через буферные элементы 10 и 11. Сигнал логического 0 с управляющего входа 4 поступает на первые управляющие входы коммутаторов 6 и 7 и устанавливает их в положение, когда на выход может поступать информация только с информационных входов-выходов 1 или 2. Выбор информационного входа-выхода 1 или 2, с которого информация будет передаваться на выход коммутаторов 6 и 7, производится с помощью информации на управляющих входах 3 (для коммутатора 6) и 5 (для коммутатора 7). Так, при сигнале логического 0 на управляющем входе 3 на выход коммутатора 6 поступает информация с информационного входа-выхода 1, а при сигнале логической Г - с входа-выхода 2. Аналогично информация с управляющего входа 5 управляет переключением коммутатора 7.The direction of information transfer in the cell of the switching network is determined by the signal at the control input 4. To transmit information from the information inputs-outputs 1 and 2 to the information inputs-outputs 12 and 13 to the control input 4, it is necessary to apply a logic 0 signal that will set buffer elements 8 and 9 in the third state and will allow the transfer of information through the buffer elements 10 and 11. The logic 0 signal from the control input 4 is fed to the first control inputs of the switches 6 and 7 and sets them to a position where the output can Only provide information from information inputs-outputs 1 or 2. The choice of information input-output 1 or 2, from which information will be transmitted to the output of switches 6 and 7, is made using information on control inputs 3 (for switch 6) and 5 (for switch 7). So, with a logic 0 signal at the control input 3, the output of the switch 6 receives information from the information input-output 1, and with a logical signal G from the input-output 2. Similarly, the information from the control input 5 controls the switching of the switch 7.
Для передачи информации с входов-выходов 12 и 13 на входы-выходы 1 и 2 на управляющий вход 4 необходимо подать сигнал логической ”1, который установит буферные элементы 10 и 11 в третье состо.яние и разрешит передачу информации че рез буферные элементы 8 и 9. Сигнал логической 1 с управляющего входа 4 устанавливает коммутаторы 6 и 7 на передачу информации только с входов-выходов 12 и 13. Выбор входа-выхода 12 и 13, с которого информация будет передаваться на выход коммутатора 6 и 7, производится так же, как и в первом случае, с помощью информации и с управляющих входов 3 и 5.To transfer information from inputs-outputs 12 and 13 to inputs-outputs 1 and 2 to control input 4, it is necessary to apply a logic 1 signal that sets buffer elements 10 and 11 to the third state and allows information to be transmitted through buffer elements 8 and 9. The logical 1 signal from the control input 4 sets the switches 6 and 7 to transmit information only from inputs-outputs 12 and 13. The choice of input-output 12 and 13, from which information will be transmitted to the output of the switch 6 and 7, is performed in the same way as in the first case, using information and managing their inputs are 3 and 5.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884467362A SU1608640A1 (en) | 1988-07-29 | 1988-07-29 | Cell of switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884467362A SU1608640A1 (en) | 1988-07-29 | 1988-07-29 | Cell of switching circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1608640A1 true SU1608640A1 (en) | 1990-11-23 |
Family
ID=21392654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884467362A SU1608640A1 (en) | 1988-07-29 | 1988-07-29 | Cell of switching circuit |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1608640A1 (en) |
-
1988
- 1988-07-29 SU SU884467362A patent/SU1608640A1/en active
Non-Patent Citations (1)
Title |
---|
Et реинов Е.В., Прангишвили И,В. Цифровые автоматы с настраиваемой структо- рой. -М.: Э нерги , 1974, с. 139, рис. 5-3. Анторское свидетельство СССР N; 1462279, кл. G 06 F 1/00, Н 03 К 17/02, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4635250A (en) | Full-duplex one-sided cross-point switch | |
ES2015817A6 (en) | Communication switching element. | |
AU6774500A (en) | Scalable switching fabric | |
CA2098358A1 (en) | Optical Switch for Fast Cell-Switching Networks | |
EP0468669B1 (en) | Optical shift register | |
US4188547A (en) | Multi-mode control logic circuit for solid state relays | |
SU1608640A1 (en) | Cell of switching circuit | |
US4342927A (en) | CMOS Switching circuit | |
GB2281475A (en) | Digital switching system interconnecting buses with incompatible protocols | |
JPS56103753A (en) | Data transmission system between electronic computers | |
US5422493A (en) | Asynchronous bidirectional node switch | |
SU1603367A1 (en) | Element of sorting network | |
CA2247914A1 (en) | A control architecture for a homogeneous routing structure | |
JPS5730427A (en) | Signal automatic switching circuit | |
KR850004669A (en) | Selection and locking circuits in arithmetic function circuits | |
SE9800758D0 (en) | Optical coupling means with recirculating structure and optical coupling method for this | |
EP0228156A3 (en) | Test system for vlsi circuits | |
JPS57168324A (en) | Bus control circuit | |
YADLOWSKY | The mock counter: A hybrid optical-electronic counter using fiber delay line memory | |
SU1396255A1 (en) | Device for shaping relative bipulse signal | |
SU1686430A1 (en) | Signal shaper as power is switched on/off | |
SU1474661A1 (en) | Multichannel multicomputer system interface | |
SU1124308A1 (en) | Interruption control unit | |
SU1524184A1 (en) | Decoder with check | |
SU1668976A1 (en) | Controllable optic signal delay line |