JPH0555555A - レーザサイリスタ - Google Patents
レーザサイリスタInfo
- Publication number
- JPH0555555A JPH0555555A JP21112491A JP21112491A JPH0555555A JP H0555555 A JPH0555555 A JP H0555555A JP 21112491 A JP21112491 A JP 21112491A JP 21112491 A JP21112491 A JP 21112491A JP H0555555 A JPH0555555 A JP H0555555A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- mesa
- semiconductor
- layer
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 レーザサイリスタの信頼性の向上をはかる。
【構成】 １００結晶面上に、０１１結晶軸方向に沿う
メサ１が形成された半導体基体２上に、連続的にエピタ
キシャル成長された複数の半導体層を形成してメサ１の
両側の溝３上に対応する半導体層と分断して形成された
エピタキシャル成長部を構成し、このエピタキシャル成
長部にレーザ部とこれを一部の構成層として含むサイリ
スタを構成する。
メサ１が形成された半導体基体２上に、連続的にエピタ
キシャル成長された複数の半導体層を形成してメサ１の
両側の溝３上に対応する半導体層と分断して形成された
エピタキシャル成長部を構成し、このエピタキシャル成
長部にレーザ部とこれを一部の構成層として含むサイリ
スタを構成する。
Description
【０００１】
【産業上の利用分野】本発明は、レーザサイリスタすな
わちサイリスタ構造を有する発光素子に係わる。
わちサイリスタ構造を有する発光素子に係わる。
【０００２】
【従来の技術】昨今、サイリスタ構造を有する発光素子
の研究開発が活発化してきている。例えばアプライド・
フィジクス・レター（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．）５２（９），２９ Ｆｅｂｒｕａｒｙ １９８８
ｐｐ６７９〜６８１，及びエレクトロニクス・レター
ズ（ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ）３０ｔ
ｈＭａｒｃｈ１９８９ Ｖｏｌ．２５ Ｎｏ．７ ｐｐ
４３３〜４３４等に開示されている。
の研究開発が活発化してきている。例えばアプライド・
フィジクス・レター（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．）５２（９），２９ Ｆｅｂｒｕａｒｙ １９８８
ｐｐ６７９〜６８１，及びエレクトロニクス・レター
ズ（ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ）３０ｔ
ｈＭａｒｃｈ１９８９ Ｖｏｌ．２５ Ｎｏ．７ ｐｐ
４３３〜４３４等に開示されている。
【０００３】例えば、図３に基本的構成を示すように、
第１〜第４の半導体層５１〜５４の積層によるｐ−ｎ−
ｐ−ｎサイリスタ構造を考えるとき、例えば第１〜第３
の半導体層５１〜５３によってレーザを構成すれば、第
２及び第３の半導体層５２及び５３からそれぞれ導出す
る制御電極Ｇ1 及びＧ2 によってレーザのオン・オフス
イッチングを小電圧で制御でき、また、そのオン特性の
立上りも早められると共に、オフ時においても例えば逆
バイアス印加によって接合近傍に蓄積する電荷を積極的
に消失させることににって、その立下りの時間短縮をは
かることができると考えられる。
第１〜第４の半導体層５１〜５４の積層によるｐ−ｎ−
ｐ−ｎサイリスタ構造を考えるとき、例えば第１〜第３
の半導体層５１〜５３によってレーザを構成すれば、第
２及び第３の半導体層５２及び５３からそれぞれ導出す
る制御電極Ｇ1 及びＧ2 によってレーザのオン・オフス
イッチングを小電圧で制御でき、また、そのオン特性の
立上りも早められると共に、オフ時においても例えば逆
バイアス印加によって接合近傍に蓄積する電荷を積極的
に消失させることににって、その立下りの時間短縮をは
かることができると考えられる。
【０００４】さらに、例えば第３及び第４の半導体層を
ｐ−ｎフォトダイオード（ＰＤ）構成とすることによっ
て、このＰＤへの光入力によってサイリスタのオン、し
たがってレーザを発光させ、かつこの発光によってＰＤ
のオン状態をさせれば、一旦光パルスを上述のＰＤに入
力することによってサイリスタすなわちレーザをオン状
体に自己保持させること、つまり例えばメモリ機能をも
たせることができるなど多くの機能使用態様を採ること
ができる。
ｐ−ｎフォトダイオード（ＰＤ）構成とすることによっ
て、このＰＤへの光入力によってサイリスタのオン、し
たがってレーザを発光させ、かつこの発光によってＰＤ
のオン状態をさせれば、一旦光パルスを上述のＰＤに入
力することによってサイリスタすなわちレーザをオン状
体に自己保持させること、つまり例えばメモリ機能をも
たせることができるなど多くの機能使用態様を採ること
ができる。
【０００５】しかしながら、このようなレーザサイリス
タの製造は、多層の半導体層の積層構造を採ること、ま
た中間層から電極導出のためのエッチング工程を多く必
要とするなどその製造工程が煩雑であり、またレーザ発
光部における低しきい値電流化等の優れた特性を有し、
かつ安定なすなわち信頼性の高いばらつきのないレーザ
サイリスタを得る上で問題がある。
タの製造は、多層の半導体層の積層構造を採ること、ま
た中間層から電極導出のためのエッチング工程を多く必
要とするなどその製造工程が煩雑であり、またレーザ発
光部における低しきい値電流化等の優れた特性を有し、
かつ安定なすなわち信頼性の高いばらつきのないレーザ
サイリスタを得る上で問題がある。
【０００６】
【発明が解決しようとする課題】本発明は、上述したレ
ーザサイリスタにおいて、その特殊な構造を採ることに
よって製造の安定化、優れた特性例えば低しきい値を有
するレーザ部を安定確実に製造することができるように
したレーザサイリスタを提供する。
ーザサイリスタにおいて、その特殊な構造を採ることに
よって製造の安定化、優れた特性例えば低しきい値を有
するレーザ部を安定確実に製造することができるように
したレーザサイリスタを提供する。
【０００７】
【課題を解決するための手段】本発明は、図１及び図２
に各一例の略線的断面図を示すように、１００結晶面上
に両側縁が０１１結晶軸方向（図１、図２において紙面
と直交する方向）に沿うメサ１が形成された半導体基体
２上に、複数の半導体層が連続的にエピタキシャル成長
され、メサ１上に、メサ１の両側の溝３上の対応する半
導体層と分断された少くとも第１導電型の第１の半導体
層１１、第２導電型の第２の半導体層１２、第１導電型
の第３の半導体層１３とが積層されたエピタキシャル成
長部４を構成する。
に各一例の略線的断面図を示すように、１００結晶面上
に両側縁が０１１結晶軸方向（図１、図２において紙面
と直交する方向）に沿うメサ１が形成された半導体基体
２上に、複数の半導体層が連続的にエピタキシャル成長
され、メサ１上に、メサ１の両側の溝３上の対応する半
導体層と分断された少くとも第１導電型の第１の半導体
層１１、第２導電型の第２の半導体層１２、第１導電型
の第３の半導体層１３とが積層されたエピタキシャル成
長部４を構成する。
【０００８】そして、第１、第２、第３の半導体層１
１，１２及び１３を、第１のクラッド層、活性層、第２
のクラッド層とするレーザ部と、エピタキシャル成長部
４において第３の半導体層１３上に形成された第２導電
型の第４の半導体層１４、または半導体基体２を含んで
第１導電型と第２導電型の繰り返し積層によるサイリス
タを構成する。
１，１２及び１３を、第１のクラッド層、活性層、第２
のクラッド層とするレーザ部と、エピタキシャル成長部
４において第３の半導体層１３上に形成された第２導電
型の第４の半導体層１４、または半導体基体２を含んで
第１導電型と第２導電型の繰り返し積層によるサイリス
タを構成する。
【０００９】そして、メサ１上のエピタキシャル成長部
４の中間層からの電極導出を、メサ１の両側の溝３上に
形成された半導体層及びこれに選択的に不純物導入がな
されて形成された電極導出領域５によって行う構造を採
る。
４の中間層からの電極導出を、メサ１の両側の溝３上に
形成された半導体層及びこれに選択的に不純物導入がな
されて形成された電極導出領域５によって行う構造を採
る。
【００１０】
【作用】上述したように本発明においては、１００結晶
面上に０１１結晶軸方向に沿うメサ１を形成した半導体
基体２上に、複数の半導体層を連続的にエピタキシャル
成長するので、このエピタキシャル成長において特にメ
チル系のＭＯＣＶＤ（有機金属化学的気相成長法）によ
ってその各半導体層のエピタキシャル成長を行うとき、
溝３の底部とメサ１の上面との段差の存在によって溝３
上とメサ１上とにそれぞれ成長される半導体層が分断さ
れるものであるが、特にメサ１上にはすなわち両側に
｛１１１｝Ｂ面による斜面２１Ａ及び２１Ｂによる両側
面によって挟まれた断面３角形状のエピタキシャル成長
部４が他と分断されて形成される。
面上に０１１結晶軸方向に沿うメサ１を形成した半導体
基体２上に、複数の半導体層を連続的にエピタキシャル
成長するので、このエピタキシャル成長において特にメ
チル系のＭＯＣＶＤ（有機金属化学的気相成長法）によ
ってその各半導体層のエピタキシャル成長を行うとき、
溝３の底部とメサ１の上面との段差の存在によって溝３
上とメサ１上とにそれぞれ成長される半導体層が分断さ
れるものであるが、特にメサ１上にはすなわち両側に
｛１１１｝Ｂ面による斜面２１Ａ及び２１Ｂによる両側
面によって挟まれた断面３角形状のエピタキシャル成長
部４が他と分断されて形成される。
【００１１】すなわち、上述したようにメサ１の上面が
｛１００｝面でストライプ状メサの延長方向が図１及び
図２の紙面と直交する〔０１１〕方向に選定される場
合、メサ上には｛１１１｝Ｂ面がメサ１の〔０１１〕軸
方向に沿う側縁に沿って自然的に発生すると、この｛１
１１｝Ｂ面はエピタキシャル成長速度が他の面に比し格
段に小さいことから、この｛１１１｝Ｂ面による斜面２
１Ａ及び２１Ｂが基体面すなわちメサ１の上面に対して
ほぼ５５°の角度をもって生じ、これらに斜面２１Ａ及
び２１Ｂによって挟み込まれてメサ１上に他と分断され
たエピタキシャル成長部４が形成されるものである。
｛１００｝面でストライプ状メサの延長方向が図１及び
図２の紙面と直交する〔０１１〕方向に選定される場
合、メサ上には｛１１１｝Ｂ面がメサ１の〔０１１〕軸
方向に沿う側縁に沿って自然的に発生すると、この｛１
１１｝Ｂ面はエピタキシャル成長速度が他の面に比し格
段に小さいことから、この｛１１１｝Ｂ面による斜面２
１Ａ及び２１Ｂが基体面すなわちメサ１の上面に対して
ほぼ５５°の角度をもって生じ、これらに斜面２１Ａ及
び２１Ｂによって挟み込まれてメサ１上に他と分断され
たエピタキシャル成長部４が形成されるものである。
【００１２】したがって、このメサ１の高さすなわち溝
３の深さ、メサ１の幅、各半導体層１１〜１４の厚さを
選定することによってメサ１上に第１〜第４の半導体層
１１〜１４、或いは第１〜第３の半導体層１１〜１３が
積層されたエピタキシャル成長部４を構成することがで
きて、これら第１〜第４の半導体層によってｎ−ｐ−ｎ
−ｐ構造のサイリスタ構成を形成するか、あるいはこの
エピタキシャル成長部４とこれの下の基体２による領域
を含んでｎ−ｐ−ｎ−ｐ構造を有するサイリスタを構成
すると共に、その一部の第１〜第３の半導体層１１〜１
３をそれぞれ第１のクラッド層、活性層、第３のクラッ
ド層とするレーザ部を構成することができるものであ
る。
３の深さ、メサ１の幅、各半導体層１１〜１４の厚さを
選定することによってメサ１上に第１〜第４の半導体層
１１〜１４、或いは第１〜第３の半導体層１１〜１３が
積層されたエピタキシャル成長部４を構成することがで
きて、これら第１〜第４の半導体層によってｎ−ｐ−ｎ
−ｐ構造のサイリスタ構成を形成するか、あるいはこの
エピタキシャル成長部４とこれの下の基体２による領域
を含んでｎ−ｐ−ｎ−ｐ構造を有するサイリスタを構成
すると共に、その一部の第１〜第３の半導体層１１〜１
３をそれぞれ第１のクラッド層、活性層、第３のクラッ
ド層とするレーザ部を構成することができるものであ
る。
【００１３】そして、さらにこのエピタキシャル成長部
４においての中間部に存在する半導体層をメサ溝３上に
形成した半導体層及びこれに形成した電極導出領域５に
よって電極導出を行うようにすることができる。
４においての中間部に存在する半導体層をメサ溝３上に
形成した半導体層及びこれに形成した電極導出領域５に
よって電極導出を行うようにすることができる。
【００１４】そして、このような構成によれば、結晶成
長の特異性を利用してメサ１上に限定的にエピタキシャ
ル成長部を形成することができるので、このエピタキシ
ャル成長部４でのレーザ部の活性層を構成する第２の半
導体層１２を、幅狭に、正確かつ確実に設定することが
できるので、信頼性が高く安定した低しきい値電流によ
るレーザ部を有するサイリスタを構成することができ
る。
長の特異性を利用してメサ１上に限定的にエピタキシャ
ル成長部を形成することができるので、このエピタキシ
ャル成長部４でのレーザ部の活性層を構成する第２の半
導体層１２を、幅狭に、正確かつ確実に設定することが
できるので、信頼性が高く安定した低しきい値電流によ
るレーザ部を有するサイリスタを構成することができ
る。
【００１５】また、この本発明構造によるときは、メサ
１を形成するためのエッチング後、各半導体層の１回の
連続エピタキシャル成長で形成できるので、その製造工
程数の減少と共に活性層を形成して後エッチングを行う
などの活性層端面を外部に露呈してこれを汚損させるな
どの不都合を回避でき、信頼性の高いレーザサイリスタ
を構成できる。
１を形成するためのエッチング後、各半導体層の１回の
連続エピタキシャル成長で形成できるので、その製造工
程数の減少と共に活性層を形成して後エッチングを行う
などの活性層端面を外部に露呈してこれを汚損させるな
どの不都合を回避でき、信頼性の高いレーザサイリスタ
を構成できる。
【００１６】
【実施例】図１を参照して本発明によるレーザサイリス
タの一例を詳細に説明する。この例においては、第１導
電型例えばｎ型のＧａＡｓよりなり、その主面２ａが
（１００）面よりなる半導体基体２を用意し、その主面
２ａ側に〔０１１〕軸方向（紙面と直交する方向）に伸
びるストライプ状のメサ１を形成するためのメサ溝３を
エッチングする。
タの一例を詳細に説明する。この例においては、第１導
電型例えばｎ型のＧａＡｓよりなり、その主面２ａが
（１００）面よりなる半導体基体２を用意し、その主面
２ａ側に〔０１１〕軸方向（紙面と直交する方向）に伸
びるストライプ状のメサ１を形成するためのメサ溝３を
エッチングする。
【００１７】そして、この半導体基体２の主面２ａ上に
溝３内を含んで全面的に第１導電型例えばｎ型のＡｌＧ
ａＡｓよりなる第１の半導体層１１、第２導電型例えば
ｐ型のＡｌＧａＡｓよりなる第２の半導体層１２、第１
導電型のＡｌＧａＡｓよりなる第３の半導体層１３、第
２導電型のＡｌＧａＡｓよりなる第４の半導体層１４、
さらに第１導電型のＡｌＧａＡｓよりなる第５の半導体
層１５、さらにこれの上にこれと同導電型の第１導電型
のＧａＡｓよりなる表面半導体層すなわちキャップ層１
６を順次メチル系ＭＯＣＶＤの例えばトリメチルガリウ
ム、トリメチルアルミニウム、アルシンを用いたＣＶＤ
によって１回の操作、すなわち連続的エピタキシャル成
長によって形成する。このように、半導体基体２の主面
の結晶面及びストライプ状メサ１の延長方向の結晶軸の
選定によって、このメサ１上に形成されるエピタキシャ
ル成長層は、エピタキシャル成長速度の遅い｛１１１｝
Ｂ面による斜面２１Ａ及び２１Ｂ面が主面２ａすなわち
メサ１の頂面とほぼ５５°をなす角度をもって発生し、
これら斜面２１Ａ及び２１Ｂによって挟まれた断面３角
形の半導体層の積層によってエピタキシャル成長部４が
ストライプ状に形成される。
溝３内を含んで全面的に第１導電型例えばｎ型のＡｌＧ
ａＡｓよりなる第１の半導体層１１、第２導電型例えば
ｐ型のＡｌＧａＡｓよりなる第２の半導体層１２、第１
導電型のＡｌＧａＡｓよりなる第３の半導体層１３、第
２導電型のＡｌＧａＡｓよりなる第４の半導体層１４、
さらに第１導電型のＡｌＧａＡｓよりなる第５の半導体
層１５、さらにこれの上にこれと同導電型の第１導電型
のＧａＡｓよりなる表面半導体層すなわちキャップ層１
６を順次メチル系ＭＯＣＶＤの例えばトリメチルガリウ
ム、トリメチルアルミニウム、アルシンを用いたＣＶＤ
によって１回の操作、すなわち連続的エピタキシャル成
長によって形成する。このように、半導体基体２の主面
の結晶面及びストライプ状メサ１の延長方向の結晶軸の
選定によって、このメサ１上に形成されるエピタキシャ
ル成長層は、エピタキシャル成長速度の遅い｛１１１｝
Ｂ面による斜面２１Ａ及び２１Ｂ面が主面２ａすなわち
メサ１の頂面とほぼ５５°をなす角度をもって発生し、
これら斜面２１Ａ及び２１Ｂによって挟まれた断面３角
形の半導体層の積層によってエピタキシャル成長部４が
ストライプ状に形成される。
【００１８】そして、この場合、溝３の深さすなわちメ
サ１の高さ、さらに各半導体層の厚さを選定することに
よって、メサ１上のエピタキシャル成長部４において
は、第１〜第４の半導体層１１〜１４のみが順次斜面２
１Ａ及び２１Ｂに挟み込まれて他と分断されて形成さ
れ、このエピタキシャル成長部４上から溝３上に跨って
全面的に第５の半導体層１５が延在して全面的に形成さ
れるようにする。
サ１の高さ、さらに各半導体層の厚さを選定することに
よって、メサ１上のエピタキシャル成長部４において
は、第１〜第４の半導体層１１〜１４のみが順次斜面２
１Ａ及び２１Ｂに挟み込まれて他と分断されて形成さ
れ、このエピタキシャル成長部４上から溝３上に跨って
全面的に第５の半導体層１５が延在して全面的に形成さ
れるようにする。
【００１９】さらに、この場合、各半導体層の厚さ等の
選定によってメサ１上のエピタキシャル成長部４におけ
る第２の半導体層１２が、溝３上に形成されたこれと同
導電型の第４の半導体層１４と隣接するようになされる
と共に、さらにメサ１上のエピタキシャル成長部４にお
ける第３の半導体層１３が溝３上に成長するこれと同導
電型の第５の半導体層１５と隣接するように選定され
る。
選定によってメサ１上のエピタキシャル成長部４におけ
る第２の半導体層１２が、溝３上に形成されたこれと同
導電型の第４の半導体層１４と隣接するようになされる
と共に、さらにメサ１上のエピタキシャル成長部４にお
ける第３の半導体層１３が溝３上に成長するこれと同導
電型の第５の半導体層１５と隣接するように選定され
る。
【００２０】そして、表面半導体層１６を選択的にエッ
チングしてメサ１上に対応する部分とその両側の溝３上
に対応する部分とに分離する。
チングしてメサ１上に対応する部分とその両側の溝３上
に対応する部分とに分離する。
【００２１】そして、この分離された表面半導体層１６
を含んでメサ１上に対応する部分とその一側に位置する
表面半導体層１６を通じて第２導電型この例ではｐ型の
例えばＺｎ不純物をそれぞれ拡散して第１及び第２の電
極導出領域５Ｇ及び５Ａを形成する。
を含んでメサ１上に対応する部分とその一側に位置する
表面半導体層１６を通じて第２導電型この例ではｐ型の
例えばＺｎ不純物をそれぞれ拡散して第１及び第２の電
極導出領域５Ｇ及び５Ａを形成する。
【００２２】ここに一方の電極導出領域５Ｇは、溝３上
のメサ１の一側において、溝３上の第４の半導体層１４
に達する深さとなし、他方の領域５Ａはメサ１上のエピ
タキシャル成長部４の第４の半導体層１４に達する深さ
に選定する。
のメサ１の一側において、溝３上の第４の半導体層１４
に達する深さとなし、他方の領域５Ａはメサ１上のエピ
タキシャル成長部４の第４の半導体層１４に達する深さ
に選定する。
【００２３】そして、各領域５Ｇ及び５Ａ上の表面半導
体層１６上に、第１のゲート電極Ｇ 1 、アノード電極Ａ
をそれぞれオーミックに被着すると共に、他の表面半導
体層１６すなわち他方の溝３上のｎ型の表面半導体層１
６上に第２のゲート電極Ｇ2 をオーミックに被着する。
体層１６上に、第１のゲート電極Ｇ 1 、アノード電極Ａ
をそれぞれオーミックに被着すると共に、他の表面半導
体層１６すなわち他方の溝３上のｎ型の表面半導体層１
６上に第２のゲート電極Ｇ2 をオーミックに被着する。
【００２４】また、さらに半導体基体２の裏面の特にス
トライプ状メサ１と対向する部分にメサのストライプ方
向に沿ってカソード電極Ｋをオーミックに被着する。
トライプ状メサ１と対向する部分にメサのストライプ方
向に沿ってカソード電極Ｋをオーミックに被着する。
【００２５】このような構成において、メサ１のエピタ
キシャル成長部４において第１の半導体層１１、第２の
半導体層１２、第３の半導体層１４をそれぞれ第１のク
ラッド層、活性層、第２のクラッド層とするレーザ部を
構成すると共に、これらを構成層の一部としてエピタキ
シャル成長部４において第１〜第４の半導体層１１〜１
４をもってｎ−ｐ−ｎ−ｐのサイリスタ構造を形成す
る。
キシャル成長部４において第１の半導体層１１、第２の
半導体層１２、第３の半導体層１４をそれぞれ第１のク
ラッド層、活性層、第２のクラッド層とするレーザ部を
構成すると共に、これらを構成層の一部としてエピタキ
シャル成長部４において第１〜第４の半導体層１１〜１
４をもってｎ−ｐ−ｎ−ｐのサイリスタ構造を形成す
る。
【００２６】このような構成において、アノード電極Ａ
とカソード電極Ｋ間に所定の電圧を印加し、ゲート電極
Ｇ1 及びＧ2 に所定の電圧を印加することによってサイ
リスタのオン・オフすなわちレーザの発光を行うことが
できる。
とカソード電極Ｋ間に所定の電圧を印加し、ゲート電極
Ｇ1 及びＧ2 に所定の電圧を印加することによってサイ
リスタのオン・オフすなわちレーザの発光を行うことが
できる。
【００２７】また、ある場合は、これらゲート電極を設
けることなくあるいは設けて例えばエピタキシャル成長
部４の第３の半導体層１３と第４の半導体層１４間のｐ
−ｎ接合によってフォトダイオードを構成し、これに光
の導入を行うことによってサイリスタのオン、すなわち
レーザのオンをなし、さらにこのレーザの発光によって
上記フォトダイオードに対する光照射を行ってサイリス
タのオン状態の保持すなわちレーザ発光を自己保持する
構成とするなど種々の機能を奏することができる。
けることなくあるいは設けて例えばエピタキシャル成長
部４の第３の半導体層１３と第４の半導体層１４間のｐ
−ｎ接合によってフォトダイオードを構成し、これに光
の導入を行うことによってサイリスタのオン、すなわち
レーザのオンをなし、さらにこのレーザの発光によって
上記フォトダイオードに対する光照射を行ってサイリス
タのオン状態の保持すなわちレーザ発光を自己保持する
構成とするなど種々の機能を奏することができる。
【００２８】また、この場合、第１及び第３の半導体層
１１及び１３は、第２の半導体層１２より例えばＡｌの
添加量を大とすることによって、そのバンドギャップを
大として活性層の閉じ込めを行うクラッド層としての機
能を持しめるようにする。
１１及び１３は、第２の半導体層１２より例えばＡｌの
添加量を大とすることによって、そのバンドギャップを
大として活性層の閉じ込めを行うクラッド層としての機
能を持しめるようにする。
【００２９】尚、上述した例においては、メサ１上のエ
ピタキシャル成長部４において第１〜第４の半導体層１
１〜１４の４層構造を形成してレーザ部を含む４層のサ
イリスタ構造を形成するようにした場合であるが、図２
に示すように半導体基体２を第１の半導体層と異なる導
電型に選定することによって、この第１の半導体基体を
含んでメサ１においてｎ−ｐ−ｎ−ｐの４層構造による
サイリスタを構成することができる。
ピタキシャル成長部４において第１〜第４の半導体層１
１〜１４の４層構造を形成してレーザ部を含む４層のサ
イリスタ構造を形成するようにした場合であるが、図２
に示すように半導体基体２を第１の半導体層と異なる導
電型に選定することによって、この第１の半導体基体を
含んでメサ１においてｎ−ｐ−ｎ−ｐの４層構造による
サイリスタを構成することができる。
【００３０】この場合においては、第１の導電型がｐ型
で第２の導電型がｎ型となるもので、また第４の半導体
層１４がメサ１上のエピタキシャル成長部４上に跨って
溝３上に延在して形成する。
で第２の導電型がｎ型となるもので、また第４の半導体
層１４がメサ１上のエピタキシャル成長部４上に跨って
溝３上に延在して形成する。
【００３１】図２において図１と対応する部分には同一
符号を付して重複説明を省略するが、この場合において
も、レーザ部はメサ１上のエピタキシャル成長部４にお
いて第１、第２及び第３の半導体層１１、１２及び１３
をそれぞれ第１のクラッド層、活性層及び第２のクラッ
ド層として形成するものである。
符号を付して重複説明を省略するが、この場合において
も、レーザ部はメサ１上のエピタキシャル成長部４にお
いて第１、第２及び第３の半導体層１１、１２及び１３
をそれぞれ第１のクラッド層、活性層及び第２のクラッ
ド層として形成するものである。
【００３２】また、この場合エピタキシャル成長部４の
中間層の第１の半導体層１１すなわち第１のクラッド層
を溝３上の第３の半導体層１３と接するように形成して
これに到達する深さに電極導出領域５Ｇを形成して電極
導出を行うようにし、また活性層すなわちエピタキシャ
ル成長部４における第２の半導体層１２に対して第４の
半導体層１４が接するように構成されて電極Ｇ2 の導出
がなされるようにする。
中間層の第１の半導体層１１すなわち第１のクラッド層
を溝３上の第３の半導体層１３と接するように形成して
これに到達する深さに電極導出領域５Ｇを形成して電極
導出を行うようにし、また活性層すなわちエピタキシャ
ル成長部４における第２の半導体層１２に対して第４の
半導体層１４が接するように構成されて電極Ｇ2 の導出
がなされるようにする。
【００３３】尚、図１及び図２において表示した各部の
ｎ型及びｐ型は、図示と逆の導電型に選定することもで
きる。また、上述した例においては、半導体基体２をＧ
ａＡｓによって構成した場合であるが、ＡｌＧａＡｓあ
るいはＩｎＰによって構成することもできる。
ｎ型及びｐ型は、図示と逆の導電型に選定することもで
きる。また、上述した例においては、半導体基体２をＧ
ａＡｓによって構成した場合であるが、ＡｌＧａＡｓあ
るいはＩｎＰによって構成することもできる。
【００３４】
【発明の効果】上述したように、本発明では、メサ１上
に第１〜第４の半導体層１１〜１４、或は第１〜第３の
半導体層１１〜１３が積層されたエピタキシャル成長部
４を構成し、これら第１〜第４の半導体層によってｎ−
ｐ−ｎ−ｐ構造のサイリスタ構造を形成するか、あるい
はこのエピタキシャル成長部４とこれの下の基体２によ
る領域を含んでｎ−ｐ−ｎ−ｐ構造を有するサイリスタ
を構成すると共に、その一部の第１〜第３の半導体層１
１〜１３をそれぞれ第１のクラッド層、活性層、第３の
クラッド層とするレーザ部を構成することができるもの
である。
に第１〜第４の半導体層１１〜１４、或は第１〜第３の
半導体層１１〜１３が積層されたエピタキシャル成長部
４を構成し、これら第１〜第４の半導体層によってｎ−
ｐ−ｎ−ｐ構造のサイリスタ構造を形成するか、あるい
はこのエピタキシャル成長部４とこれの下の基体２によ
る領域を含んでｎ−ｐ−ｎ−ｐ構造を有するサイリスタ
を構成すると共に、その一部の第１〜第３の半導体層１
１〜１３をそれぞれ第１のクラッド層、活性層、第３の
クラッド層とするレーザ部を構成することができるもの
である。
【００３５】そして、さらにこのエピタキシャル成長部
４においての中間部に存在する半導体層をメサ溝３上に
形成した半導体層及びこれに形成した電極導出領域５に
よって電極導出を行うようにすることができる。
４においての中間部に存在する半導体層をメサ溝３上に
形成した半導体層及びこれに形成した電極導出領域５に
よって電極導出を行うようにすることができる。
【００３６】上述の本発明構成によれば、結晶成長の特
異性を利用してメサ１上に限定的にエピタキシャル成長
部４を形成することができるので、このエピタキシャル
成長部４でのレーザ部の活性層を構成する第２の半導体
層１２を幅狭に、正確かつ確実に設定することができる
ので、信頼性が高く安定した低しきい値電流によるレー
ザ部を有するサイリスタを構成することができる。
異性を利用してメサ１上に限定的にエピタキシャル成長
部４を形成することができるので、このエピタキシャル
成長部４でのレーザ部の活性層を構成する第２の半導体
層１２を幅狭に、正確かつ確実に設定することができる
ので、信頼性が高く安定した低しきい値電流によるレー
ザ部を有するサイリスタを構成することができる。
【００３７】また、この本発明構造によるときは、メサ
１を形成するためのエッチング後の各半導体層の１回の
連続エピタキシャル成長で形成できるので、その製造工
程数の減少と共に活性層を形成して後エッチングを行う
などの活性層端面を外部に露呈してこれを汚損させるな
どの不都合を回避でき、信頼性の高いレーザサイリスタ
を構成できる。
１を形成するためのエッチング後の各半導体層の１回の
連続エピタキシャル成長で形成できるので、その製造工
程数の減少と共に活性層を形成して後エッチングを行う
などの活性層端面を外部に露呈してこれを汚損させるな
どの不都合を回避でき、信頼性の高いレーザサイリスタ
を構成できる。
【図面の簡単な説明】
【図１】本発明によるレーザサイリスタの一例の断面図
である。
である。
【図２】本発明によるレーザサイリスタの他の一例の断
面図である。
面図である。
【図３】サイリスタ発光素子の構成図である。
１ メサ ２ 半導体基体 １１ 第１の半導体層 １２ 第２半導体層 １３ 第３半導体層 １４ 第４半導体層 １５ 第５半導体層 ４ エピタキシャル成長部 ５ 電極導出領域 ５Ｇ 第１の電極導出領域 ５Ａ 第２の電極導出領域
Claims (1)
- 【請求項１】 １００結晶面上に、相対向する側縁が０
１１結晶軸方向に沿うメサが形成された半導体基体上
に、複数の半導体層が連続的にエピタキシャル成長され
て、上記メサ上に、該メサの両側溝上の対応する半導体
層と分断されて少くとも第１導電型の第１の半導体層、
第２導電型の第２の半導体層、第１導電型の第３の半導
体層とが積層されたエピタキシャル成長部が構成され、 該エピタキシャル成長部の上記第１、第２、第３の各半
導体層を、第１のクラッド層、活性層、第２のクラッド
層とするレーザ部と、 上記エピタキシャル成長部において、上記第３の半導体
層上に形成された第２導電型の第４の半導体層または上
記半導体基体を含んで、第１導電型と第２導電型の繰り
返し積層によるサイリスタが構成され、 上記メサのエピタキシャル成長部の中間層からの電極導
出が、上記メサ両側の溝上に形成された半導体層及びこ
れに選択的に不純物導入がなされて形成された電極導出
領域によってなされたことを特徴とするレーザサイリス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21112491A JPH0555555A (ja) | 1991-08-22 | 1991-08-22 | レーザサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21112491A JPH0555555A (ja) | 1991-08-22 | 1991-08-22 | レーザサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555555A true JPH0555555A (ja) | 1993-03-05 |
Family
ID=16600794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21112491A Pending JPH0555555A (ja) | 1991-08-22 | 1991-08-22 | レーザサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555555A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825380A (en) * | 1995-07-25 | 1998-10-20 | Fuji Xerox Co., Ltd. | Ink-jet recording head cleaning method and cleaning cartridge therefor |
| EP1086998A2 (en) | 1999-09-24 | 2001-03-28 | Canon Kabushiki Kaisha | Bubble-jet ink, method of producing ink and ink-jet recording method |
| JP2006080560A (ja) * | 2005-10-31 | 2006-03-23 | Kansai Electric Power Co Inc:The | 光結合パワー半導体素子 |
-
1991
- 1991-08-22 JP JP21112491A patent/JPH0555555A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825380A (en) * | 1995-07-25 | 1998-10-20 | Fuji Xerox Co., Ltd. | Ink-jet recording head cleaning method and cleaning cartridge therefor |
| EP1086998A2 (en) | 1999-09-24 | 2001-03-28 | Canon Kabushiki Kaisha | Bubble-jet ink, method of producing ink and ink-jet recording method |
| JP2006080560A (ja) * | 2005-10-31 | 2006-03-23 | Kansai Electric Power Co Inc:The | 光結合パワー半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1025593A4 (en) | SEMICONDUCTOR COMPRISING PRECONTACT SOURCES WITH TUNNEL TRANSMISSION | |
| JP2531655B2 (ja) | 半導体装置 | |
| US11658257B2 (en) | Light source assembly, optical sensor assembly, and method of manufacturing a cell of the same | |
| JPH07147428A (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| JP5061473B2 (ja) | 窒化物系半導体装置 | |
| JP2018152430A (ja) | 半導体レーザ | |
| JP2001015851A (ja) | 半導体レーザ素子及びその作製方法 | |
| US5898190A (en) | P-type electrode structure and a semiconductor light emitting element using the same structure | |
| JPH0555555A (ja) | レーザサイリスタ | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| US20230096932A1 (en) | Surface emitting laser | |
| JP4947567B2 (ja) | 発光素子及びその製造方法 | |
| US5063420A (en) | Method for making an LED array | |
| JP4492093B2 (ja) | 半導体発光装置とその製造方法 | |
| JP2000340886A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH03237784A (ja) | 半導体素子およびその製造方法 | |
| JP2870449B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2697453B2 (ja) | 面発光レーザ | |
| KR100311459B1 (ko) | 레이져다이오드의제조방법 | |
| JPH0738147A (ja) | 半導体発光装置 | |
| JP4461980B2 (ja) | 半導体光素子 | |
| JP2005268725A (ja) | 半導体素子およびその製造方法 | |
| JPH06196808A (ja) | 発光素子 | |
| JPH09237937A (ja) | 低抵抗の下部ｐ形上部発光リッジｖｃｓｅｌおよび製造方法 | |
| KR20180004457A (ko) | 콘택층들을 갖는 발광 다이오드 및 그것을 제조하는 방법 |