JPH0555257A

JPH0555257A - 薄膜トランジスタ素子とその製造方法及び液晶表示装置

Info

Publication number: JPH0555257A
Application number: JP21832991A
Authority: JP
Inventors: Masuyuki Ota; 益幸太田; Masaru Takahata; 勝高畠; Keiji Nagae; 慶治長江; Takashi Aoyama; 青山　　隆
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-08-29
Filing date: 1991-08-29
Publication date: 1993-03-05
Anticipated expiration: 2016-05-21
Also published as: JP3168431B2

Abstract

(57)【要約】【目的】真空装置を用いることなく電極を形成するこ
と。【構成】ガラス基板１上に形成された導電層２と、導
電層２上に形成されたアモルファスシリコン活性層３
と、アモルファスシリコン活性層３上にゲート絶縁膜４
を介して形成されたゲート電極５と、アモルファスシリ
コン活性層３上にｎ＋型アモルファスシリコン７を介し
て形成されたドレイン電極９ａ，９ｂを備え、各電極が
直流めっき法によって析出されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタ素子と
その製造方法に係り、特に、薄膜トランジスタ素子を電
解析出（電気めっきを含む）及び無電解析出（無電解め
っき）によって薄膜トランジスタ素子を製造するに好適
な薄膜トランジスタ素子とその製造方法及び薄膜トラン
ジスタ素子を用いた液晶表示装置に関する。

【０００２】

【従来の技術】従来、半導体素子として結晶シリコンが
用いられているが、作り易さ、低コストの面から、太陽
電池、薄膜トランジスタ素子にアモルファスシリコンが
採用されている。

【０００３】

【発明が解決しようとする課題】しかし、従来技術で
は、アモルファスシリコンを用いて薄膜トランジスタ素
子を製造するのに際して真空装置を用いなければなら
ず、製造工程の自動化が困難である。また、真空装置を
用いると、真空を引いたり、真空を解除したり、真空装
置内部に付着したアモルファスシリコンを取り除くメン
テナンスに時間がかかったりし、スループットの向上の
妨げとなる。さらに、真空装置を用いると製造システム
全体の価格が高くなり、薄膜トランジスタ素子単体の製
造コストが高くなる。特に薄膜トランジスタ素子を用い
たアクテイブマトリックス型液晶表示装置の価格の低減
の妨げとなる。更に真空装置を用いたのでは、薄膜トラ
ンジスタ素子群を大型の基板上に形成するのが困難であ
り、アクテイブマトリクス型液晶表示装置の表示画面を
大型化するのが困難である。なお、特開平２−２３２９
３５号公報に記載されているように、真空装置を用いな
いで薄膜トランジスタ素子を製造することも可能である
が、この方法を、アモルファスシリコンを用いたものに
そのまま適用することはできない。

【０００４】本発明の目的は、真空装置を用いることな
く電極を形成することができる薄膜トランジスタ素子と
その製造方法及び薄膜トランジスタ素子を用いた液晶表
示装置を提供することにある。

【０００５】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１の素子として、基板上に形成された
導電層と、導電層上に積層された半導体活性層と、半導
体活性層上に積層されてドープ用元素を含む一対の半導
体層と、半導体活性層上に絶縁層を介して積層されたゲ
ート電極と、一方の半導体層上に積層されたドレイン電
極と、他方の半導体層上に積層されたソース電極とを備
えている薄膜トランジスタ素子を構成したものである。

【０００６】第２の素子として、基板上に形成された導
電層と、導電層上に積層されたアモルファス半導体活性
層と、アモルファス半導体活性層上に積層されてドープ
用元素を含む一対のアモルファス半導体層と、アモルフ
ァス半導体活性層上に絶縁層を介して積層されたゲート
電極と、一方のアモルファス半導体層上に積層されたド
レイン電極と、他方のアモルファス半導体層上に積層さ
れたソース電極とを備えている薄膜トランジスタ素子を
構成したものである。

【０００７】第３の素子として、基板上に形成された導
電層と、導電層上に積層されたアモルファスシリコン半
導体活性層と、アモルファスシリコン半導体活性層上に
積層されてドープ用元素を含む一対のアモルファスシリ
コン半導体層と、アモルファスシリコン半導体活性層上
に絶縁層を介して積層されたゲート電極と、一方のアモ
ルファスシリコン半導体層上に積層されたドレイン電極
と、他方のアモルファスシリコン半導体層上に積層され
たソース電極とを備えている薄膜トランジスタ素子を構
成したものである。

【０００８】第１，第２または第３の素子を含む第４の
素子として、ゲート電極とドレイン電極及びソース電極
のうち少なくとも一つの電極は直流めっき法を用いた無
電解析出により積層されている薄膜トランジスタ素子を
構成したものである。

【０００９】第１，第２，第３または第４の素子を含む
第５の素子として、半導体活性層と半導体層のうち少な
くとも一つの層は直流めっき法を用いた電解析出により
積層されている薄膜トランジスタ素子を構成したもので
ある。

【００１０】第１，第２，第３，第４または第５の素子
を含む第６の素子として、半導体活性層は膜厚が１００
０オングストローム以上に形成されている薄膜トランジ
スタ素子を構成したものである。

【００１１】第１の製造方法として、基板上に導電層を
形成し、導電層上に半導体活性層を積層し、半導体活性
層上にドープ用元素を含む一対の半導体層を積層し、半
導体活性層上に絶縁層を介してゲート電極を積層し、一
方の半導体層上にドレイン電極を積層し、他方の半導体
層上にソース電極を積層する薄膜トレンジスタ素子の製
造方法を採用したものである。

【００１２】第２の製造方法として、基板上に導電層を
形成し、導電層上にアモルファス半導体活性層を積層
し、アモルファス半導体活性層上にドープ用元素を含む
一対のアモルファス半導体層を積層し、アモルファス半
導体活性層上に絶縁層を介してゲート電極を積層し、一
方のアモルファス半導体層上にドレイン電極を積層し、
他方のアモルファス半導体層上にソース電極を積層する
薄膜トレンジスタ素子の製造方法を採用したものであ
る。

【００１３】第３の製造方法として、基板上に導電層を
形成し、導電層上にアモルファスシリコン半導体活性層
を積層し、アモルファスシリコン半導体活性層上にドー
プ用元素を含む一対のアモルファスシリコン半導体層を
積層し、アモルファスシリコン半導体活性層上に絶縁層
を介してゲート電極を積層し、一方のアモルファスシリ
コン半導体層上にドレイン電極を積層し、他方のアモル
ファスシリコン半導体層上にソース電極を積層する薄膜
トランジスタ素子の製造方法を採用したものである。

【００１４】第３の方法を含む第４の製造方法として、
シリコン元素を含む電解液の溶媒として非水溶媒を用
い、導電層を陰極として導電層上にアモルファスシリコ
ンを析出し、アモルファスシリコン活性層を陰極として
アモルファスシリコン活性層上にアモルファスシリコン
を析出する薄膜トランジスタの製造方法を採用したもの
である。

【００１５】第４の方法を含む第５の製造方法として、
析出されたアモルファスシリコンにアニール処理を施し
てアモルファスシリコン中の未結合手を水素で終端する
薄膜トランジスタ素子の製造方法を採用したものであ
る。

【００１６】第４の方法を含む第６の製造方法として、
析出されたアモルファスシリコンにアニール処理を施し
てアモルファスシリコンの表面を微結晶化する薄膜トラ
ンジスタ素子の製造方法を採用したものである。

【００１７】第４の方法を含む第７の製造方法として、
陰極に励起光を当てながら陰極上にアモルファスシリコ
ンを析出する薄膜トランジスタ素子の製造方法を採用し
たものである。

【００１８】第１乃至第７の方法のうちいずれか一つの
方法を含む第８の製造方法として、ゲート電極とドレイ
ン電極及びソース電極のうち少なくとも一つの電極を無
電解析出により形成する薄膜トランジスタ素子の製造方
法を採用したものである。

【００１９】第１乃至第８の製造方法のうち一つの方法
を含む第９の製造方法として、半導体活性層と半導体層
のうち少なくとも一つの層を直流めっき法を用いた電解
析出により形成する薄膜トランジスタ素子の製造方法を
採用したものである。

【００２０】第１乃至第６の素子のうちいずれか一つの
素子を用いた第１の装置として、信号電極線と走査電極
線がほぼ格子状に配列された電極基板と、電極基板上に
形成されて各電極線に接続された薄膜トランジスタ素子
と、電極基板上に形成された表示絵素電極と、少なくと
も表示絵素電極に対向する範囲に対向電極が形成された
対向電極基板と、電極基板と対向電極基板とに挟まれた
液晶層と、信号電極線に駆動信号を出力する信号電極駆
動回路と、走査電極線に駆動信号を出力する走査電極駆
動回路とを有する液晶表示装置を構成したものである。

【００２１】第１の装置を含む第２の装置として、単一
の表示絵素電極につき複数の薄膜トランジスタ素子を直
列接続してなる液晶表示装置を構成したものである。

【００２２】

【作用】基板上に導電層を形成し、この導電層を電極と
して導電層上に半導体活性層を形成し、半導体活性層上
にゲート電極を形成すると共に絶縁層を介してドレイン
電極及びソース電極を形成するようにしたため、各電極
を真空装置を用いることなく形成することができる。こ
れにより薄膜トランジスタ素子の製造コストを下げるこ
とができると共に薄膜トランジスタ素子を用いた液晶表
示装置の表示画面を大型化することが可能となる。

【００２３】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は、本発明に係る電解析出法及び無電解析
出法で形成された薄膜トランジスタ素子の断面構造であ
る。図１に示される薄膜トランジスタ素子は、順プレー
ナ型の構造で、アモルファスシリコン活性層３がガラス
基板１上に直接形成されずに、Ｎｉなどの金属または導
電材料で構成される導電層２上にアモルファスシリコン
活性層３が形成されているデバイス構造を採用している
ことを特徴としている。これは、電解還元反応を利用し
た電解析出法でアモルファスシリコンを析出するには導
電層２上にしかアモルファスシリコンを形成することが
できないためである。そしてこのようなデバイス構造を
採用することにより、アモルファスシリコン活性層３の
形成に電解析出法を用いることができ、よって脱真空状
態で薄膜トランジスタ素子を作成することが可能とな
る。以下、直流めっき法に基づいた薄膜トランジスタ素
子の製造プロセスについて説明する。

【００２４】まず、図２に示されるように、ガラス基板
１の表面に脱し、チング処理を施し、ガラス基板１の表
面の汚れを除去する。このあと無電解めっきの反応を開
始させるために、ガラス基板１表面にＡｕ，Ｐｔ，Ｐ
ｄ，Ａｇなどの貴金属触媒を付与する。このあとガラス
基板１の表面に無電解めっきを施こし、ガラス基板１の
表面にＮｉで構成される導電層２を形成する。次に、図
３に示されるように、導電層２を陰極として導電層２上
に電解析出法でアモルファスシリコン活性層３を形成す
る。

【００２５】電解析出法でアモルファスシリコン活性層
３を形成する方法としては、ハロゲン化ケイ素またはハ
ロゲン化シランの有機溶媒溶液を用いる方法、ケイ酸エ
チルの酢酸溶液を用いる方法、ケイフッ化アンモニウム
の有機溶媒溶液を用いる方法、ケイフッ化カリウムの有
機溶媒溶液を用いる方法がある。これらの方法を用いる
場合、シリコンは親水性が強いので、溶媒としては有機
溶媒のような非水溶媒を用いる必要がある。更に析出速
度を増すために、電解液に支持電解質を加える必要があ
る。そして陽極としては、グラファイト（ガラスカーボ
ン）またはＰｔなどを用いる。更に溶質をテトラエトキ
シシラン、溶媒を酢酸とした場合、溶液中にテトラメチ
ルアンモニウムクロライドを支持電解質に加え、アセト
ンを少量加えて、陰極に−０．６〜−０．８Ｖを印加
し、還元反応を起こさせ、アモルファスシリコンを析出
する。

【００２６】また電解析出法で形成したアモルファスシ
リコン活性層３は未結合手（ダンリングボンド）を多量
に含んでおり、電気伝導度を下げると同時に、ドープし
たときの価電子制御も不可能であるため、水素雰囲気中
でアニール処理することによって未結合手を水素で終端
する。更にアモルファスシリコン活性層３の表面をレー
ザアニール処理して微結晶化させることにより、移動度
が上がると共に高速度のスイッチングが可能となり、更
にオンオフ電流比を上げることもできる。

【００２７】またアモルファスシリコン活性層３の厚み
としては、ドレイン電極９ａとソース電極９ｂ間に流れ
る電流が導電層２に流れるのを防止するために、少なく
とも１０００オングストローム以上析出する必要があ
る。アモルファスシリコン活性層３の膜厚を厚くする方
法としては、アモルファスシリコンに２ｅＶ程度の励起
光をあてて限界析出膜厚を上げる方法を採用することが
できる。この処理を行なう場合には、乾燥したＮ₂やＡ
ｒなどの不活性ガス中で行なう必要がある。これは、電
解液が水分を必要以上に含むとアモルファスシリコンで
はなくシリカゲルが析出されるためである。

【００２８】次に、図１５に示されるようなマスクパタ
ーン１１を用いてアモルファスシリコン活性層３と導電
層２にホトレジスト加工を施こすと、図４に示されるよ
うに、ガラス基板１上にはトランジスタとして機能する
島１２に対応した部位のみが残る。このときトランジス
タとして機能する島１２と島１２とをつなげておくの
は、あとの工程で、ｎ＋型アモルファスシリコンを電解
析出法で作成するための電位を供給するためである。次
に、図５に示されるように、ガラス基板１及びアモルフ
ァスシリコン活性層３上にゲート絶縁膜４を形成する。
このゲート絶縁膜４には二酸化シリコンを用いる。更に
ゲート絶縁膜４を形成するに際しては、図３に示される
工程から外気にさらすことなく、常圧の不活性ガス雰囲
気中で熱ＣＶＤ法で作成する。ここで、これらの工程で
外気にさらさないのは、外気にさらすとアモルファスシ
リコン活性層３とゲート絶縁膜４の界面が汚れて良好な
トランジスタ動作が実現できないためである。なお、ゲ
ート絶縁膜４の厚みは２０００〜３０００オングストロ
ームである。

【００２９】次に、図６に示されるように、ゲート絶縁
膜４上にゲート電極５を形成する。ゲート電極５を形成
するに際しては、ゲート絶縁膜４の前面にＮｉ−Ｍｏ合
金を無電解めっきする。ゲート電極５として、Ｎｉ−Ｍ
ｏ合金を用いるのは、一つにはＮｉ−Ｍｏ合金が無電解
めっきで形成できることである。二つ目は、Ｎｉ−Ｍｏ
合金が高融点金属であり、周囲の膜に相互拡散しないた
めである。更に三つ目としては、Ｎｉ−Ｍｏ合金が低抵
抗であるため、配線による電圧降下が少なく、後述のア
クティブマトリクス型液晶表示装置の配線の電圧降下に
よるムラを少なくすることができるためである。

【００３０】図６に示される処理のあとは、図１６に示
されるようなパターンを用いてゲート電極５とゲート絶
縁膜４の表面にホトレジスト加工を施こし、アモルファ
スシリコン活性層３上に、図７に示されるようなゲート
絶縁膜４とゲート電極５を形成する。更に各ゲート電極
５を接続するための走査配線１３を形成する。次に、あ
との工程で導電層２及びアモルファスシリコン活性層３
の側面にｎ＋型アモルファスシリコン７が付くのを防止
するために、ガラス基板１上の導電層２、アモルファス
シリコン活性層３、ゲート絶縁膜４、ゲート電極５の周
囲に保護膜６を形成する。このあと保護膜６の前面にネ
ガ型レジスト材を塗り、ガラス基板１の裏面側から光を
当てると、図９に示されるように、マスクパターンを用
いることなく導電層２とアモルファスシリコン活性層３
の側面側にのみ保護膜６を形成することができる。

【００３１】次に、図１０に示されるように、アモルフ
ァスシリコン活性層３上に電解析出によってｎ＋型アモ
ルファスシリコン膜７を形成する。このｎ＋型アモルフ
ァスシリコン膜７は、ドレイン電極９ａ、ソース電極９
ｂとアモルファスシリコン活性層３とのオーミック接触
を取るためと、ドレイン電極９ａ及びソース電極９ｂか
らの電子をチヤネルまで導びくために形成する。そして
このアモルファスシリコン膜７を形成するに際しては、
アモルファスシリコン活性層を形成する電解液と同様な
電解液にドープ用元素を含んだ溶質を入れ、アモルファ
スシリコン活性層３上に数百オングストローム析出させ
る。このときも、アモルファスシリコン活性層３を電解
析出の陰極として、アモルファスシリコン活性層３に励
起光を当てることによって、アモルファスシリコン活性
層３上にｎ＋型アモルファスシリコン膜７を析出させる
ことができる。この場合、ｎ＋型アモルファスシリコン
膜７は、アモルファスシリコン活性層３上にのみ析出さ
れるので、レジストは不要である。またアモルファスシ
リコン活性層３にレーザを照射し、Ｐをアモルファスシ
リコン活性層３内部に拡散させることにより、トランジ
スタ動作がより安定することになる。また、アモルファ
スシリコン活性層３などを５酸化リンの上気中に起き、
アモルファスシリコン活性層３に５酸化リンを付着させ
た状態でレーザを照射することによっても、アモルファ
スシリコン活性層３中にＰを拡散させることもできる。

【００３２】次に、図１１に示されるように、ゲート電
極５とドレイン電極９ａ及びソース電極９ｂを互いに絶
縁するために、これらの表面に二酸化シリコン絶縁膜８
を熱ＣＶＤ法で形成する。次に、図１２に示されるよう
に、ドレイン電極９ａとソース電極９ｂを形成するため
に、保護膜６及び絶縁膜８にホトレジストによってピン
ホール１０を形成する。この場合のパターンとしては図
１７に示されるようなパターンを用いる。このあとは、
図１３に示されるように、ピンホール１０内及び絶縁膜
８上にＮｉ−Ｍｏ合金９を無電解めっきで前面に形成す
る。次に図１８に示されるようなパターンを用いてＮｉ
−Ｍｏ合金９の表面にホトレジスト加工を施こすと、ド
レイン電極９ａ、ソース電極９ｂ及び信号線１４が形成
される。

【００３３】このように、本実施例によれば、薄膜トラ
ンジスタ素子を製造する各工程における処理を脱真空状
態で行なっているので、薄膜トランジスタ素子群を製造
するための工程を自動化することができ、スループット
の向上に寄与することができると共に製造コストの低減
に寄与することができる。更にゲート絶縁膜４、保護膜
６及び絶縁膜８を電解析出で形成できるため、薄膜トラ
ンジスタ素子の製造コストの低減に更に寄与することが
できる。

【００３４】次に、前述したプロセスによって形成され
た薄膜トランジスタ素子を用いたアクテイブマトリクス
型液晶表示装置の実施例を図１９及び図２０に用いて説
明する。図１９において、アクテイブマトリクス型液晶
表示装置はコントロール回路３８、走査電極駆動回路３
６、信号電極駆動回路３７、ＴＦＴマトリクスパネル３
９を備えて構成されている。マトリクスパネル３９上に
は信号電極線３４と走査電極線３３が格子状に配列され
ており、各電極線が交叉した部位近傍には各走査電極線
に接続された薄膜トランジスタ素子３１が形成されてい
ると共に表示絵素電極（図示省略）が形成されている。
更に表示絵素電極に対抗する範囲に対向電極３５が形成
された対向電極基板（図示省略）が配置されている。更
に各電極線が配列された電極基板と対向電極基板とに挟
まれた液晶層３２が配置されている。そして各薄膜トラ
ンジスタ素子３１のゲートには走査電極線３３からのパ
ルスが印加されるようになっており、ドレインには信号
電極線３４から表示絵素に対応した電圧が印加されるよ
うになっている。このようなマトリクスパネル３９上に
薄膜トランジスタ素子３１を複数個形成して液晶表示装
置を構成すれば、薄膜トランジスタ素子３１を脱真空状
態で形成できるので、マトリクスパネル３９を大型化す
ることができると共に装置のコスト低減を図ることがで
きる。

【００３５】またマトリクスパネル３９上に薄膜トラン
ジスタ素子３１を形成するに際しては、図２０に示され
るように、単一の表示絵素電極につき複数の薄膜トラン
ジスタ素子３１を用い、これらを互いに直列に接続すれ
ば、各薄膜トランジスタ素子３１が分担する電圧が低く
なるので、一絵素における薄膜トランジスタ素子のオフ
抵抗を高めることができる。このため、液晶を駆動でき
る電圧まで薄膜トランジスタ素子３１の耐圧を高めるこ
とができ、動作マージンを向上させることができる。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
基板上の導電層を電極形成の基準電極として用い、各電
極を脱真空状態で形成するようにしたため、製造コスト
の低減を図ることができる。また液晶表示装置の表示画
面を大型化することができる。

【図面の簡単な説明】

【図１】本発明に係る薄膜トランジスタ素子の縦断面図
である。

【図２】本発明に係る薄膜トランジスタ素子の製造方法
を説明するための断面図である。

【図３】本発明に係る薄膜トランジスタ素子の製造方法
を説明するための断面図である。

【図４】本発明に係る薄膜トランジスタ素子の製造方法
を説明するための断面図である。

【図５】本発明に係る薄膜トランジスタ素子の製造方法
を説明するための断面図である。

【図６】本発明に係る薄膜トランジスタ素子の製造方法
を説明するための断面図である。

【図７】本発明に係る薄膜トランジスタ素子の製造方法
を説明するための断面図である。

【図８】本発明に係る薄膜トランジスタ素子の製造方法
を説明するための断面図である。

【図９】本発明に係る薄膜トランジスタ素子の製造方法
を説明するための断面図である。

【図１０】本発明に係る薄膜トランジスタ素子の製造方
法を説明するための断面図である。

【図１１】本発明に係る薄膜トランジスタ素子の製造方
法を説明するための断面図である。

【図１２】本発明に係る薄膜トランジスタ素子の製造方
法を説明するための断面図である。

【図１３】本発明に係る薄膜トランジスタ素子の製造方
法を説明するための断面図である。

【図１４】本発明に係る薄膜トランジスタ素子の製造方
法を説明するための断面図である。

【図１５】マスクパターンの構成説明図である。

【図１６】マスクパターンの構成説明図である。

【図１７】マスクパターンの構成説明図である。

【図１８】マスクパターンの構成説明図である。

【図１９】アクテイブマトリクス型液晶表示装置の構成
図である。

【図２０】アクテイブマトリクス型液晶表示装置の他の
実施例を示す要部構成図である。

【符号の説明】

１ガラス基板２導電層３アモルファスシリコン活性層４ゲート絶縁膜５ゲート電極６保護膜７ｎ＋型アモルファスシリコン８二酸化シリコン絶縁膜９ａドレイン電極９ｂソース電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/12 Ａ 8728−4Ｍ (72)発明者青山隆茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】基板上に形成された導電層と、導電層上
に積層された半導体活性層と、半導体活性層上に積層さ
れてドープ用元素を含む一対の半導体層と、半導体活性
層上に絶縁層を介して積層されたゲート電極と、一方の
半導体層上に積層されたドレイン電極と、他方の半導体
層上に積層されたソース電極とを備えている薄膜トラン
ジスタ素子。
【請求項２】基板上に形成された導電層と、導電層上
に積層されたアモルファス半導体活性層と、アモルファ
ス半導体活性層上に積層されてドープ用元素を含む一対
のアモルファス半導体層と、アモルファス半導体活性層
上に絶縁層を介して積層されたゲート電極と、一方のア
モルファス半導体層上に積層されたドレイン電極と、他
方のアモルファス半導体層上に積層されたソース電極と
を備えている薄膜トランジスタ素子。
【請求項３】基板上に形成された導電層と、導電層上
に積層されたアモルファスシリコン半導体活性層と、ア
モルファスシリコン半導体活性層上に積層されてドープ
用元素を含む一対のアモルファスシリコン半導体層と、
アモルファスシリコン半導体活性層上に絶縁層を介して
積層されたゲート電極と、一方のアモルファスシリコン
半導体層上に積層されたドレイン電極と、他方のアモル
ファスシリコン半導体層上に積層されたソース電極とを
備えている薄膜トランジスタ素子。
【請求項４】ゲート電極とドレイン電極及びソース電
極のうち少なくとも一つの電極は直流めっき法を用いた
無電解析出により積層されている請求項１、２または３
記載の薄膜トランジスタ素子。
【請求項５】半導体活性層と半導体層のうち少なくと
も一つの層は直流めっき法を用いた電解析出により積層
されている請求項１、２、３または４記載の薄膜トラン
ジスタ素子。
【請求項６】半導体活性層は膜厚が１０００オングス
トローム以上に形成されている請求項１、２、３、４ま
たは５記載の薄膜トランジスタ素子。
【請求項７】基板上に導電層を形成し、導電層上に半
導体活性層を積層し、半導体活性層上にドープ用元素を
含む一対の半導体層を積層し、半導体活性層上に絶縁層
を介してゲート電極を積層し、一方の半導体層上にドレ
イン電極を積層し、他方の半導体層上にソース電極を積
層する薄膜トレンジスタ素子の製造方法。
【請求項８】基板上に導電層を形成し、導電層上にア
モルファス半導体活性層を積層し、アモルファス半導体
活性層上にドープ用元素を含む一対のアモルファス半導
体層を積層し、アモルファス半導体活性層上に絶縁層を
介してゲート電極を積層し、一方のアモルファス半導体
層上にドレイン電極を積層し、他方のアモルファス半導
体層上にソース電極を積層する薄膜トレンジスタ素子の
製造方法。
【請求項９】基板上に導電層を形成し、導電層上にア
モルファスシリコン半導体活性層を積層し、アモルファ
スシリコン半導体活性層上にドープ用元素を含む一対の
アモルファスシリコン半導体層を積層し、アモルファス
シリコン半導体活性層上に絶縁層を介してゲート電極を
積層し、一方のアモルファスシリコン半導体層上にドレ
イン電極を積層し、他方のアモルファスシリコン半導体
層上にソース電極を積層する薄膜トランジスタ素子の製
造方法。
【請求項１０】シリコン元素を含む電解液の溶媒とし
て非水溶媒を用い、導電層を陰極として導電層上にアモ
ルファスシリコンを析出し、アモルファスシリコン活性
層を陰極としてアモルファスシリコン活性層上にアモル
ファスシリコンを析出する請求項９記載の薄膜トランジ
スタの製造方法。
【請求項１１】析出されたアモルファスシリコンにア
ニール処理を施してアモルファスシリコン中の未結合手
を水素で終端する請求項１０記載の薄膜トランジスタ素
子の製造方法。
【請求項１２】析出されたアモルファスシリコンにア
ニール処理を施してアモルファスシリコンの表面を微結
晶化する請求項１０記載の薄膜トランジスタ素子の製造
方法。
【請求項１３】陰極に励起光を当てながら陰極上にア
モルファスシリコンを析出する請求項１０記載の薄膜ト
ランジスタ素子の製造方法。
【請求項１４】ゲート電極とドレイン電極及びソース
電極のうち少なくとも一つの電極を無電解析出により形
成する請求項７、８、９、１０、１１、１２または１３
記載の薄膜トランジスタ素子の製造方法。
【請求項１５】半導体活性層と半導体層のうち少なく
とも一つの層を直流めっき法を用いた電解析出により形
成する請求項７、８、９、１０、１１、１２、１３また
は１４記載の薄膜トランジスタ素子の製造方法。
【請求項１６】信号電極線と走査電極線がほぼ格子状
に配列された電極基板と、電極基板上に形成されて各電
極線に接続された薄膜トランジスタ素子と、電極基板上
に形成された表示絵素電極と、少なくとも表示絵素電極
に対向する範囲に対向電極が形成された対向電極基板
と、電極基板と対向電極基板とに挟まれた液晶層と、信
号電極線に駆動信号を出力する信号電極駆動回路と、走
査電極線に駆動信号を出力する走査電極駆動回路とを有
する液晶表示装置において、薄膜トランジスタ素子とし
て請求項１、２、３、４、５または６記載のものを用い
てなることを特徴とする液晶表示装置。
【請求項１７】単一の表示絵素電極につき複数の薄膜
トランジスタ素子を直列接続してなる請求項１６記載の
液晶表示装置。