JPH0555225A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0555225A
JPH0555225A JP24043191A JP24043191A JPH0555225A JP H0555225 A JPH0555225 A JP H0555225A JP 24043191 A JP24043191 A JP 24043191A JP 24043191 A JP24043191 A JP 24043191A JP H0555225 A JPH0555225 A JP H0555225A
Authority
JP
Japan
Prior art keywords
wiring layer
metal wiring
layer
underlayer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24043191A
Other languages
Japanese (ja)
Inventor
Mitsuharu Takagi
光治 高儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24043191A priority Critical patent/JPH0555225A/en
Publication of JPH0555225A publication Critical patent/JPH0555225A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the manufacture of a semiconductor device, in which a metallic wiring layer can be formed with an excellent coverage while the metallic wiring layer can be buried uniformly into a contact hole and the metallic wiring layer, which is made fine and changed into multilayers, can be formed stably. CONSTITUTION:Foundation layers 14 composed of the quality of material constituting a metallic wiring layer are formed through a sputtering method while cooling a semiconductor substrate 1, surface layers 16, 16a consisting of the quality of material organizing the metallic wiring layer are shaped onto the foundation layers 14 through the sputtering method while heating the semiconductor substrate 1, and the metallic wiring layers 18, 18a are constructed by the foundation layers 14 and the surface layers 16, 16a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特にアルミニウム等で構成される金属配線層
の成膜方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a metal wiring layer made of aluminum or the like.

【0002】[0002]

【従来の技術】半導体装置を構成する半導体基板には、
アルミニウムで構成される金属配線層が層間絶縁膜層を
介して複層積層される場合がある。例えば図3に示すよ
うに、半導体基板1上に、層間絶縁膜層2が成膜され、
その上にアルミニウムで構成される第1金属配線層4が
積層される。
2. Description of the Related Art A semiconductor substrate that constitutes a semiconductor device is
A metal wiring layer made of aluminum may be laminated in multiple layers with an interlayer insulating film layer interposed therebetween. For example, as shown in FIG. 3, the interlayer insulating film layer 2 is formed on the semiconductor substrate 1,
A first metal wiring layer 4 made of aluminum is laminated thereon.

【0003】第1金属配線層4の上には、層間絶縁膜層
6、平坦化膜層8及び層間絶縁膜層10が積層される。
この絶縁膜層6,10及び平坦化膜層8には、第1金属
配線層4を臨むコンタクトホール12が形成され、絶縁
膜層10の上から第2金属配線層14がコンタクトホー
ル12内部に入り込むように形成される。
An interlayer insulating film layer 6, a planarizing film layer 8 and an interlayer insulating film layer 10 are laminated on the first metal wiring layer 4.
A contact hole 12 facing the first metal wiring layer 4 is formed in the insulating film layers 6 and 10 and the flattening film layer 8, and a second metal wiring layer 14 is formed inside the contact hole 12 from above the insulating film layer 10. It is formed to enter.

【0004】第2金属配線層14は、例えばアルミニウ
ムをスパッタリングすることにより構成されるが、通常
のスパッタリングでは、クサビ状のボイドが発生するお
それがあることから、最近では半導体基板を200〜3
00°Cの温度で加熱しながらスパッタリングを行うよ
うにしている。また、コンタクトホール12内をアルミ
ニウムで構成される第2金属配線層14で完全に埋め込
むため、半導体基板1を500〜550°Cの温度で加
熱しながら、スパッタリングすることもある。
The second metal wiring layer 14 is formed, for example, by sputtering aluminum. However, since there is a possibility that wedge-shaped voids may be generated in ordinary sputtering, semiconductor substrates of 200 to 3 have been recently used.
Sputtering is performed while heating at a temperature of 00 ° C. Further, since the inside of the contact hole 12 is completely filled with the second metal wiring layer 14 made of aluminum, the semiconductor substrate 1 may be sputtered while being heated at a temperature of 500 to 550 ° C.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、半導体
基板1を加熱しながらスパッタリングを行い第2金属配
線層14を形成すると、コンタクトホール12内に残留
している平坦化膜層8を構成するSOG(SPIN O
N GLASS)からの脱ガスや、スパッタリング工程
前のウエット処理での残留水分からの脱ガスが生じ、図
3に示すように、コンタクトホール12内でのカバレー
ジが悪くなるという問題点を有している。カバレージが
悪くなるとエレクトロマイグレーションによる金属配線
層14の断線などの問題が生じるおそれがある。
However, when the second metal wiring layer 14 is formed by sputtering the semiconductor substrate 1 while heating the semiconductor substrate 1, the SOG (which constitutes the planarization film layer 8 remaining in the contact hole 12) is formed. SPIN O
N GLASS) and degassing from residual moisture in the wet treatment before the sputtering process occur, resulting in poor coverage in the contact hole 12 as shown in FIG. There is. If the coverage is poor, problems such as disconnection of the metal wiring layer 14 due to electromigration may occur.

【0006】本発明は、このような実状に鑑みてなさ
れ、金属配線層をカバレージ良く形成することが可能で
あると共に、コンタクトホール内への金属配線層の埋め
込みを均一に行うことが可能であり、微細化及び多層化
する金属配線層を安定して形成することが可能な半導体
装置の製造方法を提供することを目的とする。
The present invention has been made in view of such circumstances, and it is possible to form the metal wiring layer with good coverage and to uniformly embed the metal wiring layer in the contact hole. An object of the present invention is to provide a method of manufacturing a semiconductor device capable of stably forming a metal wiring layer that is miniaturized and multilayered.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板を冷
却しつつスパッタリング法により金属配線層を構成する
材質の下地層を形成し、次に、この下地層の上に、金属
配線層を構成する材質の表層を、半導体基板を加熱しつ
つスパッタリング法により形成し、上記下地層と表層と
で金属配線層を構成することを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises forming an underlayer of a material forming a metal wiring layer by a sputtering method while cooling a semiconductor substrate, Next, a surface layer of a material forming the metal wiring layer is formed on the underlayer by a sputtering method while heating the semiconductor substrate, and the metal wiring layer is formed by the underlayer and the surface layer. To do.

【0008】[0008]

【作用】本発明の半導体装置の製造方法では、まず最初
に、半導体基板を冷却しつつスパッタリング法により金
属配線層を構成する材質の下地層を形成するようにして
いるので、この下地層がSOGあるいは残留水分からの
脱ガスを防止する。そして、この下地層の上には、半導
体基板を加熱しつつスパッタリングされた表層がカバレ
ージ良く形成されることになる。
In the method of manufacturing a semiconductor device according to the present invention, first, the underlayer made of the material forming the metal wiring layer is formed by the sputtering method while cooling the semiconductor substrate. Alternatively, prevent degassing from residual moisture. Then, the surface layer sputtered while heating the semiconductor substrate is formed on the underlayer with good coverage.

【0009】[0009]

【実施例】以下、本発明の一実施例に係る半導体装置の
製造方法について、図面を参照しつつ詳細に説明する。
図1は本発明の一実施例に係る半導体装置の製造方法を
示す概略断面図、図2は本発明の他の実施例に係る半導
体装置の製造方法を示す概略断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device manufacturing method according to an embodiment of the present invention will be described in detail below with reference to the drawings.
1 is a schematic sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a schematic sectional view showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.

【0010】図1に示す実施例では、半導体基板1上
に、層間絶縁膜層2が成膜され、その上にアルミニウム
で構成される第1金属配線層4が積層される。層間絶縁
膜層4は、特に限定されないが、例えばリンドープ酸化
珪素膜(PSG膜)で構成される。
In the embodiment shown in FIG. 1, an interlayer insulating film layer 2 is formed on a semiconductor substrate 1, and a first metal wiring layer 4 made of aluminum is laminated thereon. The interlayer insulating film layer 4 is composed of, for example, a phosphorus-doped silicon oxide film (PSG film), although not particularly limited.

【0011】第1金属配線層4の上には、層間絶縁膜層
6、平坦化膜層8及び層間絶縁膜層10が積層される。
層間絶縁膜層6,8は、特に限定されないが、例えばC
VD法により成膜される酸化珪素膜などで構成される。
平坦化膜層8は、特に限定されないが、SOG膜(液状
のシリカ系化合物を塗布して平坦化するための膜)等で
構成される。この絶縁膜層6,10及び平坦化膜層8に
は、第1金属配線層4を臨むコンタクトホール12がホ
トリソ工程を得て形成される。
An interlayer insulating film layer 6, a planarizing film layer 8 and an interlayer insulating film layer 10 are laminated on the first metal wiring layer 4.
The interlayer insulating film layers 6 and 8 are not particularly limited, but for example, C
It is composed of a silicon oxide film or the like formed by the VD method.
Although not particularly limited, the flattening film layer 8 is composed of an SOG film (a film for applying a liquid silica-based compound for flattening). Contact holes 12 facing the first metal wiring layer 4 are formed in the insulating film layers 6 and 10 and the flattening film layer 8 by a photolithography process.

【0012】そして、絶縁膜層10の上から、例えばア
ルミニウムをスパッタリングすることにより、下地層1
4を形成する。この下地層14を形成するためのスパッ
タリングに際しては、半導体基板1を冷却しつつ行う。
冷却温度は、特に限定されないが、例えば−150〜0
°C程度が好ましい。下地層14の膜厚は、特に限定さ
れないが、得ようとする金属配線層18の全体膜厚の約
1/4〜1/2、好ましくは1/3程度である。得よう
とする金属配線層の全体膜厚が3000〜4000オン
グストロームであれば、下地層14の膜厚は、1000
〜1500オングストローム程度が好ましい。下地層1
4は、コンタクトホール12内部に入り込むように形成
される。
Then, the underlayer 1 is formed by sputtering aluminum, for example, on the insulating film layer 10.
4 is formed. The sputtering for forming the underlayer 14 is performed while cooling the semiconductor substrate 1.
The cooling temperature is not particularly limited, but is, for example, −150 to 0.
It is preferably about ° C. The thickness of the underlayer 14 is not particularly limited, but is about 1/4 to 1/2, preferably about 1/3 of the total thickness of the metal wiring layer 18 to be obtained. If the total thickness of the metal wiring layer to be obtained is 3000 to 4000 angstroms, the thickness of the underlayer 14 is 1000.
It is preferably about 1500 angstroms. Underlayer 1
4 is formed so as to enter the inside of the contact hole 12.

【0013】このような下地層14を形成するためのス
パッタリングに際し、基板1を冷却しながら行うように
しているので、コンタクトホール12の内部に残留して
いるSOGからの脱ガス、あるいは残留水分からの脱ガ
スを防止することができる。
Since the substrate 1 is cooled during the sputtering for forming the underlayer 14, the degassing from the SOG remaining inside the contact hole 12 or the residual water content is avoided. It is possible to prevent the degassing of.

【0014】次に、この下地層14の上に、下地層14
と同じ材質の表層16を、半導体基板1を加熱しつつス
パッタリング法により形成し、上記下地層14と表層1
6とで金属配線層18を構成する。表層16を形成する
ためのスパッタリング時における基板1の加熱温度は、
特に限定されないが、200〜300°C程度である。
また、表層16の膜厚は、金属配線層18の全体膜厚の
1/2〜3/4程度が好ましく、具体的には、1000
〜3000オングストローム程度が好ましい。
Next, the underlayer 14 is formed on the underlayer 14.
A surface layer 16 made of the same material as the above is formed by a sputtering method while heating the semiconductor substrate 1, and the underlayer 14 and the surface layer 1 are formed.
6 and 6 form a metal wiring layer 18. The heating temperature of the substrate 1 during sputtering for forming the surface layer 16 is
Although not particularly limited, it is about 200 to 300 ° C.
Further, the film thickness of the surface layer 16 is preferably about 1/2 to 3/4 of the total film thickness of the metal wiring layer 18, and specifically, 1000.
It is preferably about 3000 angstroms.

【0015】表層16は、基板1を加熱しながらのスパ
ッタリングで形成されるため、この表層16はカバレー
ジ良く形成される。その際には、下地層により脱ガスの
防止が図られる。なお、このような2段階の連続スパッ
タリングは、マルチチャンバー型のスパッタリング装置
を用いて行われる。
Since the surface layer 16 is formed by sputtering while heating the substrate 1, the surface layer 16 is formed with good coverage. In that case, the underlayer prevents degassing. Note that such two-step continuous sputtering is performed using a multi-chamber type sputtering device.

【0016】次に、図2に基づき、本発明の他の実施例
について説明する。図2に示す実施例は、第2金属配線
層18aによりコンタクトホール12を埋め込み、金属
配線層18a表面の平坦化を図った実施例である。下地
層14の形成までは、図1に示す実施例と同様であり、
表層16aを形成するための基板1の加熱温度が相違す
る。
Next, another embodiment of the present invention will be described with reference to FIG. The embodiment shown in FIG. 2 is an embodiment in which the contact hole 12 is filled with the second metal wiring layer 18a to flatten the surface of the metal wiring layer 18a. Up to the formation of the underlayer 14, it is the same as the embodiment shown in FIG.
The heating temperature of the substrate 1 for forming the surface layer 16a is different.

【0017】この実施例では、表層16aを形成するた
めのスパッタリング時における基板1の加熱温度を、金
属配線層18aを構成するアルミニウムの融点に近い5
00〜550°C程度の高温にする。このような温度で
加熱することにより、金属配線層18aでコンタクトホ
ール12を均一に埋め込むことが可能になる。その際
に、下地層14が形成してあることから、脱ガスなどの
発生もない。
In this embodiment, the heating temperature of the substrate 1 during the sputtering for forming the surface layer 16a is close to the melting point of aluminum forming the metal wiring layer 18a.
The temperature is set to a high temperature of about 00 to 550 ° C. By heating at such a temperature, the contact hole 12 can be uniformly filled with the metal wiring layer 18a. At that time, since the underlayer 14 is formed, degassing does not occur.

【0018】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。例えば、上述した実施例では、第2金属配
線層を形成する場合について説明したが、本発明はこれ
に限定されず、何層目かは問わず、金属配線層を形成す
る場合全てに適用することができる。また、上述した実
施例における下地層14と表層16,16aとは、アル
ミニウムのスパッタリングにより形成したが、その他の
材質の金属のスパッタリングにより形成することもでき
る。また、下地層16と表層16,16aとは、必ずし
も同一材質である必要はなく、相異なる材質で構成され
ても良い。
The present invention is not limited to the above-mentioned embodiments, but can be variously modified within the scope of the present invention. For example, in the above-described embodiment, the case of forming the second metal wiring layer has been described, but the present invention is not limited to this, and is applicable to all cases of forming the metal wiring layer regardless of the number of layers. be able to. Further, although the underlayer 14 and the surface layers 16 and 16a in the above-described embodiment are formed by sputtering aluminum, they may be formed by sputtering metal other materials. The base layer 16 and the surface layers 16 and 16a are not necessarily made of the same material but may be made of different materials.

【0019】[0019]

【発明の効果】以上説明してきたように、本発明によれ
ば、まず最初に、半導体基板を冷却しつつスパッタリン
グ法により金属配線層を構成する材質の下地層を形成す
るようにしているので、この下地層が脱ガスを防止する
ことができる。そして、この下地層の上には、半導体基
板を加熱しつつスパッタリングされた表層がカバレージ
良く形成されることになる。したがって、微細化及び多
層化する金属配線層を安定して形成することが可能にな
る。
As described above, according to the present invention, first, while cooling the semiconductor substrate, the underlayer made of the material forming the metal wiring layer is formed by the sputtering method. This underlayer can prevent degassing. Then, the surface layer sputtered while heating the semiconductor substrate is formed on the underlayer with good coverage. Therefore, it becomes possible to stably form a metal wiring layer that is miniaturized and multilayered.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る半導体装置の製造方法
を示す概略断面図である。
FIG. 1 is a schematic sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】本発明の他の実施例に係る半導体装置の製造方
法を示す概略断面図である。
FIG. 2 is a schematic sectional view showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.

【図3】従来例に係る半導体装置の製造方法を示す概略
断面図である。
FIG. 3 is a schematic cross-sectional view showing a method of manufacturing a semiconductor device according to a conventional example.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 層間絶縁膜層 4 第1金属配線層 6,10 層間絶縁膜層 8 平坦化膜層 12 コンタクトホール 14 下地層 16,16a 表層 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Interlayer insulating film layer 4 First metal wiring layer 6,10 Interlayer insulating film layer 8 Planarizing film layer 12 Contact hole 14 Underlayer 16, 16a Surface layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に積層してある層間絶縁膜
層に形成されたコンタクトホール内に入り込むように、
層間絶縁膜層上に金属配線層が積層してある半導体装置
を製造する方法において、半導体基板を冷却しつつスパ
ッタリング法により金属配線層を構成する材質の下地層
を形成し、次に、この下地層の上に、金属配線層を構成
する材質の表層を、半導体基板を加熱しつつスパッタリ
ング法により形成し、上記下地層と表層とで金属配線層
を構成することを特徴とする半導体装置の製造方法。
1. A contact hole formed in an interlayer insulating film layer laminated on a semiconductor substrate,
In a method of manufacturing a semiconductor device in which a metal wiring layer is laminated on an interlayer insulating film layer, an underlayer made of a material forming the metal wiring layer is formed by a sputtering method while cooling the semiconductor substrate, On the ground layer, a surface layer of a material forming the metal wiring layer is formed by a sputtering method while heating the semiconductor substrate, and a metal wiring layer is composed of the underlayer and the surface layer. Method.
JP24043191A 1991-08-26 1991-08-26 Manufacture of semiconductor device Pending JPH0555225A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24043191A JPH0555225A (en) 1991-08-26 1991-08-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24043191A JPH0555225A (en) 1991-08-26 1991-08-26 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0555225A true JPH0555225A (en) 1993-03-05

Family

ID=17059391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24043191A Pending JPH0555225A (en) 1991-08-26 1991-08-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0555225A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444571B1 (en) 1998-11-27 2002-09-03 Nec Corporation Process for fabricating a semiconductor device with improved step coverage and reliability of a lower aluminum line

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444571B1 (en) 1998-11-27 2002-09-03 Nec Corporation Process for fabricating a semiconductor device with improved step coverage and reliability of a lower aluminum line
KR100374981B1 (en) * 1998-11-27 2003-03-29 엔이씨 일렉트로닉스 코포레이션 Process for fabricating semiconductor device improved in step coverage without sacrifice of reliability of lower aluminum line

Similar Documents

Publication Publication Date Title
US7297640B2 (en) Method for reducing argon diffusion from high density plasma films
JPH11204645A (en) Interlayer insulating film of semiconductor device and manufacture thereof
JPH0580140B2 (en)
JPH0555225A (en) Manufacture of semiconductor device
JP2643793B2 (en) Semiconductor device and manufacturing method thereof
JPH09213800A (en) Semiconductor device and manufacture thereof
JPS63131546A (en) Semiconductor device
JPH0330992B2 (en)
JPH07297183A (en) Semiconductor device and its manufacture
JPH10214892A (en) Manufacture of semiconductor device
JPH0817920A (en) Semiconductor device and its manufacture
KR920001913B1 (en) Method of fabricating semiconductor device with pattern layer
JP3328430B2 (en) Method for forming multilayer wiring of semiconductor device
TW454250B (en) Method to inhibit the defect of high density plasma deposition
JPH08330306A (en) Fabrication of semiconductor device
JPH03257849A (en) Manufacture of semiconductor device
JPH06244180A (en) Semiconductor device and its manufacture
JPS6037150A (en) Manufacture of semiconductor device
JPS61260638A (en) Manufacture of semiconductor device
JPH01194440A (en) Forming method for multilayer interconnection layer
JPH09223731A (en) Interconnection forming method
JPH0330453A (en) Formation of flattened insulating film
JPH06310605A (en) Semiconductor device and its manufacture, and semiconductor manufacturing equipment
JPH04326522A (en) Burying and connection method of wiring
JPH0372693A (en) Interconnecting member and forming method therefor