JPH0554695B2 - - Google Patents
Info
- Publication number
- JPH0554695B2 JPH0554695B2 JP59266181A JP26618184A JPH0554695B2 JP H0554695 B2 JPH0554695 B2 JP H0554695B2 JP 59266181 A JP59266181 A JP 59266181A JP 26618184 A JP26618184 A JP 26618184A JP H0554695 B2 JPH0554695 B2 JP H0554695B2
- Authority
- JP
- Japan
- Prior art keywords
- resin mold
- semiconductor device
- lead
- mold frame
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229920005989 resin Polymers 0.000 claims description 76
- 239000011347 resin Substances 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 3
- 238000005452 bending Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の樹脂封止パツケージに
関し、主として、多ピン化された平型樹脂パツケ
ージを備えている半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a resin-sealed package for a semiconductor device, and mainly relates to a semiconductor device equipped with a flat resin package with a large number of pins.
半導体チツプの高集積化、高密度化に伴い、半
導体装置のリード（ピン）の本数は年々増加する
傾向にある。それに伴つて、半導体装置の外観形
状も大型化して来ている。それに反し、半導体装
置のセツトメーカーでは、製品の小型化、高密度
実装が可能な軽量でしかも小型かつ薄型のパツケ
ージを半導体メーカに対して要求する傾向にあ
る。
As semiconductor chips become more highly integrated and densely packed, the number of leads (pins) in semiconductor devices tends to increase year by year. Along with this, the external shape of semiconductor devices has also become larger. On the other hand, there is a trend among manufacturers of semiconductor device sets to request semiconductor manufacturers to provide lightweight, compact, and thin packages that enable miniaturization of products and high-density packaging.
この２つの傾向を満足するパツケージ形状の一
つにフラツトタイプの樹脂型半導体装置がある。
このフラツトタイプの樹脂封止パツケージを備え
ている半導体装置を述べてある例として、日経マ
グロウヒル社発行「日経エレクトロニクス」誌
1984年６月４日号、P141〜P151、がある。 One of the package shapes that satisfy these two trends is a flat type resin semiconductor device.
An example of a semiconductor device equipped with this flat type resin-sealed package is the Nikkei Electronics magazine published by Nikkei McGraw-Hill.
There is the June 4, 1984 issue, pages 141-151.
まず、そのパツケージ構造について第３図、第
４図を用いて説明する。 First, the package structure will be explained using FIGS. 3 and 4.
第３図はフラツトタイプ樹脂パツケージ型半導
体装置の一例を示し、レジンモールド本体の一部
を切欠いた平面図、第４図は第３図の−′断
面図である。 FIG. 3 shows an example of a flat type resin package type semiconductor device, and is a plan view with a part of the resin mold body cut away, and FIG. 4 is a sectional view taken along the line -' in FIG.
同図に示すように、この半導体装置は、半導体
集積回路が作り込まれた半導体チツプ（以下、チ
ツプという。）１と、このチツプ１が取り付けら
れているタブ２と、タブの周辺から放射状に設け
た複数のリード３と、チツプ１上の電極と、リー
ド３の内端部とを電気的に接続するワイヤ５と、
上記チツプ１及び複数のリード３の内端部を包囲
するレジンモールド本体４からなるものである。
この半導体装置はリードフレームの状態でレジン
モールドされ、その後、フレーム部分が切り離さ
れて完成され、第３図の状態となる。 As shown in the figure, this semiconductor device includes a semiconductor chip (hereinafter referred to as a chip) 1 in which a semiconductor integrated circuit is built, a tab 2 to which this chip 1 is attached, and a radial structure extending from the periphery of the tab. A wire 5 electrically connects the plurality of leads 3 provided, the electrodes on the chip 1, and the inner ends of the leads 3;
It consists of a resin mold body 4 surrounding the inner ends of the chip 1 and a plurality of leads 3.
This semiconductor device is resin-molded in the form of a lead frame, and then the frame portion is separated to complete the device, resulting in the state shown in FIG. 3.
第３図のような外観形状となつた半導体装置
は、検査、選別工程に送られる。 The semiconductor device having the external shape as shown in FIG. 3 is sent to an inspection and sorting process.
しかし、前記のように小型化、薄型化され、多
ピン化されると、レジンモールド本体４の四方に
延びるリード３は細くなつているため、外部の物
体に触れることにより極めて曲がり易い。それを
防止するため、本発明者らは特定のキヤリア治具
を使つて運搬や検査を行い、キヤリア治具がセツ
トされたままの形で半導体装置を出荷するように
している。
However, when the resin mold body 4 is made smaller, thinner, and has more pins as described above, the leads 3 extending in all directions of the resin mold body 4 become thinner, and therefore are extremely susceptible to bending when touching an external object. In order to prevent this, the present inventors use a specific carrier jig for transportation and inspection, and ship the semiconductor device with the carrier jig still set.
このキヤリア治具はレジン等を精密成形加工し
てなるもので、この治具への半導体装置のセツテ
イング作業は複雑なため、自動機を使用すること
ができない。したがつて、人手と時間が多くかか
り、また、キヤリア治具自体についても費用が必
要になる。 This carrier jig is made by precision molding of resin or the like, and the work of setting the semiconductor device onto this jig is complicated, so automatic machines cannot be used. Therefore, it requires a lot of manpower and time, and the carrier jig itself also requires expense.
本発明は上記の問題を克服するべくなされもの
である。 The present invention has been made to overcome the above problems.
本発明の目的は、リードの曲がりを防止でき、
かつ、取扱いが容易な樹脂封止パツケージを備え
ている半導体装置を提供することにある。 The purpose of the present invention is to prevent lead bending,
Another object of the present invention is to provide a semiconductor device equipped with a resin-sealed package that is easy to handle.
この発明の前記ならびにそのほかの目的と新規
な特徴については、本明細書の記述および添付図
面から明らかになるであろう。 The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
A brief overview of typical inventions disclosed in this application is as follows.
すなわち、電子回路が作り込まれている半導体
チツプ１と、半導体チツプ１がボンデイングされ
ているタブ２と、互いに絶縁されてタブ２の周囲
に配線され、半導体チツプ１の電極に電気的に接
続されている複数本のリード３と、半導体チツプ
１、タブ２および各リード３の内端部を封止して
いるレジンモールド本体４とを備えている半導体
装置において、
前記レジンモールド本体４からレジンモールド
枝部６が径方向外向きに一体的に突設されている
とともに、このレジンモールド枝部６にレジンモ
ールド枠部７が一体的に連結されており、
このレジンモールド枠部７は前記レジンモール
ド本体４を環状に取り囲むように形成されている
とともに、このレジンモールド枠部７には前記各
リード３の外側端部がそれぞれ包含されているこ
とを特徴とする。 That is, a semiconductor chip 1 in which an electronic circuit is built, a tab 2 to which the semiconductor chip 1 is bonded, and a circuit insulated from each other, wired around the tab 2, and electrically connected to the electrodes of the semiconductor chip 1. A semiconductor device comprising a plurality of leads 3 and a resin mold body 4 sealing the semiconductor chip 1, the tab 2, and the inner end of each lead 3. A branch portion 6 integrally projects outward in the radial direction, and a resin mold frame portion 7 is integrally connected to this resin mold branch portion 6, and this resin mold frame portion 7 is connected to the resin mold frame portion 7. It is characterized in that it is formed so as to annularly surround the main body 4, and that the outer end portions of the leads 3 are respectively included in this resin mold frame portion 7.
前記した手段によれば、各リード３の外端部が
レジンモールド枠部７にそれぞれ包含されている
ため、各リード３の外端部の曲がりは防止される
ことになる。
According to the above-described means, since the outer end portions of each lead 3 are included in the resin mold frame portion 7, bending of the outer end portion of each lead 3 is prevented.
また、半導体装置自体に各リード３の外端部を
保護するレジンモールド枠部７が設けられている
ので、この半導体装置の運搬や検査時において、
各リード３保護するための専用のキヤリア治具を
この半導体装置にはセツテイングする必要がな
い。 In addition, since the semiconductor device itself is provided with a resin mold frame portion 7 that protects the outer end of each lead 3, when transporting or inspecting the semiconductor device,
There is no need to set a dedicated carrier jig for protecting each lead 3 in this semiconductor device.
第１図は本発明の一実施例を示すものであつ
て、樹脂封止パツケージを備えている半導体装置
の全体平面図である。第２図は第１図における
−′視断面図である。
FIG. 1 shows an embodiment of the present invention, and is an overall plan view of a semiconductor device equipped with a resin-sealed package. FIG. 2 is a sectional view taken along the line -' in FIG. 1.
１は電子回路としての半導体集積回路が作り込
まれている半導体チツプ（以下、チツプとい
う。）、２はチツプの取付けられたタブ、３はリー
ド、４はレジンモールド本体、５はチツプの電極
とリード間を接続するワイヤ（金線）である。６
はレジンモールド枝部で、本体４の４つの隅部か
ら外側へ延長された部分である。７はレジンモー
ルド枠部で、上記枝部６に接続され、リード３の
外端部を包含し、本体４を取り囲んで枠状に形成
された部分である。 1 is a semiconductor chip (hereinafter referred to as a chip) in which a semiconductor integrated circuit as an electronic circuit is built, 2 is a tab on which the chip is attached, 3 is a lead, 4 is a resin mold body, and 5 is an electrode of the chip. This is a wire (gold wire) that connects the leads. 6
are resin mold branches, which extend outward from the four corners of the main body 4. Reference numeral 7 denotes a resin mold frame portion, which is connected to the branch portion 6, includes the outer end portion of the lead 3, and is formed into a frame shape surrounding the main body 4.
このようなレジンモールド枠付きの半導体装置
を製造するためには、たとえば、下記の工程を経
ることにより得られる。 In order to manufacture such a semiconductor device with a resin mold frame, for example, it can be obtained through the following steps.
第５図乃至第８図は本発明による半導体装置を
リードフレームから組立てる場合の各工程を平面
図で示すものである。 5 to 8 are plan views showing each step in assembling a semiconductor device according to the present invention from a lead frame.
(1) 第５図はリードフレームの１ユニツトの全体
を示す。２はタブ、３はリードである。各リー
ド３の間はレジンの漏れを防止するためのダム
８により互いに接続されている。レジンモール
ド本体４となる部分の４隅において、ダム８の
一部が外側に延び、レジンモールド枝部６を成
形するための枝部用ダム９を形成している。こ
の枝部用ダム９は、リード３の外端部の間を接
続し外辺に沿つて包囲する外側ダム１０と連絡
されている。外側ダム１０のさらに外側には外
枠（フレーム）１１又は隣りのユニツトとのセ
クシヨン枠（フレーム）１１′が連結されてい
る。(1) Figure 5 shows the entire lead frame unit. 2 is a tab and 3 is a lead. The leads 3 are connected to each other by a dam 8 to prevent resin from leaking. At the four corners of the portion that will become the resin mold main body 4, a portion of the dam 8 extends outward to form a branch dam 9 for molding the resin mold branch 6. This branch dam 9 is connected to an outer dam 10 that connects the outer ends of the lead 3 and surrounds it along the outer edge. Further outside the outer dam 10, an outer frame 11 or a section frame 11' with an adjacent unit is connected.
このようなリードフレームにおいて、同図に
示すようにタブ２上にチツプ１をペレツト・ボ
ンデイングし、このチツプ１上の電極と対応す
るリード３との間をワイヤ（金線）５によりワ
イヤボンデイングする。 In such a lead frame, a chip 1 is pellet bonded onto a tab 2 as shown in the same figure, and wire bonding is performed between an electrode on this chip 1 and a corresponding lead 3 using a wire (gold wire) 5. .
(2) チツプ１の取付けられたリードフレームをレ
ジンモールド金型のキヤビテイー１４内に導入
し、エポキシレジンの流動体の圧入（インクジ
エクシヨン・モールデイング）を行う。第６図
Ａはレジンの注入された状態を示し、４はレジ
ンモールド本体、６はレジンモールド枝部、７
はレジンモールド枠部である。(2) The lead frame with the chip 1 attached is introduced into the cavity 14 of the resin mold, and the epoxy resin fluid is press-fitted (injection molding). FIG. 6A shows the resin injected state, where 4 is the resin mold body, 6 is the resin mold branch, and 7 is the resin mold body.
is the resin mold frame.
第６図Ｂは第６図ＡのＢ−B′切断面に
おける金型をふくめたレジンの形態を示す断面
図である。１２は上型、１３は、下型である。
同図に示すようにダム８及び外側ダム１０は金
型１２，１３で形成されるキヤビテイ１４の外
側にあつて、レジンが漏出するのを防止するよ
うになつている。 FIG. 6B is a sectional view taken along the line BB' in FIG. 6A, showing the form of the resin including the mold. 12 is an upper mold, and 13 is a lower mold.
As shown in the figure, the dam 8 and the outer dam 10 are located outside a cavity 14 formed by the molds 12 and 13, and are designed to prevent resin from leaking.
(3) レジンが硬化した後、第７図に示すようにダ
ム８及び外側ダム１０をリード３と接する部分
でカツター等により切断して分離部１５を形成
することにより、各リードを互いに電気的に分
離する。この分離と同時に、外枠（フレーム）
１１及び隣合うユニツトとのセクシヨン枠１
１′から切り離すことにより、第１図、第２図
に示される１ユニツトの半導体装置が得られ
る。(3) After the resin has hardened, as shown in FIG. 7, the dam 8 and the outer dam 10 are cut with a cutter or the like at the part where they contact the lead 3 to form a separation part 15, thereby electrically connecting each lead to each other. Separate into At the same time as this separation, the outer frame (frame)
Section frame 1 with 11 and adjacent units
1', one unit of the semiconductor device shown in FIGS. 1 and 2 is obtained.
このようなレジンモールド枠部７を有する半
導体装置は、この形で検査を行い、選別し、運
搬し、収納し、市場に出荷できる。そして、こ
れらに際して、リード３の外端部がレジンモー
ルド枠部７にモールドされているので、リード
３の曲がりは発生しない。 A semiconductor device having such a resin mold frame portion 7 can be inspected, sorted, transported, stored, and shipped to the market in this form. At this time, since the outer ends of the leads 3 are molded in the resin mold frame 7, the leads 3 do not bend.
第９図は、本発明の半導体装置の他の実施例
を示す。このパツケージの特徴は、レジンモー
ルド枠部７に位置決め穴１６が位置決め部とし
て設けられていることである。レジンモールド
枠部７の４隅に位置決め穴１６を開設すること
により、検査時の装置の位置決め固定が容易か
つ確実になり、検査作業の効率も向上する。 FIG. 9 shows another embodiment of the semiconductor device of the present invention. A feature of this package is that a positioning hole 16 is provided in the resin mold frame portion 7 as a positioning portion. By providing positioning holes 16 at the four corners of the resin mold frame 7, positioning and fixing of the device during inspection becomes easy and reliable, and the efficiency of inspection work is also improved.
なお、検査の際には、第１０図に示すような
治具１７を用いて、その治具１７の上に半導体
装置のレジンモールド本体４を置いて、さら
に、位置決め穴１６を用いて正確に位置決め固
定し、複数個のリード３に対して複数個のプロ
ーブ針１８を同時に接触させることにより、諸
特性を瞬間的に測定することができる。 During inspection, a jig 17 as shown in FIG. 10 is used, the resin mold body 4 of the semiconductor device is placed on the jig 17, and the positioning hole 16 is used to accurately By positioning and fixing and simultaneously bringing a plurality of probe needles 18 into contact with a plurality of leads 3, various characteristics can be instantaneously measured.
注目すべきは、本発明の半導体装置ではレジ
ンモールド枠部７がリード曲がりを防止する役
目、及び、従来、半導体装置の運搬、検査時に
必要としていたキヤリア治具の役目を果たす点
である。このように、レジンモールド枠部７が
２つの役目を果たすため、大幅なコストの低減
が可能となる。さらに、半導体装置のキヤリヤ
治具への装着が不要なため、半導体装置につい
て自動機を用いた検査が可能となる。 What should be noted is that in the semiconductor device of the present invention, the resin mold frame 7 serves to prevent lead bending and also to serve as a carrier jig, which was conventionally required when transporting and inspecting the semiconductor device. In this way, the resin mold frame 7 fulfills two roles, making it possible to significantly reduce costs. Furthermore, since it is not necessary to mount the semiconductor device on a carrier jig, it becomes possible to test the semiconductor device using an automatic machine.
第１２図は、本発明の半導体装置を運搬する
場合の状態を示す。同図で示されるごとく、箱
（マガジン）の仕切り１９に沿つて半導体装置
を縦に積み重ねるように収納することが可能と
なる。この様に収納できるため、ハンドラ等の
自動機への装着も容易となるとともに、そのハ
ンドラ等からの搬出も容易となる。また、従来
の如くキヤリア治具が不必要なため、１つのマ
ガジンに多くの半導体装置を収納することが可
能となる。 FIG. 12 shows the state in which the semiconductor device of the present invention is transported. As shown in the figure, it is possible to store semiconductor devices vertically stacked along the partitions 19 of the box (magazine). Since it can be stored in this manner, it is easy to attach it to an automatic machine such as a handler, and it is also easy to carry it out from the handler. Furthermore, since a carrier jig is not required as in the prior art, many semiconductor devices can be stored in one magazine.
第８図は上記半導体装置をプリント基板等に
実装するにあたつて、レジンモールド本体４の
部分からレジンモールド枝部６を切り離し、リ
ード３の外端部からレジンモールド枝部７を切
り離した状態を示す。第７図及び工程３で既に
述べたように、リード３に接する部分に分離部
１５が形成されているから、わずかな外力を加
えるだけで、レジンモールド枝部６及び枠部７
をレジンモールド本体４及びリード３から容易
に分離することができる。 FIG. 8 shows a state in which the resin mold branch 6 is cut off from the resin mold main body 4 and the resin mold branch 7 is cut off from the outer end of the lead 3 when mounting the semiconductor device on a printed circuit board or the like. shows. As already described in FIG. 7 and Step 3, since the separation part 15 is formed in the part in contact with the lead 3, just by applying a slight external force, the resin mold branch part 6 and the frame part 7 can be separated.
can be easily separated from the resin mold body 4 and leads 3.
なお、レジンモールド枠部７および枝部６を
レジンモールド本体４から切り離さずに、レジ
ンモールド枠部７および枝部６をそのままにし
た状態の上記半導体装置をプリント基板等に実
装してもよい。 Note that the semiconductor device may be mounted on a printed circuit board or the like without separating the resin mold frame 7 and the branches 6 from the resin mold main body 4, with the resin mold frame 7 and the branches 6 left as they are.
前記実施例によれば次の効果が得られる。 According to the embodiment described above, the following effects can be obtained.
(1) リード３の外端部がレジンモールド枠部７に
より固定されることにより、リード３の先端が
完全に保護され、リード曲がりが発生しない。(1) Since the outer end of the lead 3 is fixed by the resin mold frame 7, the tip of the lead 3 is completely protected and bending of the lead does not occur.
(2) 上記(1)と同じ理由により、特別の治具にセツ
トすることなく、運搬、管理の取扱いが容易に
なる。(2) For the same reason as (1) above, it is easier to transport and manage without setting it in a special jig.
(3) 上記(1)と同じ理由により、半導体装置の特性
検査及びその効果による選別が容易となる。(3) For the same reason as in (1) above, it becomes easier to test the characteristics of semiconductor devices and to select them based on their effects.
(4) 上記(1)と同じ理由により、複数のレジンモー
ルド半導体装置を１つの収納ケースに整頓よく
収納することが可能である。(4) For the same reason as (1) above, it is possible to store a plurality of resin molded semiconductor devices in one storage case in an orderly manner.
(5) 上記(1)〜(4)により、自動機による選別、管理
が可能となつた。(5) Through (1) to (4) above, it has become possible to sort and manage using automatic machines.
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。 Although the invention made by the present inventor has been specifically explained based on the examples above, the present invention is not limited to the above examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say.
たとえば、実施例ではレジンモールド本体の四
方向よりリードが導出されたフラツトタイプの半
導体装置を例に掲げたが、１方向又は２方向に延
びるリードのものであつてもよい。第１１図は12
方向にリードが延びる半導体装置に本発明を適用
した場合の例を示す。 For example, in the embodiment, a flat type semiconductor device with leads extending from four directions of the resin mold body was used as an example, but the semiconductor device may have leads extending in one direction or two directions. Figure 11 is 12
An example in which the present invention is applied to a semiconductor device in which leads extend in a direction will be shown.
以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である半導
体装置のパツケージングに適用した場合について
説明したが、それに限定されるものではなくその
主旨を逸脱しない範囲で種々変更可能である。 The above explanation has mainly been about the application of the invention made by the present inventor to the packaging of semiconductor devices, which is the background field of application, but the invention is not limited to this and does not depart from the gist thereof. Various changes are possible within the range.
本発明はレジンモールド半導体装置に適用で
き、特に多ピン型IC、LSIに利用して有効であ
る。 The present invention can be applied to resin molded semiconductor devices, and is particularly effective for use in multi-pin ICs and LSIs.
本願において開示される発明のうち代表的なも
のによつて得られる効果を簡単に説明すれば、次
の通りである。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
リード群の外端部がレジンモールド枠部によつ
て包含されているため、各リードの外端部の変形
を防止することができるとともに、特別の治具を
使用せずに運搬、管理の取り扱いを容易化させる
ことができる。 Since the outer ends of the lead group are enclosed by the resin mold frame, deformation of the outer ends of each lead can be prevented, and transportation and management can be handled without using special jigs. can be facilitated.
第１図は本発明の一実施例である樹脂封止パツ
ケージを備えている半導体装置を示す全体平面
図、第２図は第１図における−′視断面図で
ある。第３図はフラツトタイプの樹脂封止パツケ
ージを備えている半導体装置を示す一部切欠き平
面図、第４図は第３図における−′視断面図
である。第５図乃至第８図は本発明の一実施例で
ある樹脂封止パツケージを備えている半導体装置
の組立工程を示しており、第５図はリードフレー
ムを示す一部省略平面図、第６図Ａはレジンが注
入された状態を示す一部省略平面断面図、第６図
Ｂは第６図ＡにおけるＢ−B′、視断面図、
第７図はダムの切断工程を示す一部省略平面断面
図、第８図は実装状態を示す一部省略平面断面図
である。第９図は本発明の他の一実施例を示す半
導体装置の平面図である。第１０図は本発明の他
の一実施態様を示す断面図である。第１１図は本
発明の他の一実施例を示す平面図である。第１２
図は本発明の他の一実施態様を示す断面図であ
る。
１……半導体チツプ、２……タブ、３……リー
ド、４……レジンモールド本体、５……ワイヤ、
６……レジンモールド枝部、７……レジンモール
ド枠部、８，９，１０……ダム、１１，１１′…
…フレーム。
FIG. 1 is an overall plan view showing a semiconductor device equipped with a resin-sealed package according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along the line -' in FIG. 1. FIG. 3 is a partially cutaway plan view showing a semiconductor device equipped with a flat type resin-sealed package, and FIG. 4 is a sectional view taken along the line -' in FIG. 5 to 8 show the assembly process of a semiconductor device equipped with a resin-sealed package according to an embodiment of the present invention, FIG. 5 is a partially omitted plan view showing a lead frame, and FIG. Figure A is a partially omitted plan sectional view showing a state where resin is injected, Figure 6B is a sectional view taken along line BB' in Figure 6A,
FIG. 7 is a partially omitted plan sectional view showing the process of cutting the dam, and FIG. 8 is a partially omitted plan sectional view showing the mounting state. FIG. 9 is a plan view of a semiconductor device showing another embodiment of the present invention. FIG. 10 is a sectional view showing another embodiment of the present invention. FIG. 11 is a plan view showing another embodiment of the present invention. 12th
The figure is a sectional view showing another embodiment of the present invention. 1... Semiconductor chip, 2... Tab, 3... Lead, 4... Resin mold body, 5... Wire,
6... Resin mold branch, 7... Resin mold frame, 8, 9, 10... Dam, 11, 11'...
…flame.
Claims (1)
と、半導体チツプ１がボンデイングされているタ
ブ２と、互いに絶縁されてタブ２の周囲に配線さ
れ、半導体チツプ１の電極に電気的に接続されて
いる複数本のリード３と、半導体チツプ１、タブ
２および各リード３の内端部を封止しているレジ
ンモールド本体４とを備えている半導体装置にお
いて、 前記レジンモールド本体４からレジンモールド
枝部６が径方向外向きに一体的に突設されている
とともに、このレジンモールド枝部６にレジンモ
ールド枠部７が一体的に連結されており、 このレジンモールド枠部７は前記レジンモール
ド本体４を環状に取り囲むように形成されている
とともに、このレジンモールド枠部７には前記各
リード３の外側端部がそれぞれ包含されているこ
とを特徴とする半導体装置。 ２ レジンモールド枠部７はリード３の外側端部
から分離可能に構成されていることを特徴とする
特許請求の範囲第１項記載の半導体装置。 ３ 前記レジンモールド枠部７が、位置決め部１
６を備えていることを特徴とする特許請求の範囲
第１項記載の半導体装置。 ４ 電子回路が作り込まれている半導体チツプ１
と、半導体チツプ１がボンデイングされているタ
ブ２と、互いに絶縁されてタブ２の周囲に配線さ
れ、半導体チツプ１の電極に電気的に接続されて
いる複数本のリード３と、半導体チツプ１、タブ
２および各リード３の内端部を封止しているレジ
ンモールド本体４とを備え、かつ、前記レジンモ
ールド本体４からレジンモールド枝部６が径方向
外向きに一体的に突設されているとともに、この
レジンモールド枝部６にレジンモールド枠部７が
一体的に連結されており、このレジンモールド枠
部７は前記レジンモールド本体４を環状に取り囲
むように形成されているとともに、このレジンモ
ールド枠部７には前記各リード３の外側端部がそ
れぞれ包含されている半導体装置を用意する工程
と、 前記半導体装置に対して特性検査を行う工程
と、 前記半導体装置のレジンモールド枠部７を前記
モールド本体４から切り離し実装基板に実装する
工程と、 から成ることを特徴とする半導体装置の実装方
法。[Claims] 1. Semiconductor chip 1 in which an electronic circuit is built.
, a tab 2 to which the semiconductor chip 1 is bonded, a plurality of leads 3 that are insulated from each other and wired around the tab 2 and electrically connected to the electrodes of the semiconductor chip 1; In a semiconductor device comprising a tab 2 and a resin mold body 4 sealing an inner end of each lead 3, a resin mold branch 6 integrally projects radially outward from the resin mold body 4. A resin mold frame 7 is integrally connected to the resin mold branch 6, and the resin mold frame 7 is formed to annularly surround the resin mold main body 4. , a semiconductor device characterized in that this resin mold frame portion 7 includes outer end portions of each of the leads 3. 2. The semiconductor device according to claim 1, wherein the resin mold frame portion 7 is configured to be separable from the outer end portion of the lead 3. 3 The resin mold frame part 7 is the positioning part 1
6. The semiconductor device according to claim 1, further comprising: 6. 4 Semiconductor chip 1 with built-in electronic circuits
, a tab 2 to which the semiconductor chip 1 is bonded, a plurality of leads 3 that are insulated from each other and wired around the tab 2 and electrically connected to the electrodes of the semiconductor chip 1; The resin mold body 4 is provided with a tab 2 and a resin mold body 4 sealing the inner end of each lead 3, and a resin mold branch 6 is integrally protruded radially outward from the resin mold body 4. At the same time, a resin mold frame part 7 is integrally connected to this resin mold branch part 6, and this resin mold frame part 7 is formed so as to annularly surround the resin mold main body 4, and this resin mold frame part 7 is A step of preparing a semiconductor device in which the outer end portion of each lead 3 is included in the mold frame portion 7, A step of performing a characteristic test on the semiconductor device, A step of preparing the resin mold frame portion 7 of the semiconductor device. A method for mounting a semiconductor device, comprising the steps of: separating the semiconductor device from the mold body 4 and mounting it on a mounting board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266181A JPS61144852A (en) | 1984-12-19 | 1984-12-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266181A JPS61144852A (en) | 1984-12-19 | 1984-12-19 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144852A JPS61144852A (en) | 1986-07-02 |
| JPH0554695B2 true JPH0554695B2 (en) | 1993-08-13 |
Family
ID=17427381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59266181A Granted JPS61144852A (en) | 1984-12-19 | 1984-12-19 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144852A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113558A (en) * | 1988-10-21 | 1990-04-25 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JPH04127459A (en) * | 1990-09-18 | 1992-04-28 | Nec Kyushu Ltd | Manufacture of semiconductor device |
| US20040113240A1 (en) | 2002-10-11 | 2004-06-17 | Wolfgang Hauser | An electronic component with a leadframe |
-
1984
- 1984-12-19 JP JP59266181A patent/JPS61144852A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61144852A (en) | 1986-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2553924B2 (en) | Packaged electronic device having peripheral carrier structure | |
| US5114880A (en) | Method for fabricating multiple electronic devices within a single carrier structure | |
| US6194251B1 (en) | Die positioning in integrated circuit packaging | |
| US6797539B2 (en) | Method of manufacturing a semiconductor device | |
| JP2515086B2 (en) | Flat structure electronic module | |
| US6528330B2 (en) | Semiconductor device manufacturing method | |
| US20040251557A1 (en) | Integrated circuit package having stacked integrated circuits and method therefor | |
| US4897602A (en) | Electronic device package with peripheral carrier structure of low-cost plastic | |
| US4102039A (en) | Method of packaging electronic components | |
| US7777311B2 (en) | Circuit substrate, molding semiconductor device, tray and inspection socket | |
| US6133067A (en) | Architecture for dual-chip integrated circuit package and method of manufacturing the same | |
| KR980012324A (en) | Manufacturing method of chip scale package | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US4180161A (en) | Carrier structure integral with an electronic package and method of construction | |
| JPH0554695B2 (en) | ||
| US5036381A (en) | Multiple electronic devices within a single carrier structure | |
| US9034697B2 (en) | Apparatus and methods for quad flat no lead packaging | |
| US5075962A (en) | Method for forming leads | |
| JP2503360Y2 (en) | Resin-sealed semiconductor integrated circuit device | |
| US20090166820A1 (en) | Tsop leadframe strip of multiply encapsulated packages | |
| JPS6128221B2 (en) | ||
| US20050070051A1 (en) | Method of manufacturing a semiconductor device using a rigid substrate | |
| JP2671900B2 (en) | Lead frame for semiconductor device | |
| TWI305398B (en) | Method for checking a lead frame structure | |
| JP3833862B2 (en) | tray |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |