JPH0553148A - Active matrix liquid crystal panel - Google Patents
Active matrix liquid crystal panelInfo
- Publication number
- JPH0553148A JPH0553148A JP23699491A JP23699491A JPH0553148A JP H0553148 A JPH0553148 A JP H0553148A JP 23699491 A JP23699491 A JP 23699491A JP 23699491 A JP23699491 A JP 23699491A JP H0553148 A JPH0553148 A JP H0553148A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- substrate
- films
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、表示用のアクティブマ
トリクス液晶パネルに関し、特にその電極配線等の金属
膜の構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display active matrix liquid crystal panel, and more particularly to a structure of a metal film such as electrode wiring.
【0002】[0002]
【従来の技術】図4はこの種従来の液晶パネルの断面図
である。TFT素子を用いたアクティブマトリクス液晶
パネルは同図に示されるように、TFT基板Aと、対向
電極基板Bと、両基板間に挟持される液晶とによって構
成される。2. Description of the Related Art FIG. 4 is a sectional view of a conventional liquid crystal panel of this type. As shown in the figure, an active matrix liquid crystal panel using TFT elements is composed of a TFT substrate A, a counter electrode substrate B, and a liquid crystal sandwiched between both substrates.
【0003】TFT基板Aは、ガラス基板401上に、
走査線と一体的に形成されたゲート電極402とその上
全面を被覆するゲート絶縁膜403とを設け、その上に
アモルファスシリコン膜(以下、a−Si膜と記す)4
04、エッチングストッパとなる絶縁膜410、コンタ
クト用のPドープアモルファスシリコン膜(以下、n型
a−Siと記す)405、信号線と一体的に形成される
ドレイン電極406、ソース電極407、ソース電極4
07に接続された透明導電材料からなる画素電極409
を形成し、さらにその上全面に保護膜411と配向膜4
12とを形成したものである。同基板において、ゲート
電極402、ゲート絶縁膜403、a−Si膜404、
n型a−Si膜405、ソース・ドレイン電極407、
406によりTFT素子Cが形成されている。The TFT substrate A is formed on the glass substrate 401 by
A gate electrode 402 formed integrally with the scanning line and a gate insulating film 403 covering the entire surface thereof are provided, and an amorphous silicon film (hereinafter referred to as a-Si film) 4 is formed thereon.
04, an insulating film 410 serving as an etching stopper, a P-doped amorphous silicon film for contact (hereinafter referred to as n-type a-Si) 405, a drain electrode 406 integrally formed with a signal line, a source electrode 407, a source electrode Four
Pixel electrode 409 made of transparent conductive material connected to 07
Is formed, and the protective film 411 and the alignment film 4 are formed on the entire surface.
And 12 are formed. In the same substrate, the gate electrode 402, the gate insulating film 403, the a-Si film 404,
n-type a-Si film 405, source / drain electrodes 407,
A TFT element C is formed by 406.
【0004】また、対向電極基板Bは、ガラス基板42
1上にTFT基板の画素電極に対向したカラーフィルタ
424とカラーフィルタ形成個所に開口を有するブラッ
クマトリクス422とを形成し、その上全面にオーバー
コート425、透明導電材料からなる対向電極426、
配向膜427を形成したものである。The counter electrode substrate B is a glass substrate 42.
A color filter 424 facing the pixel electrode of the TFT substrate and a black matrix 422 having an opening at a color filter forming portion are formed on the first substrate 1, and an overcoat 425 and a counter electrode 426 made of a transparent conductive material are formed on the entire surface thereof.
The alignment film 427 is formed.
【0005】両基板に設けられている配向膜には電圧無
印加状態で液晶分子が所定の配向状態となるようにする
ために配向処理が施されている。ドレイン電極(信号
線)406に電圧が供給され、この電圧がTFT素子C
を介して画素電極409に伝達されると、画素電極40
9と対向電極426との間に電位差が生じこれに応じて
液晶分子の配向状態が変化し、表示が可能となる。画素
電極に供給された電圧は、TFT素子Cがオフされた後
も保持される。この電圧を一定値以上に維持することは
表示品質上極めて重要なことであるが、この電圧の保持
状況は、主としてTFT素子のオフ時の漏れ電流(オフ
電流)と画素電極の容量によって決定される。The alignment films provided on both substrates are subjected to an alignment treatment so that the liquid crystal molecules are in a predetermined alignment state when no voltage is applied. A voltage is supplied to the drain electrode (signal line) 406, and this voltage is applied to the TFT element C.
When transmitted to the pixel electrode 409 via the
9 and a counter electrode 426 generate a potential difference, and the alignment state of the liquid crystal molecules changes accordingly, and display becomes possible. The voltage supplied to the pixel electrode is retained even after the TFT element C is turned off. Maintaining this voltage above a certain value is extremely important for display quality, but the state of holding this voltage is determined mainly by the leakage current (off current) when the TFT element is off and the capacitance of the pixel electrode. It
【0006】対向電極基板Bに設けられるブラックマト
リクス422は主として次の機能を果たすものである。 画素電極以外の部分には信号電圧が印加されないた
め、その部分の液晶分子の配向状態を信号電圧によって
制御することはできない。この液晶の光シャッタとして
の働きが十分でない領域から漏れる光を遮光して液晶表
示装置の明状態と暗状態のコントラストを向上させる。 TFT素子への光照射を防ぎ、光電流によるオフ電
流の増大を抑制する。The black matrix 422 provided on the counter electrode substrate B mainly has the following functions. Since the signal voltage is not applied to the portion other than the pixel electrode, the alignment state of the liquid crystal molecules in that portion cannot be controlled by the signal voltage. The light leaking from the region where the liquid crystal does not sufficiently function as an optical shutter is shielded to improve the contrast between the bright state and the dark state of the liquid crystal display device. The TFT element is prevented from being irradiated with light, and an increase in off current due to photocurrent is suppressed.
【0007】[0007]
【発明が解決しようとする課題】アクティブマトリクス
液晶パネルは高輝度のバックライトを有している。この
バックライトからの入射光a、b、cは、直接(a)、
金属膜であるブラックマトリクス表面で反射して
(b)、あるいは多重反射(c)の後に、a−Si膜4
04に入射する。また、液晶パネルが明るい環境で用い
られる場合には、環境光も対向電極基板を透過し、多重
反射の後にa−Si膜404に入射する。The active matrix liquid crystal panel has a high brightness backlight. The incident light a, b, c from this backlight is directly (a),
After reflecting on the surface of the black matrix which is a metal film (b) or after multiple reflection (c), the a-Si film 4 is formed.
Incident on 04. Further, when the liquid crystal panel is used in a bright environment, ambient light also passes through the counter electrode substrate and is incident on the a-Si film 404 after multiple reflection.
【0008】TFT素子の能動領域であるa−Siは光
伝導性の高い材料であるため、上記のように反射光が入
射する場合には光伝導によって素子電流が増加する。図
5は、従来の液晶パネルにおける暗状態および輝度40
00cd/m2 のバックライトを用いた実使用状態にお
けるゲート電圧とドレイン電流との関係を示す特性図で
ある。同図より明らかなように、従来の液晶パネルでは
光照射によりトランジスタがオフしているときの電流、
即ちオフ電流が暗状態と比較して2桁以上増加する。Since a-Si, which is the active region of the TFT element, is a material having high photoconductivity, when the reflected light is incident as described above, the element current is increased by photoconduction. FIG. 5 shows a dark state and a brightness of 40 in a conventional liquid crystal panel.
FIG. 9 is a characteristic diagram showing a relationship between a gate voltage and a drain current in an actual use state using a backlight of 00 cd / m 2 . As is clear from the figure, in the conventional liquid crystal panel, the current when the transistor is turned off by light irradiation,
That is, the off current increases by two digits or more as compared with the dark state.
【0009】従来の液晶パネルでは、このオフ電流の増
加により、画素電極の容量に保持されている保持電圧の
低下が大きくなり、表示特性が劣化する。In the conventional liquid crystal panel, the increase in the off-current causes a large decrease in the holding voltage held in the capacitance of the pixel electrode, which deteriorates the display characteristics.
【0010】このような光によるオフ電流の増加を防ぐ
ために、遮光膜を設ける[例えば、Proc. Japan Displa
y (1983)352 ]、a−Si膜の膜厚を薄くする[例え
ば、Appl. Phys. A41(1986)311]などの方法が試みられ
ているが、前者ではプロセスが増加し、製造コストが増
加するという欠点が、また後者では膜厚の均一性や再現
性に対する条件が厳しくなるため歩留りが低下するとい
う欠点があった。In order to prevent such an increase in off-current due to light, a light-shielding film is provided [eg, Proc. Japan Displa
y (1983) 352], and a method of reducing the film thickness of the a-Si film [for example, Appl. Phys. A41 (1986) 311] have been tried, but in the former, the number of processes is increased and the manufacturing cost is increased. In the latter case, there is a drawback that the yield decreases because the conditions for the uniformity and reproducibility of the film thickness become strict in the latter case.
【0011】[0011]
【課題を解決するための手段】本発明のアクティブマト
リクス液晶パネルは、ガラス基板上に金属膜からなるブ
ラックマトリクスと透明導電材料からなる対向電極が形
成されている対向電極基板と、ガラス基板上に複数の薄
膜トランジスタおよび金属膜からなる薄膜トランジスタ
に対するソース・ドレイン電極配線が形成されているT
FT基板と、前記対向基板と前記TFT基板との間に挟
持された液晶と、を具備するものであり、前記ブラック
マトリクスおよび前記ソース・ドレイン電極配線のうち
の少なくとも一方の表面は金属酸化物膜で覆われている
ことを特徴としている。An active matrix liquid crystal panel of the present invention comprises a counter electrode substrate in which a black matrix made of a metal film and a counter electrode made of a transparent conductive material are formed on a glass substrate, and a glass substrate is provided. Source / drain electrode wiring for a thin film transistor including a plurality of thin film transistors and a metal film is formed.
An FT substrate and a liquid crystal sandwiched between the counter substrate and the TFT substrate, wherein at least one surface of the black matrix and the source / drain electrode wiring has a metal oxide film. It is characterized by being covered with.
【0012】[0012]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の第1の実施例の示す部分断
面図である。本実施例でも従来例と同様に液晶パネル
は、TFT基板Aと、対向電極基板Bと、その間に挟持
された液晶によって構成される。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a partial cross-sectional view showing a first embodiment of the present invention. Also in this embodiment, the liquid crystal panel is composed of the TFT substrate A, the counter electrode substrate B, and the liquid crystal sandwiched between them, as in the conventional example.
【0013】本実施例のTFT基板を作製するには、ガ
ラス基板101上に、走査線に接続されたゲート電極1
02を形成した後、ゲート絶縁膜103として窒化シリ
コン膜を膜厚5000Åに、a−Si膜104を膜厚2
000Åに、エッチングストッパとなる絶縁膜110と
して窒化シリコン膜を膜厚2000Åに、それぞれグロ
ー放電分解法により連続して成膜する。To manufacture the TFT substrate of this embodiment, the gate electrode 1 connected to the scanning line is formed on the glass substrate 101.
02 is formed, a silicon nitride film is formed as the gate insulating film 103 to a thickness of 5000 Å, and an a-Si film 104 is formed to a film thickness of 2
A silicon nitride film having a thickness of 2000 Å is continuously formed as an insulating film 110 serving as an etching stopper at a thickness of 2000 Å by a glow discharge decomposition method.
【0014】絶縁膜110を所定の形状にパターン化し
た後、a−Si膜104と電極とのオーミックコンタク
トを得るためのn型a−Si膜105を500Åの膜厚
にグロー放電分解法により堆積する。その後n型a−S
i膜105とa−Si膜104とを所定の形状にパター
ン化する。After patterning the insulating film 110 into a predetermined shape, an n-type a-Si film 105 for obtaining ohmic contact between the a-Si film 104 and the electrode is deposited to a thickness of 500 Å by glow discharge decomposition method. To do. Then n-type a-S
The i film 105 and the a-Si film 104 are patterned into a predetermined shape.
【0015】画素電極109をITO(インジウム・ス
ズ酸化物)で形成した後、クロムを2000Åの膜厚
に、また酸化クロム(Cr2 O3)膜108を500Å
の膜厚に、それぞれスパッタ法により堆積する。次に、
フォトリソグラフィ工程を経て信号線と一体的に形成さ
れるドレイン電極106と、画素電極と接続されたソー
ス電極107とを形成する。このとき、クロムと酸化ク
ロムとは同じエッチング液(例えば、硝酸セリウムアン
モニウム・過塩素酸水溶液)でウェットエッチングが可
能であり、またドライエッチング法を用いる場合でも、
同じエッチングガス(例えば、四塩化炭素と酸素の混合
ガス)でエッチングできる。従って、新たなフォトリソ
グラフィ工程を追加することなく両膜を連続してエッチ
ングすることが可能である。After the pixel electrode 109 is formed of ITO (indium tin oxide), chromium is formed to a thickness of 2000 Å and chromium oxide (Cr 2 O 3 ) film 108 is formed to a thickness of 500 Å.
Are deposited by the sputtering method. next,
A drain electrode 106 integrally formed with the signal line and a source electrode 107 connected to the pixel electrode are formed through a photolithography process. At this time, chromium and chromium oxide can be wet-etched with the same etching solution (for example, cerium ammonium nitrate / perchloric acid aqueous solution), and even when the dry etching method is used,
The same etching gas (for example, a mixed gas of carbon tetrachloride and oxygen) can be used for etching. Therefore, it is possible to continuously etch both films without adding a new photolithography process.
【0016】その後、窒化シリコンからなる保護膜11
1と配向膜112とを形成してTFT基板Aの製造を完
了する。After that, the protective film 11 made of silicon nitride is formed.
1 and the alignment film 112 are formed to complete the manufacture of the TFT substrate A.
【0017】対向電極基板に関しては、ガラス基板12
1上にのクロム膜と酸化クロム膜123とをスパッタ法
により堆積したのち、カラーフィルタ形成部分を開孔し
てブラックマトリクス122を形成する。Regarding the counter electrode substrate, the glass substrate 12
After depositing a chromium film and a chromium oxide film 123 on 1 by sputtering, a black filter 122 is formed by opening holes in the color filter forming portion.
【0018】常法によりカラーフィルタ124を形成し
た後、窒化シリコン膜を堆積してオーバーコート125
とし、さらにITOからなる対向電極126と配向膜1
27とを形成して対向電極基板Bを完成する。After the color filter 124 is formed by a conventional method, a silicon nitride film is deposited and the overcoat 125 is formed.
Further, the counter electrode 126 made of ITO and the alignment film 1
27 are formed to complete the counter electrode substrate B.
【0019】完成したTFT基板Aと対向電極基板Bと
を5μmの間隔となるように接着固定し、両基板の間に
液晶を注入した後、注入口を封着する。その後図には示
していないが、表示機能を付与するために両基板の外側
の面にそれぞれ偏光板を貼着する。The completed TFT substrate A and counter electrode substrate B are adhered and fixed at a distance of 5 μm, liquid crystal is injected between both substrates, and then the injection port is sealed. Thereafter, although not shown in the figure, polarizing plates are attached to the outer surfaces of both substrates in order to impart a display function.
【0020】図2に、クロム膜と酸化クロム/クロム積
層膜との可視光域における反射率を示す。図示したよう
に、積層膜の反射率はクロム膜の反射率の1/4〜1/
5である。FIG. 2 shows the reflectance of the chromium film and the chromium oxide / chromium laminated film in the visible light region. As shown, the reflectance of the laminated film is 1/4 to 1 / the reflectance of the chromium film.
It is 5.
【0021】液晶セル内での多重反射後のTFTへ入射
光は、反射率の減少により指数的に低下するため、ブラ
ックマトリクスおよび電極表面に酸化膜を設けたことに
より、多重反射による入射光は大幅に低下する。実際に
本実施例の構造による液晶セル内のTFT素子特性を測
定したところ、従来構造によるTFT素子に比べ光照射
時におけるオフ電流が1桁減少した。Since the incident light on the TFT after the multiple reflection in the liquid crystal cell is exponentially lowered due to the decrease of the reflectance, the incident light due to the multiple reflection is provided by providing the oxide film on the black matrix and the electrode surface. Drastically reduced. When the TFT device characteristics in the liquid crystal cell according to the structure of this embodiment were actually measured, the off-current during light irradiation was reduced by one digit compared with the TFT device according to the conventional structure.
【0022】図3は本発明の第2の実施例のTFT基板
Aの断面図である。本実施例のTFT基板を作製するに
は、ガラス基板301上に走査線およびこれと一体化さ
れたゲート電極302を形成した後、ゲート絶縁膜30
3として窒化シリコン膜を5000Åの膜厚に、a−S
i膜304を3000Åの膜厚に、n型a−Si膜30
5を500Åの膜厚に、それぞれグロー放電分解法によ
り連続して堆積する。続いて、a−Si膜304とn型
a−Si膜305とを所定の形状にパターン化した後、
膜厚800ÅのITOをスパッタ法により堆積し、これ
を所定の形状にパターン化して画素電極309を形成す
る。FIG. 3 is a sectional view of the TFT substrate A of the second embodiment of the present invention. In order to manufacture the TFT substrate of this embodiment, after the scanning line and the gate electrode 302 integrated with the scanning line are formed on the glass substrate 301, the gate insulating film 30 is formed.
3 as a silicon nitride film with a thickness of 5000 Å, aS
The i film 304 has a thickness of 3000 Å and the n-type a-Si film 30
5 is continuously deposited in a thickness of 500 Å by the glow discharge decomposition method. Then, after patterning the a-Si film 304 and the n-type a-Si film 305 into a predetermined shape,
ITO having a film thickness of 800 Å is deposited by a sputtering method and patterned into a predetermined shape to form a pixel electrode 309.
【0023】次に、膜厚500Åのクロム膜306a、
307a、膜厚1500Åのアルミニウム膜306b、
307b、膜厚300Åの酸化アルミニウム(Al2 O
3 )膜308をそれぞれスパッタ法により堆積しこの積
層膜をパターン化して、表面に酸化膜を有するドレイン
電極306とソース電極307を形成する。続いて、ゲ
ート電極302上の不要のn型a−Si膜305をエッ
チング除去する。Next, a chromium film 306a having a film thickness of 500Å,
307a, an aluminum film 306b having a film thickness of 1500Å,
307b, 300 Å film thickness aluminum oxide (Al 2 O
3 ) A film 308 is deposited by a sputtering method respectively, and this laminated film is patterned to form a drain electrode 306 and a source electrode 307 having an oxide film on the surface. Subsequently, the unnecessary n-type a-Si film 305 on the gate electrode 302 is removed by etching.
【0024】次に、保護膜311として窒化シリコン膜
を2000Åの膜厚にグロー放電分解法により堆積す
る。その後の工程および上記以外の構造は図示していな
いが第1の実施例と同様である。Next, a silicon nitride film is deposited as a protective film 311 to a thickness of 2000 Å by glow discharge decomposition method. Although the subsequent steps and the structure other than the above are not shown, they are the same as those in the first embodiment.
【0025】この第2の実施例では、クロムよりも低抵
抗なアルミニウムを信号線として用いているため、配線
抵抗による信号遅延を少なくすることができる。而して
アルミニウムは反応性が高い金属であるが、n型a−S
i膜305および画素電極309とアルミニウム膜30
6b、307bとの間にはクロム膜306a、307a
が介在しているので、界面反応によってこれらの膜が悪
影響を受けることはない。In the second embodiment, since aluminum, which has a lower resistance than chromium, is used as the signal line, the signal delay due to the wiring resistance can be reduced. Although aluminum is a highly reactive metal, n-type aS
i film 305, pixel electrode 309, and aluminum film 30
6b and 307b between the chrome films 306a and 307a
The interfacial reaction does not adversely affect these films.
【0026】以上好ましい実施例について説明したが本
発明はこれら実施例に限定されるものではなく、各種の
改変が可能である。例えば、クロム、酸化クロムに代え
てチタン(Ti)、酸化チタン(TiOx)を用いるこ
とができる。また、酸化膜はTFT基板および対向電極
基板の双方の電極上に設けるのではなく一方の基板側の
みとすることができる。さらに、実施例ではゲート電極
(走査線)上には酸化膜が形成されていなかったが、必
要に応じてこの電極上にも酸化膜を形成することができ
る。Although the preferred embodiments have been described above, the present invention is not limited to these embodiments and various modifications can be made. For example, titanium (Ti) or titanium oxide (TiOx) can be used instead of chromium or chromium oxide. Further, the oxide film can be provided only on one substrate side rather than being provided on both electrodes of the TFT substrate and the counter electrode substrate. Further, although the oxide film is not formed on the gate electrode (scan line) in the embodiment, the oxide film can be formed on this electrode as necessary.
【0027】[0027]
【発明の効果】以上説明したように、本発明は、TFT
基板の電極配線上および対向電極基板のブラックマトリ
クス上に金属酸化物膜を設けたものであるので、本発明
によれば、バックライト光および周囲環境光の電極配線
やブラックマトリクスによる反射光を大きく減衰させる
ことができる。したがって、反射光のTFTのa−Si
膜への入射レベルを低く抑えることができ、TFTのオ
フ電流を抑制することができる。よって本発明によれ
ば、比較的簡単な手段により液晶パネルの電圧保持特性
を向上させ、表示特性を飛躍的に改善することができ
る。As described above, according to the present invention, the TFT
Since the metal oxide film is provided on the electrode wiring of the substrate and on the black matrix of the counter electrode substrate, according to the present invention, the reflected light of the electrode wiring and the black matrix of the backlight light and the ambient environment light is increased. Can be attenuated. Therefore, the reflected light a-Si of the TFT
The incident level on the film can be suppressed low, and the off current of the TFT can be suppressed. Therefore, according to the present invention, the voltage holding characteristic of the liquid crystal panel can be improved and the display characteristic can be dramatically improved by a relatively simple means.
【図1】 本発明の第1の実施例の断面図。FIG. 1 is a sectional view of a first embodiment of the present invention.
【図2】 クロム膜と、酸化クロム/クロム積層膜との
反射率特性を示す図。FIG. 2 is a diagram showing reflectance characteristics of a chromium film and a chromium oxide / chromium laminated film.
【図3】 本発明の第2の実施例の断面図。FIG. 3 is a sectional view of a second embodiment of the present invention.
【図4】 従来例の断面図。FIG. 4 is a sectional view of a conventional example.
【図5】 従来例のTFT特性を示す図。FIG. 5 is a diagram showing TFT characteristics of a conventional example.
101、301、401…ガラス基板 102、302、402…ゲート電極(走査線) 103、303、403…ゲート絶縁膜 104、304、404…アモルファスシリコン膜(a
−Si膜) 105、305、405…Pドープアモルファスシリコ
ン膜(n型a−Si膜) 106、306、406…ドレイン電極(信号線) 107、307、407…ソース電極 306a、307a…クロム膜 306b、307b…アルミニウム膜 108…酸化クロム膜 308…酸化アルミニウム膜 109、309、409…画素電極 110、410…絶縁膜(エッチングストッパ) 111、311、411…保護膜 112、412…配向膜 121、421…ガラス基板 122、422…ブラックマトリクス 123…酸化クロム膜 124、424…カラーフィルタ 125、425…オーバーコート 126、426…対向電極 127、427…配向膜 A…TFT基板 B…対向電極基板 C…TFT素子101, 301, 401 ... Glass substrate 102, 302, 402 ... Gate electrode (scanning line) 103, 303, 403 ... Gate insulating film 104, 304, 404 ... Amorphous silicon film (a
-Si film) 105, 305, 405 ... P-doped amorphous silicon film (n-type a-Si film) 106, 306, 406 ... Drain electrode (signal line) 107, 307, 407 ... Source electrode 306a, 307a ... Chromium film 306b , 307b ... Aluminum film 108 ... Chromium oxide film 308 ... Aluminum oxide film 109, 309, 409 ... Pixel electrodes 110, 410 ... Insulating films (etching stoppers) 111, 311, 411 ... Protective films 112, 412 ... Alignment films 121, 421 ... Glass substrates 122, 422 ... Black matrix 123 ... Chromium oxide films 124, 424 ... Color filters 125, 425 ... Overcoat 126, 426 ... Counter electrodes 127, 427 ... Alignment film A ... TFT substrate B ... Counter electrode substrate C ... TFT element
Claims (3)
マトリクスと透明導電材料からなる対向電極が形成され
ている対向電極基板と、 ガラス基板上に複数の薄膜トランジスタおよび金属膜か
らなる薄膜トランジスタに対するソース・ドレイン電極
配線が形成されているTFT基板と、 前記対向基板と前記TFT基板との間に充填された液晶
と、 を具備するアクティブマトリクス液晶パネルにおいて、 前記ブラックマトリクスおよび前記ソース・ドレイン電
極配線のうちの少なくとも一方の表面は金属酸化物膜で
覆われていることを特徴とするアクティブマトリクス液
晶パネル。1. A counter electrode substrate in which a black matrix made of a metal film and a counter electrode made of a transparent conductive material are formed on a glass substrate, and a source / drain for a plurality of thin film transistors and a thin film transistor made of a metal film on the glass substrate. An active matrix liquid crystal panel comprising: a TFT substrate on which electrode wiring is formed; and liquid crystal filled between the counter substrate and the TFT substrate, wherein the black matrix and the source / drain electrode wiring are An active matrix liquid crystal panel, wherein at least one surface is covered with a metal oxide film.
属膜で構成されている請求項1記載のアクティブマトリ
クス液晶パネル。2. The active matrix liquid crystal panel according to claim 1, wherein a part or all of the electrode wiring is composed of a multilayer metal film.
極配線が金属酸化物膜で覆われている請求項1または2
記載のアクティブマトリクス液晶パネル。3. The gate electrode wiring formed on the TFT substrate is covered with a metal oxide film.
The active matrix liquid crystal panel described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23699491A JPH0553148A (en) | 1991-08-23 | 1991-08-23 | Active matrix liquid crystal panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23699491A JPH0553148A (en) | 1991-08-23 | 1991-08-23 | Active matrix liquid crystal panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0553148A true JPH0553148A (en) | 1993-03-05 |
Family
ID=17008816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23699491A Pending JPH0553148A (en) | 1991-08-23 | 1991-08-23 | Active matrix liquid crystal panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0553148A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498631B1 (en) * | 2001-12-29 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display and fabrication method thereof |
US7271870B2 (en) | 1995-07-25 | 2007-09-18 | Hitachi, Ltd. | Liquid crystal display device and method of making same |
CN100399177C (en) * | 1995-02-15 | 2008-07-02 | 株式会社半导体能源研究所 | Active matrix display device |
CN100444407C (en) * | 1996-01-19 | 2008-12-17 | 株式会社半导体能源研究所 | Semiconductor device and its manufacturing method |
JP2009047822A (en) * | 2007-08-17 | 2009-03-05 | Epson Imaging Devices Corp | Liquid crystal display device and electronic equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0285826A (en) * | 1988-09-22 | 1990-03-27 | Hitachi Ltd | Display panel |
JPH02216129A (en) * | 1989-02-17 | 1990-08-29 | Matsushita Electric Ind Co Ltd | Liquid crystal image display device and production thereof |
JPH02306222A (en) * | 1989-05-20 | 1990-12-19 | Sharp Corp | Liquid crystal display device |
JPH0334374A (en) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | Thin film transistor |
-
1991
- 1991-08-23 JP JP23699491A patent/JPH0553148A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0285826A (en) * | 1988-09-22 | 1990-03-27 | Hitachi Ltd | Display panel |
JPH02216129A (en) * | 1989-02-17 | 1990-08-29 | Matsushita Electric Ind Co Ltd | Liquid crystal image display device and production thereof |
JPH02306222A (en) * | 1989-05-20 | 1990-12-19 | Sharp Corp | Liquid crystal display device |
JPH0334374A (en) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | Thin film transistor |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100399177C (en) * | 1995-02-15 | 2008-07-02 | 株式会社半导体能源研究所 | Active matrix display device |
US7271870B2 (en) | 1995-07-25 | 2007-09-18 | Hitachi, Ltd. | Liquid crystal display device and method of making same |
US7375786B2 (en) | 1995-07-25 | 2008-05-20 | Hitachi, Ltd. | Liquid crystal display device and method of making same |
US7450192B2 (en) | 1995-07-25 | 2008-11-11 | Hitachi, Ltd. | Display device |
US7535536B2 (en) | 1995-07-25 | 2009-05-19 | Hitachi, Ltd. | Display device |
US7907225B2 (en) | 1995-07-25 | 2011-03-15 | Hitachi, Ltd. | Liquid crystal display device |
US8107028B2 (en) | 1995-07-25 | 2012-01-31 | Hitachi Displays, Ltd. | Display device having improved step coverage for thin film transistors |
US8421943B2 (en) | 1995-07-25 | 2013-04-16 | Hitachi Displays, Ltd. | Liquid crystal display device having a third electrode formed over a second insulating film and overlapped with a pair of gate lines |
CN100444407C (en) * | 1996-01-19 | 2008-12-17 | 株式会社半导体能源研究所 | Semiconductor device and its manufacturing method |
KR100498631B1 (en) * | 2001-12-29 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display and fabrication method thereof |
JP2009047822A (en) * | 2007-08-17 | 2009-03-05 | Epson Imaging Devices Corp | Liquid crystal display device and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4448491A (en) | Image display apparatus | |
CN100426088C (en) | Transflective liquid crystal display device | |
JP3815784B2 (en) | Transflective liquid crystal display device and manufacturing method thereof | |
KR0175225B1 (en) | Reflection type liquid crystal display device and its manufacturing method | |
JP3866522B2 (en) | Active matrix liquid crystal display device and manufacturing method thereof | |
KR20080034545A (en) | Liquid crystal display apparatus and method for manufacturing thereof | |
JP2714069B2 (en) | Liquid crystal display | |
US9274390B2 (en) | Liquid crystal display device and fabricating method thereof | |
JP3488681B2 (en) | Liquid crystal display | |
US5210045A (en) | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays | |
US20050243258A1 (en) | Display device with piezoelectric material and method for fabricating the same | |
US7142770B2 (en) | Electrooptic device and production method therefor | |
JPS63289533A (en) | Liquid crystal display device | |
US20070152219A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
JPH0764110A (en) | Active matrix substrate | |
JPH0736030A (en) | Reflection type liquid crystal display device | |
JPH0553148A (en) | Active matrix liquid crystal panel | |
JPH10177185A (en) | Liquid crystal display device and its production | |
US20010046005A1 (en) | Liquid crystal display device and fabricating method thereof | |
JP2901141B2 (en) | Liquid crystal display | |
KR0151200B1 (en) | Method for producing reflection type thin film transistor-liquid crystal display device | |
JPH06222390A (en) | Liquid crystal display device | |
KR20040037943A (en) | Device and fabrication method for polarizer in substrate of lcd | |
JPH04342229A (en) | Liquid crystal display device | |
KR100909415B1 (en) | Semi-transmissive liquid crystal display and manufacturing method thereof |