JPH0552145B2 - - Google Patents
Info
- Publication number
- JPH0552145B2 JPH0552145B2 JP60027711A JP2771185A JPH0552145B2 JP H0552145 B2 JPH0552145 B2 JP H0552145B2 JP 60027711 A JP60027711 A JP 60027711A JP 2771185 A JP2771185 A JP 2771185A JP H0552145 B2 JPH0552145 B2 JP H0552145B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- rotation
- counter
- deceleration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/22—Controlling the speed digitally using a reference oscillator, a speed proportional pulse rate feedback and a digital comparator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はモータの速度制御を行うデジタル速度
制御装置に関する。
制御装置に関する。
（従来の技術）
第４図は従来のデジタル速度制御装置を示し、
第５図はそのタイミングチヤートを示す。このデ
ジタル速度制御装置では図示しない回転検出器が
被制御モータの回転を検出してその回転数に比例
した周波数の回転信号を発生し、この回転信号は
トリガー回路１においてＤ形フリツプフロツプ回
路２により1/2に分周される。このＤ形フリツプ
フロツプ回路２の出力信号Ａは基準信号発生器で
発生した、上記回転信号の周波数より十分に高い
周波数のクロツクパルスによりＤフリツプフロツ
プ回路３でラツチされ、その非反転出力信号が上
記クロツクパルスによりＤ形フリツプフロツプ回
路４でラツチされる。ナンド回路５はＤ形フリツ
プフロツプ回路３の反転出力信号とＤ形フリツプ
フロツプ回路４の非反転出力信号とのナンドをと
ることによつて上記Ｄ形フリツプフロツプ回路２
の出力信号Ａの立上りエツジを検出してトリガー
パルスＢを出力し、ナンド回路６はＤ形フリツプ
フロツプ回路３の非反転出力信号とＤ形フリツプ
フロツプ回路４の反転出力信号とのナンドをとる
ことによつて上記信号Ａの立下がりエツジを検出
してトリガーパルスＣを出力する。ナンド回路
７，８により構成されたフリツプフロツプ回路９
はナンド回路５の出力パルスＢによりセツトさ
れ、一方加速用カウンタ１０は上記クロツクパル
スを一定数カウントすることにより一定周期をカ
ウントすると、ナンド回路１１を介して出力信号
を出す。Ｄ形フリツプフロツプ回路１２は上記ク
ロツクパルスがインバータ１３を介して入力され
てナンド回路１１の出力信号をラツチし、Ｄ形フ
リツプフロツプ回路１４は上記クロツクパルスに
よりＤ形フリツプフロツプ回路１２の非反転出力
信号をラツチする。このＤ形フリツプフロツプ回
路１４の非反転出力信号Ｄによりフリツプフロツ
プ回路９がリセツトされ、フリツプフロツプ回路
９の反転出力信号により加速用カウンタ１０がリ
セツトされる。またナンド回路１５，１６により
構成されたフリツプフロツプ回路１７はナンド回
路６の出力パルスＣによりセツトされ、減速用カ
ウンタ１８は上記クロツクパルスを加速用カウン
タ１０と同じ一定数カウントすることにより一定
周期をカウントすると、ナンド回路１９を介して
出力信号を出す。Ｄ形フリツプフロツプ回路２０
は上記クロツクパルスがインバータ１３を介して
入力されてナンド回路１９の出力信号をラツチ
し、Ｄ形フリツプフロツプ回路２１は上記クロツ
クパルスによりＤ形フリツプフロツプ回路２０の
非反転出力信号をラツチする。このＤ形フリツプ
フロツプ回路２１の出力信号Ｅによりフリツプフ
ロツプ回路１７がリセツトされ、フリツプフロツ
プ回路１７の反転出力信号により減速用カウンタ
１８がリセツトされる。ノア回路２２はフリツプ
フロツプ回路９，１７の非反転出力信号Ｆ，Ｇの
ノアをとることにより、上記回転信号の周期が大
のときにその周期と加速用カウンタ１０による一
定周期との差分周期の加速信号Ｈを発生し、アン
ド回路２３はフリツプフロツプ回路９，１７の非
反転出力信号Ｆ，Ｇのアンドをとることにより、
上記回転信号の周期が小のときにその周期と減速
用カウンタ１８による一定周期との差分周期に応
じた周期の減速信号Ｉを発生する。この加速信号
Ｈ及び減速信号Ｉはトランジスタ２４〜２６、抵
抗２７を含む回路で合成されて偏差信号Ｊとな
り、この信号により被制御モータが目標回転数に
なるように駆動される。
第５図はそのタイミングチヤートを示す。このデ
ジタル速度制御装置では図示しない回転検出器が
被制御モータの回転を検出してその回転数に比例
した周波数の回転信号を発生し、この回転信号は
トリガー回路１においてＤ形フリツプフロツプ回
路２により1/2に分周される。このＤ形フリツプ
フロツプ回路２の出力信号Ａは基準信号発生器で
発生した、上記回転信号の周波数より十分に高い
周波数のクロツクパルスによりＤフリツプフロツ
プ回路３でラツチされ、その非反転出力信号が上
記クロツクパルスによりＤ形フリツプフロツプ回
路４でラツチされる。ナンド回路５はＤ形フリツ
プフロツプ回路３の反転出力信号とＤ形フリツプ
フロツプ回路４の非反転出力信号とのナンドをと
ることによつて上記Ｄ形フリツプフロツプ回路２
の出力信号Ａの立上りエツジを検出してトリガー
パルスＢを出力し、ナンド回路６はＤ形フリツプ
フロツプ回路３の非反転出力信号とＤ形フリツプ
フロツプ回路４の反転出力信号とのナンドをとる
ことによつて上記信号Ａの立下がりエツジを検出
してトリガーパルスＣを出力する。ナンド回路
７，８により構成されたフリツプフロツプ回路９
はナンド回路５の出力パルスＢによりセツトさ
れ、一方加速用カウンタ１０は上記クロツクパル
スを一定数カウントすることにより一定周期をカ
ウントすると、ナンド回路１１を介して出力信号
を出す。Ｄ形フリツプフロツプ回路１２は上記ク
ロツクパルスがインバータ１３を介して入力され
てナンド回路１１の出力信号をラツチし、Ｄ形フ
リツプフロツプ回路１４は上記クロツクパルスに
よりＤ形フリツプフロツプ回路１２の非反転出力
信号をラツチする。このＤ形フリツプフロツプ回
路１４の非反転出力信号Ｄによりフリツプフロツ
プ回路９がリセツトされ、フリツプフロツプ回路
９の反転出力信号により加速用カウンタ１０がリ
セツトされる。またナンド回路１５，１６により
構成されたフリツプフロツプ回路１７はナンド回
路６の出力パルスＣによりセツトされ、減速用カ
ウンタ１８は上記クロツクパルスを加速用カウン
タ１０と同じ一定数カウントすることにより一定
周期をカウントすると、ナンド回路１９を介して
出力信号を出す。Ｄ形フリツプフロツプ回路２０
は上記クロツクパルスがインバータ１３を介して
入力されてナンド回路１９の出力信号をラツチ
し、Ｄ形フリツプフロツプ回路２１は上記クロツ
クパルスによりＤ形フリツプフロツプ回路２０の
非反転出力信号をラツチする。このＤ形フリツプ
フロツプ回路２１の出力信号Ｅによりフリツプフ
ロツプ回路１７がリセツトされ、フリツプフロツ
プ回路１７の反転出力信号により減速用カウンタ
１８がリセツトされる。ノア回路２２はフリツプ
フロツプ回路９，１７の非反転出力信号Ｆ，Ｇの
ノアをとることにより、上記回転信号の周期が大
のときにその周期と加速用カウンタ１０による一
定周期との差分周期の加速信号Ｈを発生し、アン
ド回路２３はフリツプフロツプ回路９，１７の非
反転出力信号Ｆ，Ｇのアンドをとることにより、
上記回転信号の周期が小のときにその周期と減速
用カウンタ１８による一定周期との差分周期に応
じた周期の減速信号Ｉを発生する。この加速信号
Ｈ及び減速信号Ｉはトランジスタ２４〜２６、抵
抗２７を含む回路で合成されて偏差信号Ｊとな
り、この信号により被制御モータが目標回転数に
なるように駆動される。
本発明は、上記欠点を改善し、モータの回転数
が目標回転数の２倍以上になつてもモータを目標
回転数以外で制御することなくスムーズに制御す
ることができるデジタル速度制御装置を提供する
ことを目的とする。
が目標回転数の２倍以上になつてもモータを目標
回転数以外で制御することなくスムーズに制御す
ることができるデジタル速度制御装置を提供する
ことを目的とする。
（問題点を解決するための手段）
本発明は、被制御モータと、このモータの回転
に比例した周波数の回転信号を得る回転検出器
と、この回転検出器で得られる回転信号の周波数
より高い周波数のクロツクパルスを発生する基準
信号発生器と、上記クロツクパルスを一定数カウ
ントすることにより一定周期をカウントしてオー
バーフローする加速用カウンタと、上記クロツク
パルスを上記加速用カウンタと同じ数カウントす
ることにより一定周期をカウントしてオーバーフ
ローする減速用カウンタと、上記加速用カウンタ
を上記回転信号の一方のエツジでリセツトし上記
減速用カウンタを上記回転信号の他方のエツジで
リセツトするリセツト手段と、上記加速用カウン
タの出力信号と上記減速用カウンタの出力信号か
ら上記回転信号の周期が大のときに上記加速用カ
ウンタがカウントした一定周期と上記回転信号の
周期との差分周期の加速信号を発生し上記回転信
号の周期が小のときに上記減速用カウンタがカウ
ントした一定周期と上記回転信号の周期との差分
周期に応じた周期の減速信号を発生する変換回路
とを備えたものである。
に比例した周波数の回転信号を得る回転検出器
と、この回転検出器で得られる回転信号の周波数
より高い周波数のクロツクパルスを発生する基準
信号発生器と、上記クロツクパルスを一定数カウ
ントすることにより一定周期をカウントしてオー
バーフローする加速用カウンタと、上記クロツク
パルスを上記加速用カウンタと同じ数カウントす
ることにより一定周期をカウントしてオーバーフ
ローする減速用カウンタと、上記加速用カウンタ
を上記回転信号の一方のエツジでリセツトし上記
減速用カウンタを上記回転信号の他方のエツジで
リセツトするリセツト手段と、上記加速用カウン
タの出力信号と上記減速用カウンタの出力信号か
ら上記回転信号の周期が大のときに上記加速用カ
ウンタがカウントした一定周期と上記回転信号の
周期との差分周期の加速信号を発生し上記回転信
号の周期が小のときに上記減速用カウンタがカウ
ントした一定周期と上記回転信号の周期との差分
周期に応じた周期の減速信号を発生する変換回路
とを備えたものである。
（作用）
被制御モータの回転に比例した周波数の回転信
号が回転検出器により得られ、基準信号発生器が
回転検出器で得られる回転信号の周波数より高い
周波数のクロツクパルスを発生する。加速用カウ
ンタが上記クロツクパルスを一定数カウントする
ことにより一定周期をカウントしてオーバーフロ
ーし、減速用カウンタは上記クロツクパルスを上
記加速用カウンタと同じ数カウントすることによ
り一定周期をカウントしてオーバーフローする。
リセツト手段は加速用カウンタを上記回転信号の
一方のエツジでリセツトし、上記減速用カウンタ
を上記回転信号の他方のエツジでリセツトする。
そして、変換回路は加速用カウンタの出力信号と
減速用カウンタの出力信号から上記回転信号の周
期が大のときに加速用カウンタがカウントした一
定周期と上記回転信号の周期との差分周期の加速
信号を発生し、上記回転信号の周期が小のときに
減速用カウンタがカウントした一定周期と上記回
転信号の周期との差分周期に応じた周期の減速信
号を発生する。
号が回転検出器により得られ、基準信号発生器が
回転検出器で得られる回転信号の周波数より高い
周波数のクロツクパルスを発生する。加速用カウ
ンタが上記クロツクパルスを一定数カウントする
ことにより一定周期をカウントしてオーバーフロ
ーし、減速用カウンタは上記クロツクパルスを上
記加速用カウンタと同じ数カウントすることによ
り一定周期をカウントしてオーバーフローする。
リセツト手段は加速用カウンタを上記回転信号の
一方のエツジでリセツトし、上記減速用カウンタ
を上記回転信号の他方のエツジでリセツトする。
そして、変換回路は加速用カウンタの出力信号と
減速用カウンタの出力信号から上記回転信号の周
期が大のときに加速用カウンタがカウントした一
定周期と上記回転信号の周期との差分周期の加速
信号を発生し、上記回転信号の周期が小のときに
減速用カウンタがカウントした一定周期と上記回
転信号の周期との差分周期に応じた周期の減速信
号を発生する。
（実施例）
第１図は本発明の一実施例を示し、第２図はそ
のタイミングチヤートである。
のタイミングチヤートである。
この実施例は第４図の従来装置においてＤ形フ
リツプフロツプ回路１２，１４，２０，２１、ナ
ンド回路１１，１９、インバータ１３、ノア回路
２２，、アンド回路２３の代りにインバータ２８
〜３１及びナンド回路３２，３３を設けたもので
あり、第４図と同一部分には同一符号を付してあ
る。
リツプフロツプ回路１２，１４，２０，２１、ナ
ンド回路１１，１９、インバータ１３、ノア回路
２２，、アンド回路２３の代りにインバータ２８
〜３１及びナンド回路３２，３３を設けたもので
あり、第４図と同一部分には同一符号を付してあ
る。
加速用カウンタ１０はナンド回路５の出力パル
スＢがインバータ２９を介してリセツト端子に入
力されることによりリセツトされ、前記基準信号
発生器からのクロツクパルスを一定数カウントす
ることによつて一定の周期をカウントしてオーバ
ーフローすると、キヤリー信号を出力する。この
信号はインバータ２８で反転されてフリツプフロ
ツプ回路９にリセツト信号Ｄとして加えられ、フ
リツプフロツプ回路９がリセツトされる。また減
速用カウンタ１８はナンド回路６の出力パルスＣ
がインバータ３１を介してリセツト端子に入力さ
れることによりリセツトされ、上記基準信号発生
器からのクロツクパルスを加速用カウンタ１０と
同じ一定数カウントすることによつて一定周期を
カウントしてオーバーフローすると、キヤリー信
号を出力する。この信号はインバータ３０で反転
されてフリツプフロツプ回路１７にリセツト信号
Ｅとして加えられフリツプフロツプ回路１７がリ
セツトされる。変換回路３４においてナンド回路
３２はフリツプフロツプ回路９，１７の反転出力
信号Ｋ，Ｌのナンドをとることにより、上記回転
信号の周期が大のときにその周期と加速用カウン
タ１０による一定周期との差分周期の加速信号Ｈ
を発生し、ナンド回路３３はフリツプフロツプ回
路９，１７の非反転信号Ｆ，Ｇのナンドをとるこ
とにより、上記回転信号の周期が小のときにその
周期と減速用カウンタ１８による一定周期との差
分周期に応じた周期の減速信号Ｉを発生する。こ
の減速信号Ｉ及び加速信号Ｈはトランジスタ２４
〜２６及び抵抗２７よりなる回路で合成されて偏
差信号となり、この偏差信号により被制御モータ
が目標回転数になるように駆動される。
スＢがインバータ２９を介してリセツト端子に入
力されることによりリセツトされ、前記基準信号
発生器からのクロツクパルスを一定数カウントす
ることによつて一定の周期をカウントしてオーバ
ーフローすると、キヤリー信号を出力する。この
信号はインバータ２８で反転されてフリツプフロ
ツプ回路９にリセツト信号Ｄとして加えられ、フ
リツプフロツプ回路９がリセツトされる。また減
速用カウンタ１８はナンド回路６の出力パルスＣ
がインバータ３１を介してリセツト端子に入力さ
れることによりリセツトされ、上記基準信号発生
器からのクロツクパルスを加速用カウンタ１０と
同じ一定数カウントすることによつて一定周期を
カウントしてオーバーフローすると、キヤリー信
号を出力する。この信号はインバータ３０で反転
されてフリツプフロツプ回路１７にリセツト信号
Ｅとして加えられフリツプフロツプ回路１７がリ
セツトされる。変換回路３４においてナンド回路
３２はフリツプフロツプ回路９，１７の反転出力
信号Ｋ，Ｌのナンドをとることにより、上記回転
信号の周期が大のときにその周期と加速用カウン
タ１０による一定周期との差分周期の加速信号Ｈ
を発生し、ナンド回路３３はフリツプフロツプ回
路９，１７の非反転信号Ｆ，Ｇのナンドをとるこ
とにより、上記回転信号の周期が小のときにその
周期と減速用カウンタ１８による一定周期との差
分周期に応じた周期の減速信号Ｉを発生する。こ
の減速信号Ｉ及び加速信号Ｈはトランジスタ２４
〜２６及び抵抗２７よりなる回路で合成されて偏
差信号となり、この偏差信号により被制御モータ
が目標回転数になるように駆動される。
この実施例ではナンド回路５，６からのトリガ
ーパルスＢ，Ｃにより加速用カウンタ１０、減速
用カウンタ１８をリセツトするので、回転信号が
マスクされることはなく、周波数・電圧変換特性
が第３図に示すようになつてモータが目標回転数
以外で制御されることはない。
ーパルスＢ，Ｃにより加速用カウンタ１０、減速
用カウンタ１８をリセツトするので、回転信号が
マスクされることはなく、周波数・電圧変換特性
が第３図に示すようになつてモータが目標回転数
以外で制御されることはない。
（発明の効果）
以上のように本発明によれば、被制御モータ
と、このモータの回転に比例した周波数の回転信
号を得る回転検出器と、この回転検出器で得られ
る回転信号の周波数より高い周波数のクロツクパ
ルスを発生する基準信号発生器と、上記クロツク
パルスを一定数カウントすることにより一定周期
をカウントしてオーバーフローする加速用カウン
タと、上記クロツクパルスを上記加速用カウンタ
と同じ数カウントすることにより一定周期をカウ
ントしてオーバーフローする減速用カウンタと、
上記加速用カウンタを上記回転信号の一方のエツ
ジでリセツトし上記減速用カウンタを上記回転信
号の他方のエツジでリセツトするリセツト手段
と、上記加速用カウンタの出力信号と上記減速用
カウンタの出力信号から上記回転信号の周期が大
のときに上記加速用カウンタがカウントした一定
周期と上記回転信号の周期との差分周期の加速信
号を発生し上記回転信号の周期が小のときに上記
減速用カウンタがカウントした一定周期と上記回
転信号の周期との差分周期に応じた周期の減速信
号を発生する変換回路とを備えたので、モータの
回転数が目標回転数の２倍以上になつても回転信
号がマスクされず、モータを目標回転数以外で制
御することなくスムーズに制御することができ
る。、また回路がシンプルになつてコストダウン
を計ることができる。
と、このモータの回転に比例した周波数の回転信
号を得る回転検出器と、この回転検出器で得られ
る回転信号の周波数より高い周波数のクロツクパ
ルスを発生する基準信号発生器と、上記クロツク
パルスを一定数カウントすることにより一定周期
をカウントしてオーバーフローする加速用カウン
タと、上記クロツクパルスを上記加速用カウンタ
と同じ数カウントすることにより一定周期をカウ
ントしてオーバーフローする減速用カウンタと、
上記加速用カウンタを上記回転信号の一方のエツ
ジでリセツトし上記減速用カウンタを上記回転信
号の他方のエツジでリセツトするリセツト手段
と、上記加速用カウンタの出力信号と上記減速用
カウンタの出力信号から上記回転信号の周期が大
のときに上記加速用カウンタがカウントした一定
周期と上記回転信号の周期との差分周期の加速信
号を発生し上記回転信号の周期が小のときに上記
減速用カウンタがカウントした一定周期と上記回
転信号の周期との差分周期に応じた周期の減速信
号を発生する変換回路とを備えたので、モータの
回転数が目標回転数の２倍以上になつても回転信
号がマスクされず、モータを目標回転数以外で制
御することなくスムーズに制御することができ
る。、また回路がシンプルになつてコストダウン
を計ることができる。
第１図は本発明の一実施例を示すブロツク図、
第２図は同実施例のタイミングチヤート、第３図
は同実施例の周波数・電圧変換特性を示す特性曲
線図、第４図は従来装置を示すブロツク図、第５
図は同装置のタイミングチヤート、第６図は同装
置の周波数・電圧変換特性を示す特性曲線図であ
る。 １０……加速用カウンタ、１８……減速用カウ
ンタ、３４……変換回路。
第２図は同実施例のタイミングチヤート、第３図
は同実施例の周波数・電圧変換特性を示す特性曲
線図、第４図は従来装置を示すブロツク図、第５
図は同装置のタイミングチヤート、第６図は同装
置の周波数・電圧変換特性を示す特性曲線図であ
る。 １０……加速用カウンタ、１８……減速用カウ
ンタ、３４……変換回路。
Claims (1)
- １ 被制御モータと、このモータの回転に比例し
た周波数の回転信号を得る回転検出器と、この回
転検出器で得られる回転信号の周波数より高い周
波数のクロツクパルスを発生する基準信号発生器
と、上記クロツクパルスを一定数カウントするこ
とにより一定周期をカウントしてオーバーフロー
する加速用カウンタと、上記クロツクパルスを上
記加速用カウンタと同じ数カウントすることによ
り一定周期をカウントしてオーバーフローする減
速用カウンタと、上記加速用カウンタを上記回転
信号の一方のエツジでリセツトし上記減速用カウ
ンタを上記回転信号の他方のエツジでリセツトす
るリセツト手段と、上記加速用カウンタの出力信
号と上記減速用カウンタの出力信号から上記回転
信号の周期が大のときに上記加速用カウンタがカ
ウントした一定周期と上記回転信号の周期との差
分周期の加速信号を発生し上記回転信号の周期が
小のときに上記減速用カウンタがカウントした一
定周期と上記回転信号の周期との差分周期に応じ
た周期の減速信号を発生する変換回路とを備えた
ことを特徴とするデジタル速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027711A JPS61189182A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027711A JPS61189182A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61189182A JPS61189182A (ja) | 1986-08-22 |
| JPH0552145B2 true JPH0552145B2 (ja) | 1993-08-04 |
Family
ID=12228580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027711A Granted JPS61189182A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61189182A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55155589A (en) * | 1979-05-18 | 1980-12-03 | Matsushita Electric Ind Co Ltd | Speed controller for motor |
-
1985
- 1985-02-15 JP JP60027711A patent/JPS61189182A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61189182A (ja) | 1986-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4418304A (en) | Circuit for controlling rotation of motor | |
| JPH0552145B2 (ja) | ||
| JPH0552144B2 (ja) | ||
| JP2775822B2 (ja) | インバータのオンディレイ回路 | |
| JPS5811340U (ja) | 任意周波数発生装置 | |
| JP2674648B2 (ja) | パルス幅変調信号発生装置 | |
| JP2638855B2 (ja) | モータの速度制御装置 | |
| JPS6135181A (ja) | 速度制御装置 | |
| JPS5912665Y2 (ja) | ２軸移動量制御装置 | |
| JPS6347083Y2 (ja) | ||
| JPS59117482A (ja) | モ−タ制御装置 | |
| JP3855452B2 (ja) | モータ制御回路 | |
| JPH049336B2 (ja) | ||
| JPS6259877A (ja) | 可変周期パルス信号発生装置 | |
| JPH0128473Y2 (ja) | ||
| JPH0221238B2 (ja) | ||
| JPH03139707A (ja) | 位置指令装置 | |
| KR920007300Y1 (ko) | 프린터 헤드 구동펄스 발생회로 | |
| JPS5912218B2 (ja) | 可変周波発振回路 | |
| JPS6032438B2 (ja) | サンプルアンドホ−ルド回路のパルス発生回路 | |
| JPS5775584A (en) | Motor controlling circuit | |
| JPS54108208A (en) | Pulse generating circuit for motor control | |
| JPH03280722A (ja) | ディジタル・アナログ変換回路 | |
| JPS593363A (ja) | 入力信号周期の逆数値発生回路 | |
| JPH02272820A (ja) | 単安定マルチバイブレータ |