JPH05505072A - トランスジューサ信号条件付け回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 トランスジューサ信号条件付は回路 （技術分野） 本発明は、オフセット構成要素を排除しながらトランスジューサの出力の信号成 分の増幅を提供するトランスジューサ信号条件付は回路に関する。

（背景技術） 圧電抵抗およびブリッジ・タイプのものを含む多くのトランスジューサは、信号 成分およびオフセット成分からなる小さな異なる電圧出力を生成する。この信号 成分は、測定された物理的変数によりゼロからフルスケールのスパンまで変化す る。この変数により変化しないオフセット成分は、排除することが望ましい誤り 成分である。典型的な事例は、３ｖ電源を持ち、１．５Ｖの共通モード・レベル に静止する小さな差出力を有する圧力センサである。この差出力は、例えば、３ ０ｍＶのオフセットに加えて、測定圧力が０乃至１００ＫＰａの間に変化する時 、０乃至６０ｍＶの間に変化する信号成分からなる。

信号条件付は回路の機能は、トランスジューサの小さな差出力電圧を増幅して、 残りの成分が信号成分となるようにオフセット成分をこれから差引くことである 。

また、差出力を車路段出力に変換して共通モード・レベルを排除することも一般 的である。

小さな差信号を増幅して車路段出力を与える回路は、差出力を車路段出カに変換 するため１の利得を持つ標準的な差動増幅器として構成された第３の演算増幅が 、出力から大きいオフセット電圧を差引く手段は提供するものではない。

オフセット補償電圧を別の電圧と合成させる周知の回路は、加算増幅器である。

この回路は、加算接続点に２つ以１−の人力抵抗を持つことができ、これら抵抗 における電圧を一緒に加算する。しかし、これは差機能は持たない。

しかし、差動増幅器および加算増幅器は唯１つの演算増幅器を用いて差分加算増 幅器を形成するため１つの回路に有効に組合わせることができることが判った。

更に、この回路は、計装用増幅器の第２段における差動増幅器の代わりに使用す ることができ、これにおいてこの回路は第１段からの増幅された差出力を組合わ せ、その結果からの電圧を差引いて車路段出力を生じる。

本発明によれば、トランスジューサの出力信号を増幅して、オフセット電圧を差 引き、更に残りの信号電圧を増幅するトランスジューサ信号条件付は回路が提供 され、この回路は、差分イン差分アウトの第１増幅段と、差分加算増幅器の第入 力と接続さ汐、オフセット補償電圧生成回路は、このオフセット補償電圧を第２ 段の差分入力の片側の加算接続点に加えるように接続されている。前記第２増幅 段は、各々が各入力抵抗により第１増幅段の差分出力の各側と接続された正およ び負の入力端子と、この負の入力端子に対して抵抗フィードバック結線により接 続された出力端子とを有する演算増幅器を含み、前記オフセット補償電圧生成回 路の出力は更に別の入力抵抗により第２増幅段の負の入力端子と接続され、その 正の入力端子は抵抗結線により接地されることが望ましく、また講整可能な利力 端子とグラウンドとの間の抵抗結線もまた２つの抵抗を含み、その間に第２のノ ードを持ち、利得ブースト抵抗はこの第１および第２のノード間に接続されるこ とが望ましい。

りを持つ反転モードの第１の演算増幅器と、選択された偽の接地電圧を増幅器の 正の入力に与える手段と、前記温度感応デバイスを含み温度依存電圧を入力抵抗 を介して演算増幅器の負の入力に与える手段とを含むことが望ましい。また、望 演算増幅器の出力は入力抵抗を介して更に別の演算増幅器の負の入力に与えられ 、負の入力と更に別の演算増幅器の出力との間には前記抵抗分割器が接続され、 従ってその両端部には逆の勾配の温度に依存する電圧が与えられる。

特に、本発明による信号条件付は回路からの出力信号電圧がＡ／Ｄコンバータに 供給される時、この信号条件付は回路は、Ａ／Ｄコンバータにフルスケールまた は半フルスケールの基準電圧を与え、またおそらくは信号電圧と比率関係にある オフセット基皐電圧を与えるための回路を組込むかあるいはこの回路と組合わさ れることが望ましい。

本発明については、添付図面に関して以下に更に詳細に開示し記述する。

（図面の簡単な説明） 図１は、トランスジューサ信号条件付は回路の第１の実施例の回路図、図２は、 図１に示される回路の修正を示す回路図、図３は、図１または図２に示される回 路に組込まれる温度に依存するオフセット補償電圧生成回路の回路図、 図４は、図１または図２に示される回路に組込まれる別の温度依存オフセット補 償電圧生成回路の回路図、 図５は、トランスジューサとＡ／Ｄ：１ンバータとの間に介挿された信号条件付 は回路の回路図、 図６は、図５の回路図と類似するも別の回路を組込む回路図である。

（実施例） 図１において、トランスジューサ１は、ホイートストーン・ブリッジ形態の４個 の抵抗（抵抗ＲＧＩ乃至ＲＧ４）として示される。トランスジューサ１に対する 信号条件付は回路は、出力を生じる差動加算増幅器３を有する差分イン差分アウ ト増幅器の利得段２を含む。また、オフセット補償電圧生成回路４も設けられる 。

差分イン差分アウト増幅器の利得段２は、非反転（＋）入力がそれぞれトランス ジューサ１の正および負の出力と接続される演算増幅ＷＵ１、Ｕ２を含む。増幅 器Ｕ１、Ｕ２の出力は、直列の抵抗Ｒ１、Ｒ２、Ｒ３を含むはしご形抵抗を経て 一緒に接続される。抵抗Ｒ１およびＲ２間のノードは、増幅器Ｕ１の反転（−） 入力と接続され、抵抗Ｒ２およびＲ３間の入力は増幅器Ｕ２の反転（−）入力と 接続されている。

差動加算増幅器３は、グラウンド（ＧＮＤ）に増幅器Ｕ１の出力を、また抵抗Ｒ ４、Ｒ９間のノードが接続される非反転（＋）入力に演算増幅器Ｕ３の出力を接 続する抵抗分割器Ｒ４、Ｒ９を含む。増幅器Ｕ３の出力は、フィードバック抵抗 ＲＩＯを介してその反転（−）入力に接続され、入力抵抗Ｒ５、Ｒ６は、増幅器 Ｕ２の出力およびオフセット補償電圧生成回路４の出力をそれぞれ増幅器Ｕ３の 反転（−）入力に接続する。

オフセット補償電圧生成回路４は、本例においては、トランスジューサの電源電 圧Ｖｓ、とグラウンド（ＧＮＤ）との間に接続された抵抗分圧器Ｒ７、Ｒ８と、 出力ｖ３がオフセット補償電圧である緩衝演算増幅器Ｕ４とを含む。図１に示さ れた回路の特定番号例は下記の如く動作する。即ち、トランスジューサ１は、３ Ｖの電ｆＱ（ＶＳＳ＝３Ｖ）を有し、３０ｍＶのオフセ。

ト電圧および６０ｍＶのフルスケール電圧からなり、合計で９０ｍＶのトランス ジューサ出力を生じる差出力（Ｖｌ−Ｖ２）を生成する。差分イン差分アウト増 幅器の利得段２は、抵抗比Ｒ１／Ｒ２＝１．ＯおよびＲ３＝Ｒ１を有腰公知の数 式：利’４−１＋２　（Ｒ１／Ｒ２）によれば、差利得２１を生じる。このため 、利得段２の差のフルスケール出力（Ｖ４−Ｖ５）は１．８９Ｖとなり、そのＪ 、２６Ｖはフルスケール・スパンであり、０．６３Ｖがオフセットである。この オフセットを出力から差引いて信号電圧のみを残すことが望ましい。これは、Ｒ ５＝Ｒ６をセットして、回路４により与えられるオフセット補償電圧Ｖ３も０４ ６３Ｖとなるように抵抗比Ｒ７／Ｒ８を調整する。次に、２．５２Ｖのフルスケ ール−スパンが増幅Ｊ３Ｕ３の出力に対して要求され、このため差動加算増幅器 ３に対しては２の利得が要求される口々が決定されたものとしよう。

抵抗比は、下式を用いで選定される。即ち、Ｒ１０＝Ｇ、Ｒ５（ａ） Ｒ４＝　［（Ｇ＋１）／Ｇコ　、Ｒ９（ｂ）但し、Ｇは利得である。

この場合、要求された利得が２であり、これはＲＩＯ／Ｒ５＝２およびＲ４／Ｒ ９＝１．５を与える。

図１に示される回路は、トランスジューサ１の異なるも公称的には同じ事例間の ように、フルスケール・スパン電圧はかなり、おそらくは係数２も変動し得る実 際上の欠点を有する。例えば、公称６０ｍＶのフルスケール・スパン電圧を持つ 形式のトランスジューサは、実際に、４．５ｒｎＶ乃至９０ｍＶのフルスケール −スパンの範囲で変動する。このため、回路全体が常に同じフルスケール出力を 持つように、信号条件付は回路の信号利得を少なくとも係数２だけ変化させるこ とが望ましいことになる。これを行う通常の方法は、回路がパワーアップされる 間に可変抵抗を調整することにより回路を較正することである。図１に示される 回路では、全ての抵抗値が上記の数式（ａ’）および（ｂ）で示される如く相関 しているため、１つの可変抵抗を用いて増幅器３の利得を調整することは不可能 である。しかし、図２に示される修正された回路では、利得の調整は１つの抵抗 の調整により達成可能である。

図２に示される修正回路は、図１に示した抵抗Ｒ９およびＲＩＯが図２において ２対の直列接続された抵抗Ｒ９Ａ、Ｒ９ＢおよびＲＩＯＡ、ＲＩＯＢでそれぞれ 盟換されること、および抵抗Ｒ１１が抵抗Ｒ９ＡＳＲ９Ｂのノードおよび抵抗１ ０Ａ、Ｒ１０８間のノード間に接続されることを除いて、図１に示したものと同 じである。先に述べたように、トランスジューサ１は３Ｖの電圧Ｖｓｓが供給さ れるが、本例では、トランスジューサ１の差出力（Ｖｌ−Ｖ２）が３０ｍＶまで のオフセット電圧と、４５ｍＶ程度の低いあるいは９０ｍＶ程度の高いフルスケ ール・スパン電圧とを含むものとしよう。差分イン差分アウト増幅器の利得段２ は、図１に関して述べたように、２１の利得を有する。このため、差出力（Ｖ４ −Ｖ５）は、フルスケール−スパン電圧が０．９４５Ｖと１．８９０Ｖの間の信 号電圧に、０．６３Ｖまでのオフセット成分を加えたものからなる。このオフセ ットを出力から差引いて信号電圧のみを残すことが要求される。これは、図１に 関して述べたように、オフセット補償電圧ｖ３がオフセット成分と同じになるよ うに、Ｒ５＝Ｒ５をセットし、抵抗比Ｒ７／Ｒ８を調整することにより行われる 。

２．５Ｖのフルスケール−スパン電圧が回路の出力電圧Ｖ０として回路から要求 されるならば、このことは、出力段３からの略々１．３２乃至２．６４の信号利 得を示唆する。

抵抗Ｒ１１は、利得ブースト抵抗Ｒ１１が省かれたならば基本回路が有する利得 を付勢する利得ブースト抵抗である。利得ブースト抵抗Ｒ１１がなければ、この 回路は、Ｒ９がＲ９Ａ、Ｒ９ＢＴ置換されＲＩＯ；６＜ＲＩＯＡ、ＲＩＯＢでｆ ｆｉ換されることを除いて、図１に示した如きものとなる。このため、先に述べ た式（ａ）および（ｂ）は、必要に応じて抵抗比を計算するため使用することが できる。

基本回路（Ｒ１１が省かれた）が１の利得を持つように選定されると、利得ブー スト抵抗Ｒ１１は、必要に応じて利得を１．３２と２．６４の間に付勢するため 使用することができる。式（ａ）、（ｂ）は、次の如き１の基本回路利得に対す る抵抗比を与える。即ち、 Ｒ１０Ａ＋Ｒ１０Ｂ＝Ｒ５ Ｒ４＝２．　（Ｒ９Ａ＋Ｒ９Ｂ） 利得ブースト抵抗Ｒ１１の所要値は、抵抗比ＲＩＯＡ／ＲＩＯＢおよびＲ９Ａ／ Ｒ９Ｂにより決定されるが、Ｒ９Ａ＝Ｒ９Ｂ＝Ｒ１０Ａ＝Ｒ１０Ｂ＝１０にΩで ある特定の場合は、抵抗Ｒ１１として提供された５０にΩの可変抵抗が１．３２ 乃至２．６４間の範囲にわたる利得調整可能要件を網羅することになる。

先に述べた如き差動加算増幅５３は、公知の加算増幅回路と類似し、従って、基 本機能に影響を及ぼすことなく、加算接続点に対して等しくない入力抵抗を使用 すること、および（または）加算接続点に対して２つ以上の入力抵抗を使用する ことなどの同じ公知の変更に曝されることが理解されよう。典型的な事例は、オ フセット補償電圧ｖ３を幾つかの成分に分け、全てを１つの抵抗Ｒ６を通って送 る代わりに、これらを幾つかの抵抗を用いて加算接続点に送ることである。

また、簡単にするため先の記述では回路におけるオフセットがトランスジューサ において生じると仮定したが、実際にはオフセット電圧は演算増幅器のオフセッ トおよび抵抗の公差により上昇し得ることも理解されよう。しかし、これらはト ランスジューサのオフセットからは識別不能であり、オフセット補償電圧ｖ３は 全てのこのようなオフセットを一緒に補償するため使用することができる。

これまでの記述においては、補償されるべきオフセット電圧が一定電圧であり、 図１および図２における補償電圧生成回路が一定の出力電圧を生じるように然る べく設計されるものと仮定した。しかし、実際には、このようなオフセット電圧 はしばしば温度に依存し、従って、適当に温度と共に変化するオフセット補償電 圧を供給するオフセット補償電圧生成回路を提供する要求がある。

このような回路は図３に示し、この回路は温度依存電圧生成回路５と、勾配増幅 回路６と、偽グラウンド電圧生成回路７と、抵抗分割器８と、勾配反転回路９と 、勾配選択回路１０とを含む。

温度依存電圧生成回路５は、調整された電源電圧Ｖｒとグラウンド（ＧＮＤ）間 に直列の抵抗Ｒ１２、Ｒ１３を含み、そのノードが演算増幅器Ｕ５に対する非反 転（＋）入力と接続されている。演算増幅器Ｕ５の出力は、温度依存デバイス、 本例ではダイオードＤ１により、増幅器の反転（−）入力と接続され、この反転 （−）入力もまた抵抗Ｒ１４を経てグラウンド（ＧＮＤ）と接続される。

演算増幅器Ｕ５の出力は、勾配増幅回路６に与えられる温度依存出力電圧ｖ６を 与える。勾配増幅回Ｎ６は演算増幅器Ｕ６を含み、その出力は抵抗Ｒ１５を経て その反転（−）入力と接続され、これに対して電圧Ｖ６が抵抗Ｒ１６を介して加 えられる。演算増幅器Ｕ６の非反転（＋）入力は、これに対して偽グラウンド電 圧生成回路７からの出力電圧■７を加え、この回路は調整電源電圧ｖｒとグラウ ンドとの間に直列に接続された抵抗Ｒ１７、Ｒ１８を含み、出力電圧ｖ７が抵抗 Ｒ１７、Ｒ１８のノードに現れる。演算増幅器Ｕ６は、出力電圧Ｖ８を与え、こ れもまた温度依存電圧Ｖ６から得られるため温度に依存する。電圧ｖ８は、勾配 選択回路１０により構成されるセレクタ・スイッチＳ１の１つの端子に与えられ 、また勾配反転回路９に対しても与えられる。

勾配反転回路９は、出力が抵抗Ｒ１９を介してその反転（−）入力と接続された 反転増幅モードの演算増幅器Ｕ７を含み、前記反転入力には電圧Ｖ８が抵抗Ｒ２ ０を介して加えられる。増幅ＷＵ７の非反転（＋）入力は、偽グラウンド電圧ｖ ７と接続され、その出力はスイッチｓ１の第２の端子に与えられる温度依存電圧 Ｖ９を提供する。

スイッチＳ１により、勾配反転回路９の入力電圧ｖ８または出力電圧Ｖ９のいず れか一方が、スイッチｓ１とグラウンド間に直列に接続された抵抗Ｒ２１、Ｒ２ ２を含む抵抗分割器８に与えられるため選定され、要求される温度依存オフセッ ト補償電圧は抵抗Ｒ２１、Ｒ２２のノードから得ることができる電圧ＶＩＯであ る。このため、一定電圧ｖ３の代わりに温度依存オフセット成分電圧ＶＩＯが抵 抗Ｒ６を介して図１または図２の増幅器Ｕ３に与えられるように、図３に示され る回路は図１または図２の回路４を置換する。

図３に示される回路は下記の如く動作する。即ち、温度依存オフセット成分電圧 ＶＩＯが、２０’Ｃにおいて０．５Ｖの値を持ち、簡単にするため＋４ｍＶ／’ Ｃまたは一４ｍＶ／’Ｃの線形勾配を持つことを要求されるものとする。この結 果を達成するため、温度依存電圧生成回路５がダイオードＤＩを介して一定電流 回路として構成され、このダイオードの両端の電圧は２０℃で０．５Ｖに等しく 、温度依存勾配は−２ｍ　Ｖ／℃である。抵抗比Ｒ１２：Ｒ１３は、全出力電圧 Ｖ６が２０℃でＩＶであり勾配が一２ｍＶ／℃になるように、演算増幅器Ｕ５の 非反転（＋）入力に０．５Ｖを与えるように調整される。

偽グラウンド電圧生成回路７における抵抗Ｒ１７、Ｒ１８は、偽グラウンド電圧 Ｖ７もまたＩＶとなるようにセットされる。このため、２０℃では、抵抗Ｒ１５ 、Ｒ１６の値の如何に拘わらず、勾配増幅回路６に対する両方の入力がＩＶであ り、その出力Ｖ８もまたＩＶとなる。同様に、勾配反転回路９の両方の入力電圧 Ｖ７、Ｖ８が２０℃においてＩＶである故に、その出力Ｖ９もまた２０℃におい てＩＶとなる。

従って、勾配選択回路１ｏにおいてスイッチｓ１により如何なる接続を行おうと 、抵抗分割器８の最上部の電圧は、これがＶ８またはｖ９のいずれであっても、 常に２０℃において１ｖとなる。このため、２０℃における０、５Ｖのオフセッ ト補償電圧ＶＩＯの要件は、出力電圧がその入力電圧の半分であるように、即ち 抵抗比Ｒ２１：Ｒ２２が１と等しいように抵抗分割器８をセットすることにより 満たされる。

抵抗分割器８における抵抗比もまた、要求通りオフセット補償電圧ＶＩＯに対し て±４ｍＶ／℃の勾配を達成するために、±８ｍＶ／’Ｃの勾配が抵抗分割器８ の上部に与えられねばならないことを意味する。勾配増幅回路６がその入力電圧 勾配−２ｍＶ／℃を８ｍＶ／’Ｃの出力電圧勾配に変換するためには、−４の勾 配利得が要求される。これは、抵抗比Ｒ１５・Ｒ１６を４にセットすることによ り達成される。

＋８ｍＶ／℃の代わりに一８ｍＶ／℃の電圧勾配に近づくためには、更に−１の 勾配利得が要求される。これは、勾配反転回路９において抵抗比Ｒ１９：Ｒ２０ を１にセットすることにより達成される。

次に電圧ｖ８は＋８ｍＶ／’Ｃの勾配を有し、電圧Ｖ９は一８ｍＶ／℃の勾配を 有し、これらのいずれも勾配選択回路１０のスイッチＳ１を用いて抵抗分割器８ の最上部に加えることができる。このため、＋４または一４ｍＶ／’Ｃのオフセ ット補償電圧Ｖ１０の要求された勾配を与える。

図３に示された回路は、実際の回路生産に関して短所を有する。このような回路 は実際にはシリコン・チップまたは厚膜ハイブリッドの如く構成された比較的大 きな信号条件付は回路の一部である（例えば、図１または図２の回路４を置換す る）ことが起り得、またこのような状況では全回路オフセットの連続的な低減を 達成するため抵抗をレーザ・トリミングすることが一般である。スイッチＳ１の 調整あるいは接続の他の変更のために、プロセス中レーザ・トリミングを中途で 停めることは、生産プロセスを低下させることになる。

図３に示した回路のこのような欠点は、勾配選択回路ＩＯが生産中のレーザート リミングの使用を容易にするある形態とすることを除いて、図３に示したものと 同じである図４に示される修正回路において回避される。

図４に示した回路の他の部分は図３に関して既に述べたものと同じであるため、 図４の勾配選択回路１０の説明のみが必要となろう。この回路は、勾配反転回路 ９の入力（Ｖ８）と出力（Ｖ９）間に接続された抵抗分割器Ｒ２３、Ｒ２４を含 む。抵抗Ｒ２３、Ｒ２４間のノードは、演算増幅器Ｕ８の非反転（＋）入力と接 続されている。出力電圧Ｖｌｌを与える演算増幅器Ｕ８の出力は、増幅器の反転 （−）入力と接続され、また抵抗分割器８の最上部とも接続される。

次に、図４に示された回路は、その出力電圧ＶＩＯとして、温度依存オフセット 補償電圧に２０℃で０．５ｖの値および＋３ｍＶ／’Ｃ乃至一３ｍＶ／℃間のあ る値の線形勾配を提供するため必要である。温度依存電圧生成回路５は、図３に 関して述べたように、−２ｍＶ／’Ｃの線形勾配を持つ２０℃でＩＶの出力電圧 Ｖ６を生じる。既に述べたように、偽グラウンド電圧Ｖ７もまた１ｖにセットさ れ、その結果勾配反転回路９の出力ｖ９と同様に、２０℃における勾配増幅回路 ６の出力Ｖ８はＩＶとなる。従って２０℃においては、抵抗分割器Ｒ２３、Ｒ２ ４の両端部はＩＶの電位にあり、またこれら抵抗間のノードが流れる電流がない ため、演算増幅器Ｕ８に対する入力、また抵抗分割器８の最上部に与えられるそ の出力電圧ＶｌｌもまたＩＶとなる。

図３に関して述べたように、２０℃における０、５Ｖのオフセット補償電圧Ｖ１ ０の要件は、抵抗分割器８における抵抗比Ｒ２１・Ｒ２２を１に等しくセットす ることにより満たされる。出力電圧ＶＩＯが＋３ｍＶ／℃乃至一３ｍＶ／℃間の ある値の温度依存勾配を持つことの要件は、電圧Ｖｌｌが＋６ｍＶ／℃乃至一６ ｍＶ／℃間の対応する値の勾配を持たねばならないことを意味する。

勾配増幅回路６が−４の勾配利得でセットされる、即ち先に述べたように抵抗比 Ｒ１５・Ｒ１６が４であるならば、その入力電圧Ｖ６の一２ｍＶ／℃はその出力 電圧Ｖ８に対する＋８ｍＶ／℃の勾配に変換される。このため、勾配選択回路１ ０における抵抗分割器Ｒ２３、Ｒ２４の一端部における＋８　ｍ　Ｖ／’Ｃの勾 配への接近を生じる。既に述べたように、勾配反転回路９が−１の勾配利得を持 つように選定されるならば、これは４２３２４の他端部において電圧Ｖ９により 与えられる一８ｍＶ／’Ｃの勾配に近づく。電圧Ｖｌｌに対して＋６　ｍ　Ｖ／ ℃乃至−６ｍｖ／℃間のある値で要求される勾配は、単に抵抗比Ｒ２３：　Ｒ２ ４を変更することにより達成され、これは回路全体の全体的なレーザ・トリミン グの一部としてこれら抵抗の一方をレーザートリミングすることにより行うこと ができる。

勾配選択回路１０においては、演算増幅器Ｕ８は電圧フォロワまたは緩衝増幅器 として動作するが、これは抵抗分割器８が非常に多くの電流を引込まなければ省 略してもよい。この場合、抵抗分割器は抵抗Ｒ２３、Ｒ２４間のノードに直接接 続される。

図３および図４に示される回路の多くの変更が可能である。従って、ここで一般 的な重要な原理について再び触れることは有用と考えられる。トランスジューサ に対する温度依存オフセット補償電圧を生じるこのような一般的な形式の回路は 、室温、例えば２０℃におけるトランスジューサのオフセットを打消すようにオ フセット補償電圧を最初にセットし、次いでトランスジューサのオフセットが変 化してもはやオフセット補償電圧により打消されないように温度が上昇した後に 、オフセット補償電圧が再び比較的高い温度におけるトランスジューサのオフセ ットを打消すようにオフセット補償電圧生成回路における利得を変更することに より、しばしば較正される。しかし、室温に戻っても、室温における利得が高い 温度における利得とは独立的に固定されなければ、オフセット補償電圧がもはや トランスジューサのオフセットを打消さないことが判るであろう。高い温度にお ける利得とは独立的に室温における利得を固定するこの要件は、本発明によれば 、偽グラウンド電圧を正の入力に置き温度依存電圧を負の入力に置いて偽グラウ ンド電圧を所要の室温における温度依存電圧に等しくし、従って必要に応じてこ の温度における出力電圧を固定して、演算増幅器を反転増幅モードで使用するこ とにより満たされる。

従って、この形式の回路に対する最小限の要件は、温度依存電圧を生じる手段と 、偽グラウンド電圧を生じる手段と、偽グラウンド電圧がその正の入力に与えら れ温度依存電圧がその負の入力に加えられた少なくとも１つの反転増幅器と、オ フセット補償電圧出力を生じる抵抗分割器とである。

図３または図４による回路は印刷回路板または厚膜ハイブリッド上に作ることが できるが、その全てでなくとも、例えば図１または図２に示した回路とより大き なセンサ信号条件付は回路の一部として組合わせてシリコンの短片上に置（こと ができ、この回路はまたセンサ出力の増幅のみでなく、係属中の弊連合王国特許 出願第８９２５５７７．２号に記載される如きスパン補償およびスパン補償のた めの温度依存性を提供する部品をも含む。後者の場合は、スパン補償の温度依存 成分を提供するため必要な温度依存電圧を、温度依存オフセット補償を行う回路 における適当な地点から得ることができる。

図３および図４に示した回路はトランスジューサのオフセット補償電圧を生じる ためにのみ使用されたが、このような回路はより広い用途があり、また１つの温 度の選択された値および独立的に選択された勾配または温度と共に変化する変化 率を有する温度依存電圧の提供を必要とする他の目的および用途にも用いること ができることが判るであろう。

図１または図２に関して先に述べ、あるいは図３または図４に示される如き回路 により提供される温度依存オフセット補償を盛込むように、またおそらくは先に 述べたようなトランスジューサに対する温度スパン補償を行うように修正された 如き信号条件付は回路は、例えば僅かに３個の電気端子、即ち電源電圧、グラウ ンドおよび信号出力電圧の端子を持つプラスチック−ケーシング内に収容された トランスジューサと共に一体にしばしば取付けられる。

この出力は、例えばムービング・コイル・メータを付勢するため要求されるなら ば理想的である。単に出力をメータの両端に接続し、重要なエレクトロエックス 技術は一切不要である。今日では、歪みゲージまたは他のトランスジューサの増 幅出力が直接マイクロプロセッサまたはマイクロコンピュータに取入られるよう に、これらの信号条件付は回路をディジタルーエレクトロニブクスとインターフ ェースする要求がある。これは、信号条件付は回路の出力をアナログ／ディジタ ル（Ａ／Ｄ）　−コンバータに送り、このコンバータは次に情報をディジタル化 してこれをマイクロプロセッサ・システムに供給することにより行われる。

不都合にも、信号条件ｆ−Ｔけ回路およびＡ／Ｄコンバータ間のインターフェー ス接続は、アナログ・エレクトロエックスに不慣れな技術者には容易でないが、 これはＡ／Ｄコンバータはしばしばオフセット電圧入力と基準電圧入力、ならび に信号条件付は回路からの入力を要求するためである。別のアナログ回路を用い てこれらの電圧を供給するが、このためには電圧基準およびバッファ・モードに おける２つの演算増幅器の使用を含む。更に、標準的なＴＴＬの５Ｖ電源は電気 的に非常にノイズが多いと共に、通常の回路構成が適正に働かせるには電圧が低 過ぎるため、この付加的な回路は個々の電源を必要とする。

この回路の更に別の欠点は、基準電圧の出力が時間および温度と共にドリフトす ることである。信号条件付は回路の出力は、チップ内部の基準電圧とある比率関 係にある。このことは、もしこの基準電圧が例えば０．１％だけドリフトするな らば、出力は０．１％だけドリフトすることを意味する。しかし、演算増幅器の 電圧出力は外部の基準電圧と比率関係にある。このため、システム全体の精度は 、信号条件付は回路における内部の基準電圧および演算増幅器回路における外部 の基準電圧の相対的なドリフトにより決定される。

システム・エンジニアの観点からは、演算増幅器出力に対するセトリング時間要 件および低電圧におけるその電流出力能力の如き知らない更に別の問題がある。

システム・エンジニアが必要とすることは、トランスジューサ出力と関連する数 字をマイクロプロセッサに入れる能力と、強い自信を持つことが正確であること である。エンジニアは、直接Ａ／Ｄコンバータと接続する信号条件付は回路を要 求し、余分なインターフェース回路は要求せず、自分のディジタル回路の残りの 部分と同じ５ｖのＴＴＬｍ準電源を使用することが望ましい。

更に、このエンジニアが要求するものは、数例を挙げれば温度、湿度、明るさ、 回転速度、電圧および電流の如き測定されねばならない他の全てのシステム入力 に対する広範囲の信号条件付はチップである。これらのチップは、全て同じ電圧 で動作し、同じ方法でＡ／Ｄコンバータと接続しなければならない。

従って、本発明の更に他の特徴によれば、図１乃至図４に関して先に述べたよう に、回路を内蔵しグラウンドと１つの正の電圧電源との間で動作し、１つの信号 出力電圧のみでなくフルスケール基準電圧をも供給し、また必要に応じて、信号 出力電圧が供給されるＡ／Ｄコンバータに対して与えるオフセット電圧を供給す るシングル・チップ信号条件付は回路が提供される。

図５は、出力がＡ／Ｄコンバータと接続され関連するトランスジューサを有する このような組合わせ回路の１つの形態を示す。図５に示されるように、トランス ジューサｌ（図１または図２のトランスジューサ１でよい）は、信号処理回路１ ２（図１または図２に示した信号条件付は回路でよい）と、電圧基準生成回路１ ３とを含む信号条件付はチップ１１と接続される。この信号条件付はチップ１１ の出力は、Ａ／Ｄコンバータ１４と接続される。トランスジューサ１の電源線は 、信号処理回路１２から伸びる。トランスジューサｌの出力は、信号処理回路１ ２の入力側と接続される。この信号処理回路１２の電源線は、電源電圧Ｖ　ｇ　 ５とグラウンド（ＧＮＤ）との間に接続される。信号処理回路１２の出力Ｖ。ｎ Ｔは、Ａ／Ｄコンバータ１４のＶ＋またはＶｉｎ電圧入力と接続される。

電圧基準生成回路１３は、この場合バッファ・モードで接続され、その出力がそ の反転（−）入力と接続され、電源電圧Ｖ５５と比例する、本例では抵抗Ｒ２５ 、Ｒ２６間のノードから得られる電圧がその非反転（＋）入力と接続された演算 増幅器Ｕ９を含む。抵抗Ｒ２５、Ｒ２６は、電源電圧Ｖ８．とグラウンド（ＧＮ Ｄ）との間に直列に接続される。演算増幅器Ｕ９の正の電源ビンは、電源電圧Ｖ ８．と接続され、その負の電源ピンはグラウンド（ＧＮＤ）と接続される。電圧 基準生成回路１３の出力ｖ、、は、Ａ／Ｄコンバータ１４の電圧基準入力と接続 される。

Ａ／Ｄコンバータ１４の電源ピンは電源電圧Ｖ−と接続され、グラウンド・ビン はグラウンド（ＧＮＤ）と接続される。マイクロプロセッサ・システムと接続さ れたＡ／Ｄコンバータ１４のディジタル入力および出力は図示しない。

今述べた回路は、回路の比較的簡単な形態であり、条件が実際の回路がある強化 要件を持つことを要求する。

電源線における電源電圧および電気的ノイズを変化させると、回路の精度を低下 させる。この問題は、電圧調整器を回路に組込むことにより減殺することができ る。バッテリ稼働の場合は、バッテリ寿命を延ばすため使用しない時は信号条件 付は回路をパワーダウンすることが望ましい。これは、標準的な電圧調整器をパ ワーダウン機能を持つもので１ａ換することにより実施できる。

信号条件付は回路からの電圧基準出力を、図５において述べた標準的回路を用い て５ｖ電源で供給することは容易ではない。５ＶのＴＴＬ電源は、４．５ｖまで 落ちることがある。３ｖのフルスケール出力電圧が要求されるならば、基準電圧 出力Ｖ□２は３ｖにセットされることになる。電圧基準生成回路１３における演 算増幅器Ｕ９はおそらくは４．５Ｖの電源電圧を持つに過ぎないため、あるＡ／ Ｄコンバータにおける電圧基準入力がこのような条件下では数ｍＡを吸収するが 、このような状況においては充分な電流を供給することができない。電圧調整器 が回路に組込まれるならば、増幅器は更に低い電源電圧となり、この問題は更に 悪化する。この問題は、プルアップ回路（通常は、抵抗）により大半あるいは全 ての基準電流を供給し、次いで余剰電流をソースあるいは吸収することにより電 圧を決定することを演算増幅器に許容することによって克服される。

Ａ／Ｄコンバータの電圧入力により吸収される電流が実質的にないため、増幅さ れた信号電圧出力Ｖ。ｏｒがプルアップ抵抗を必要としないことが判るであろう 。

図５に示される信号条件付はチップは、基準電圧出力をＡ／Ｄコンバータに対し て供給するのみである。更に複雑な回路もまた、オフセット電圧をＡ／Ｄコンバ ータに供給して、信号条件付はチップがＡ／Ｄコンバータに対して出力電圧のフ ルスケールのみでなくそのオフセットをも「通知コすることを可能にする。

あるＡ／Ｄコンバータは、Ｆ基準電圧出力ではなく「半分の基準電圧」入力を要 求する。例えば、この形式のコンバータは、■、５Ｖ基準電圧の供給を受ける時 、３ｖをフルスケールとしてセットする。これを許容するために、例えば開回路 状態に残される時基準出力をしてフルスケール基準電圧を供給させる信号条件付 はチップ上にピンを有し、このピンが接地されるならば基臨出力に半フルスケー ル基準電圧を供給させることが望ましい。

外部のアナログ回路がそれ自体の余分な電圧調整器を持つのではなく調整電圧電 源を利用させるため、調整された電圧をチップのビンに与えることが望ましい。

図６は、図５と似ているが上記の強化点を組込んだ組合わせ回路を示す。

図６に示されるように、例えばサーモカブプルであるトランスジューサＩＡが信 号条件付はチップ１１と接続され、このチップは、本例では関連するプルアップ 回路１５、電圧調整器１６およびオフセット電圧生成回路１７と共に、信号処理 回路１２、電圧基準生成回路１３を含む。この信号条件付はチップ１１の出力は 、Ａ／Ｄコンバータ１４と接続されている。

電圧調整器１６は、電源電圧Ｖ３．とグラウンド（ＧＮＤ）との間に接続される 。

電圧調整器１６の出力は、調整電圧Ｖ１．１である。パワーダウン結線は、電圧 調整器１６から信号条件付はチップ１１の外部ビンＰ１に至る。この線は、ある 条件（通常、電源電圧付近まで上昇した時）下で電圧調整器の動作を禁止するよ うに働く。サーモカップルＩへの出力は、信号処理回ｊ１５１２の入力と接続さ れている。信号処理回路１２の電源線は調整電圧Ｖ、。２とグラウンド（ＧＮＤ ）間に接続される。信号処理回路１２の出力Ｖ。１１アはＡ／Ｄコンバータ１４ の電圧Ｖ。または７１７人力と接続されている。

電圧基準生成回路１３は、本例では非反転増幅器モードで接続され、その出力が 直列抵抗Ｒ２７、Ｒ２８を介してグラウンド（ＧＮＤ）と接続された演算増幅器 Ｕ９を含む。抵抗Ｒ２７、Ｒ２８間のノードは、増幅器Ｕ９の反転（−）入力と 接続され、その非反転（＋）入力は抵抗Ｒ２５とＲ２６間のノードと接続され、 これら抵抗は調整電圧■、５１とグラウンド（ＧＮＤ）間に直列で接続される。

増幅器Ｕ９の非反転（＋）入力は、抵抗Ｒ２９を介して外部ビンＰ２と接続され る。

抵抗Ｒ２９の値は、これがビンＰ２を外部から接地することにより抵抗Ｒ２６と 並列に配置されるならば、演算増幅器Ｕ９の非反転（＋）入力における電圧が半 分になるように選定される。これにより基準電圧Ｖ□、を半分にする。演算増幅 器Ｕ９の正の給電ビンは、調整電圧Ｖ１．２と接続され、その負の給電ピンはグ ラウンド（ＧＮＤ）と接続される。

オフセット電圧生成回路１７は、本例ではバッファ・モードで接続され、その出 力がその反転（−）入力と接続され、本例ではその非反転（＋）入力と接続され た抵抗Ｒ３０、Ｒ３１間のノードから得る調整電圧Ｖ７１．と比例関係にある電 圧を有する演算増幅器ＵＩＯを含む。抵抗Ｒ３０、Ｒ３１は、調整電圧ｖ１．１ とグラウンド（ＧＮＤ）間に直列に接続される。増幅器ＵＩＯの正の給電ピンは 、調整電圧ｖ７．１と接続され、その負の給電ピンはグラウンド＜ＧＮＤ）と接 続されている。

オフセット電圧生成回路１７の出力Ｖ　、、Ｌ　１は、Ａ／Ｄコンバータ１４の オフセット電圧即ちＶ−人力と接続される。Ａ／Ｄコンバータ１４の給電ピンは 、電源電圧Ｖ５３と接続され、グラウンド・ビンはグラウンド（ＧＮＤ）と接続 される。マイクロプロセッサ・システムと接続されたＡ／Ｄコンバータ１４のデ ィジタル出力は示さない。

出力電圧Ｖ。ＬＩＴがセンサｌまたはＩＡから信号処理回路１２を介して得られ る手段は、図５および図６に示した回路の主な特徴ではなく、図示した特定の構 成は単なる例示であることを知るべきである。

あるセンサでは信号条件付はチップ１１あるいはその一部に検出素子がハンダ付 けされるのが便利であるが、他の場合はセンサはチップから物理的に名慣れて電 気的に結合されることが予期される。

演算増幅器Ｕ９、ＵＩＯの非反転（＋）入力における電圧は、電源電圧Ｖ。また は調整電圧Ｖ　、ｅ、から得られるものとして示されるが、回路におけるある他 の比較的安定した電圧からも同様に容易に得ることもできる。

他の特徴即ち副生出力はその基本目的を変えることなく回路に加えることもでき る。温度依存電圧出力は、例えばある圧力センサ回路においては非常に小さな修 正となろう。

同様に、１つ以上の受動素子即ちダイオードをチップから切離すことも好都合で あろう。これは、特に新たな回路ノードがチップ外に生成されなければ、チップ の性質を基本的に変更するものと見做さない。

ある用途では、Ａ／Ｄコンバータをチップ上に載置することが望ましい。

用語「チップ」とは「構成要素」を意味する。このため、これは厚膜ハイブリッ ド、小型印刷回路板、あるいはシリコン片であり得、また他の構成要素と共に回 路内に使用され同じ回路板あるいは基板上に実装される単一素子である。シリコ ンが通常の基板として印刷回路板に代わる時が到来しよう。その際、信号条件付 は回路がマイクロプロセッサおよび抵抗と共に設計において標漁的なセルとして 選定され得る状況となろう。設計者がなすべきことは、構成要素をシリコン上に 一体に結合することだけである。設計者がシリコンあるいは印刷回路板の如何を 問わずより小さな構成要素から信号処理回路を設計するならば、この回路は構成 要素そのものではないことが理解されよう。

ｈり／ Ｒり・２ Ｒり・６ 国際調査報告　ＯｒＴ／ｌ’！ＯＯｎ／ｌｌ＋７１ｃ国際調査報告

Claims (18)

【特許請求の範囲】
1. １．トランスジューサの出力信号を増幅し、オフセット電圧を差引き、更に残り の信号電圧を増幅するトランスジューサ信号条件付け回路において、第１の差分 イン差分アウト増幅段と、差動加算増幅器の第２の増幅段と、オフセット補償電 圧生成回路とを設け、前記第１の増幅段は、その差入力としてトランスジューサ 出力信号を受取るように構成され、その差出力が前記第２段の差入力と接続され 、前記オフセット補償電圧生成回路は、オフセット補償電圧を前記第２段の差入 力の片側における加算接続点に与えるよう接続されることを特徴とする回路。
2. ２．前記第２の増幅段が、正および負の入力端子がそれぞれ各入力抵抗により前 記第１の増幅段の差出力の各側と接続され、出力端子が抵抗フィードバック結線 により負の入力端子と結合された演算増幅器を含み、前記オフセット補償電圧生 成回路の出力は、更に別の入力抵抗により第２の増幅段の負の入力端子と接続さ れ、その正の入力端子は抵抗結線により接地されることを特徴とする請求項１記 載の回路。
3. ３．前記第２の増幅段が利得ブースト抵抗を含むことを特徴とする請求項１また は２に記載の回路。
4. ４．前記第２の増幅段の各フィードバフク結線が、第１のノードが間にある２つ の直列抵抗を含み、正の入力端子とグラウンド間の抵抗結線もまた第２のノード が間にある２つの抵抗を含み、利得ブースト抵抗が前記第１および第２のノード 間に接続されることを特徴とする請求項２または３に記載の回路。
5. ５．前記利得ブースト抵抗が調整可能であることを特徴とする請求項３または４ に記載の回路。
6. ６．前記オフセット補償電圧生成回路が、温度依存オフセット補償電圧を生じる ように設計され、かつ少なくとも１つの端子が１つ以上の一連の演算増幅器を介 して半導体ダイオードの如き温度感応デバイスから得る温度依存電圧を供給され る抵抗分割器を含むことを特徴とする請求項１乃至５のいずれかに記載の回路。
7. ７．前記オフセット補償電圧生成回路が、出力から負の入力への抵抗フィードバ ックを持つ反転モードの第１の演算増幅器と、選択された偽のグラウンド電圧を 増幅器の正の入力に与える手段と、入力抵抗を介して温度依存電圧を前記演算増 幅器の負の入力に供給する前記温度感応デバイスを含む手段とを含むことを特徴 とする請求項６記載の回路。
8. ８．前記オフセット補償電圧生成回路が、出力から負の入力への抵抗フィードバ ックを持つ反転モードの更に別の演算増幅器を設け、前記第１の演算増幅器の出 力が入力抵抗を介して前記別の演算増幅器の負の入力に与えられ、前記別の演算 増幅器の負の入力と出力との間に前記抵抗分割器が接続され、その反対側端部に 逆の勾配の温度依存電圧が加えられることを特徴とする請求項７記載の回路。
9. ９．前記増幅信号電圧に加えて、該信号出力と比例関係にあるフルスケール基準 電圧を提供することを特徴とする請求項１乃至８のいずれかに記載の回路。
10. １０．電圧調整器を組込むことを特徴とする請求項９記載の回路。
11. １１．前記フルスケール基準電圧出力が、バッファ・モードまたは非反転増幅モ ードの演算増幅器により生成されることを特徴とする請求項９または１０に記載 の回路。
12. １２．基準電圧出力により供給される電流の大部分あるいは全てがプルアップ回 路、通常は抵抗からのものであることを特徴とする請求項９乃至１１のいずれか に記載の回路。
13. １３．オフセット電圧出力がバッファ・モードあるいは非反転増幅モードにおけ る演算増幅器により生成されることを特徴とする請求項９乃至１２のいずれかに 記載の回路。
14. １４．オフセット電圧出力または基準電圧出力が回路における比較的安定した電 圧と比例関係にあることを特徴とする請求項９乃至１３のいずれかに記載の回路 。
15. １５．パワーダウン機能を有することを特徴とする請求項９乃至１４のいずれか に記載の回路。
16. １６．調整された電圧出力を供給することを特徴とする請求項９乃至１５のいず れかに記載の回路。
17. １７．半フルスケール電圧基準を供給することができることを特徴とする請求項 ９乃至１６のいずれかに記載の回路。
18. １８．添付図面のいずれかに関して本文に実質的に記載される如きトランスジュ ーサ信号条件付け回路。