JPH05504879A - 改良型力率補正回路を有する無停電電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 改良型力率補正回路を有する無停電電源装置発明の背景 本発明は無停電電源装置（ＵＰＳ）に関し、さらに詳細には、改良型力率補正条 件は１０００乃至１２００ワツトの電力に近付きつつある。理論的には、１５ア ンペア、１１０ボルトの壁コンセントから１７２５ワツトの電力が得られるはず であるから、これにより問題は生じないはずである。しかしながら米国では、Ｕ ｎｄｅｒｗｒｉｔｅｒｓ　Ｌｘｂｏｒａｌｏ＋ｏｒｉｅｓにより入力電流が１２ アンペアに制限されるため５％減少した状態では、引き出せる電力はさらに７０ ０ワツト以下にまで減少す９９２年以降３００ワツト以上の整流済み交流ライン 電力を受けて容量外人カフよる力率補正回路は、この係属中の米国出願第３６６ ．０９８号に開示されたＵＰＳ装置に特に利用されるものである。

本発明は、力率補正を改善した電源に対する必要性に応え、それを満足させる改 良型力率補正回路を備えたＵＰＳ装置を提供する。

手短かに言うと、また本発明によれば、通常交流電源の非接地導体に接続するた めの第１の入力端子と、前記通常交流電源の接地導体に接続するための第２の入 力端子と、第１の出力端子と、第２の出力端子とを有する整流器手段よりなる無 停電電源（ＵＰＳ）装置が提供される。第１及び第２の負荷端子が負荷への接続 のために設けられる。整流器手段の第２の入力端子は第１の負荷端子に接続され る。整流器手段の第１の出力端子と第１の負荷端子との間に接続される第１のキ ャパシタか設けられる。整流器手段の第２の出力端子と第１の負荷端子との間に 接続される第２のキャパシタが設けられる。この整流器手段は、整流器手段の第 １及び第２の入力端子を通常交流電源の非接地導体及び接地導体にそれぞれ接続 すると、第１のキャパシタの両端に整流済みのライン＋ＤＣ電圧を、また第２の キャパシタの両端に整流済みのラインーＤＣ電圧を発生する。

ＵＰＳ装置はさらに、インバータ手段と力率補正回路手段とを有する。インバー タ手段は、整流器手段により発生される直流電圧を第１及び第２の負荷端子の両 端にかかる交流電圧に変換するため、整流器手段の第１及び第２の出力端子と第 ２の負荷端子とに作動的に接続される。力率補正回路は、ＵＰＳ装置が受ける交 流入力電流を制御してこのＵＰＳ装置が通常交流電源に対して実質的に１の力率 を示すようにするため、整流器手段の第１及び第２の入力端子に作動的に接続さ れると共に、整流器手段の第１及び第２の出力端子に作動的に接続される。

本発明のさらに完全な理解は、本発明の特定実施例に向けられた以下の明細書の 説明を、特に添付図面に照し合せて考慮すると得られるであろう。

図面の簡単な説明 図１は、本発明の力率補正回路を組み込んだＵＰＳ装置の概略図である。

図２は、本発明によるスイッチ制御手段のブロック図である。

図３は、図２のブロック図の詳細を示す電気的概略図である。

図４は、図２のブロック図に示したスイッチ制御手段の一部を形成するパルス幅 変調手段の詳細を示す電気的概略図である。

幾つかの図面を通して同一の参照番号が同一の部分を指示する図面を参照して、 電源は総括的に１０で示しである。通常電力は、ダイオードＤ１及びＤ２よりな る整流器手段のそれぞれ第１及び第２の入力端子１２．１４へ送られる。第１の 入力端子１２は“生き”端子として、また端子１４は“中性”として示しである 。

生き端子１２は通常交流電源の第１の、または非接地導体に接続され、中性端子 １４は通常交流電源の第２の、または接地導体に接続しである。通常交流電圧は 、当業者にとって理解されるように、従来方式にしたがってダイオードＤ１及び Ｄ２により整流されて直流電圧となり、中性点１６に関しそれぞれ第１のキャパ シタＣ１及び第２のキャパシタＣ２の両端において、図１の＋ＤＣで示す第１の 出力端子及び図１の−ＤＣで示す第２の出力端子に、それぞれ＋ＤＣ電圧及び− ＤＣ電圧を発生する。この直流電圧は第１の負荷端子２０及び第２の負荷端子２ ２クアツプ電力を提供するバッテリ（図示せず）を含む。以上より、ダイオード Ｄ１、Ｄ２、第１の入力端子１２、第２の入力端子１４、第１の出力端子＋ＤＣ 。

第２の出力端子−ＤＣよりなる整流器手段は、第１及び第２の入力端子１４．１ ６を通常交流電源の非接地導体及び接地導体にそれぞれ接続すると、キャパシタ Ｃ１の両端に整流済み＋ＤＣ電圧を、またキャパシタＣ２の両端に整流済みライ ンーＤＣ電圧をノード１６に関して発生することが分かる。

６に直接接続された状態で示しである。動作については、通常電圧、即ち１２０ ボルトがダイオードＤ１、Ｄ２へ印加されると、これまで説明したように図１の の電圧をキャパシタＣ２の両端に発生させる。インバータ１８はキャパシタＣ１ と０２の両端間で得られる電圧を用いて動作し、インバータの交流端子、または 端子２０．２２の間に交流電圧を発生させる。上述した図１の回路、即ち既存の ＵＰＳ装置は、通常交流電源から通常電圧波形のピークに近い比較的高い入力電 流と、サイクルの残りでは零に近い電流を引き出す。このため力率が悪く、もし 力率が改善される場合必要とされるよりも高いＲＭＳ電流か通常交流電源から引 き出される。

図１に示した回路の説明を続けると、力率補正回路が点線ブロック３０内に含ま れた状態で示しである。この力率補正回路３０は、一般的に３２で示すように通 常交流電源または整流器手段の入力端子１２．１４と、また一般的に３５で示す ように出力端子子ＤＣ，−ＤＣに接続されると、このＵＰＳ装置が受ける交流入 力電流が通常交流電源に対して実質的に１の力率を示すように制御されるという 意味においてＵＰＳ装置の性能を向上させる。

力率補正回路３０は交流電源へ接続するための入力接続手段を有し、この手段は リード３６、ノード３８、リード４０を介して第１の入力端子１２へ接続された 第１の入力手段３４と、リード４４、ノード４６、リード４８を介して第２の入 力端子１４に接続された第２の入力手段４２とよりなる。回路３０はまた、リー ド５２を介して整流器手段の第１の、または＋ＤＣ端子に接続された第１の出力 手段５０と、リード６２を介して整流器手段の第２の、または−ＤＣ端子に接続 された第２の出力端子６０とを含む。従って、この力率補正回路３０は最初に説 明したように既存のＵＰＳ装置に並列に接続されている。力率補正回路はさらに 、インダクタ手段７０、総括的に７２で示した整流器手段、総括的に７４で示し たスイッチ手段、電流感知手段または変流器７６、及びスイッチ制御手段７８を 含む。

インダクタ手段７０は、第１のインダクタ端子８０及び第２のインダクタ端子段 ７２に接続しである。整流器手段７２は、これをダイオードＤ１、Ｄ２よりなる 整流器手段と区別するため以下において第２の整流器と呼ぶことがある。スイッ チ手段７４は一対のダイオード８４．８５と双方向の電流の流れを許容するよう にソースとソースを接続した２つの直列Ｎチャンネル電力電界効果トランジスタ （ＦＥＴ）８６．８８よりなる。スイッチ制御回路７８は、スイッチ７８をいず れの方向にも電流を通すことができるように制御してこれによりＡＣスイッチと なるように動作する。

力率補正回路について、即ちスイッチ制御手段７８についてさらに詳しく説明す る前に、図１に示した回路の動作を全体的に簡単に説明し、その動作の詳細につ いては図２及び３の説明か進むに従って後で完全に説明する。人力接続手段３４ ．４２が通常交流電源に接続され、即ち、端子１２．１４が通常交流電源に、ま た端子３４．４２がそれぞれ端子１２．１４に接続された状態では、正の半サイ クルの間、スイッチ制御手段７８の動作により、スイッチ７４が閉じて入力電流 がインダクタ７０を充電するが、これはインダクタ７０が通常交流電源に接続さ れるからである。ダイオードＤ１、Ｄ２及びダイオードＤ３、Ｄ４は、＋ＤＣ端 子と−ＤＣ端子における電圧のため逆方向バイアスされ、そのため電流を通さな い。インダクタ７０を流れる電流は変流器７６を介してスイッチ制御手段７８に より感知またはモニターされる。変流器７６をスイッチ７４の後にあるものとし て図１に示したが、この変流器７６をインダクタ７０の直ぐ後に設置してインダ クタ７０を通る入力充電電流の量を感知するようにしてもよいことか明らかであ る。スイッチ７４を流れる電流がスイッチ制御手段７８により決定される所望の 値まで増加すると、スイッチ手段７４がオア状態にされる、即ち開放される。

インダクタ７０の電流は入力電流がインダクタ７０からダイオードＤ３へ放電さ れるにつれて減衰または減少し始める。この電流はダイオードＤ３により整流さ れてキャパシタＣ１へ流れ込み、このキャパシタは整流済みのインダクタ電流を 受けてインダクタ７０の放電時に発生する電圧に充電される。

スイッチ制御手段７８は、スイッチ手段７４が一定のオフ時間を得られるように 、即ちスイッチ手段７４が開いた状態に維持されるように、またスイッチ７４が 可変のオン時間を得られるように、即ちスイッチ手段７４が閉じた状態に維持さ れるように構成されている。スイッチ手段７４が再び閉じると、通常交流電源か らの入力端子か再びインダクタ７０を充電する。スイッチ手段７４の動作はＣ１ の両端の電圧を所望の正の値、即ち１８０乃至２００ボルトに維持するに十分な 電流振幅かキャパシタＣ１に送られるように繰り返される。通常電圧がマイナス である場合のスイッチ制御手段７８の動作は、インダクタ７０からの放電電流か キャパシタＣ２の両端の電圧を所望の負の電圧、即ち−１８０乃至−２００ボル トに維持するようにダイオードＤ４を流れてキャパシタＣ２へ流入する点を除き 同様である。スイッチ手段７４は、インダクタ７０への入力充電電流とインダク タ７０からの入力放電電流よりなるインダクタ７０を流れる全電流の波形が通常 交流電源のライン電圧に実質的に同一か或いはその複製であり且つそれと実質的 に同相であるように、スイッチ制御手段７８により交互に開閉される。当業者に とっては、かかる状況のもとてＵＰＳ装置は通常交流電源にとって実質的に１の 力率を示すことが分かる。

図２を参照して、スイッチ制御手段７８を点線内のブロック図で示した。ＵＰＳ 装置へのスイッチ制御手段７８の接続は端子３４．４２及び端子５０．６０を介 して行われる。スイッチ制御回路７８と共に、電源１００が含まれるが、この電 源はリード１０２を介して端子３４へ、またリード１０４を介して端子４２に接 続しである。電源１００は本質的に２つの目的をもつ。その第１はスイッチ制御 手段７８の残りの部分へ給電端子Ｖｃｃ、Ｖｅｅを介して必要な論理電力を送る ことであり、第２はスイッチ手段７４の動作電力の給に用いる隔離された電源を 端子ＶｐｏｓとＶｇｄとの間に提供することである。

ライン感知手段１０６はリード１０８を介して端子３４へ、またリード１１０を 介して端子４２へ接続しである。このライン感知手段１０６は本質的に、適当な 第１のスイッチング素子Ａと適当な第２のスイッチング素子Ｂの開閉を行う制御 回路よりなる。このライン感知手段は第１のスイッチング手段Ａに結合した第１ の出力１１２と、第２のスイッチング手段Ｂに結合した第２の出力１１４とを有 する。交流電源が正のとき、端子３４は端子４２よりもさらに正であるため、ス イッチ制御手段Ａはライン感知手段１０６の作用により閉じた状態、またスイッ チング手段Ｂは開いた状態にある。逆に、交流電源か負のとき、スイッチング手 段Ａは開いた状態、またスイッチング手段Ｂは閉じた状態にある。従って、ライ ン感知手段１０６は、電圧コンディショナ１１８を、交流電源が正のときはマル チプライヤ回路１２０の“Ｘ”入力端子へ、また電圧コンディショナ１２２を、 通常電源が負のときはマルチプライヤ１２０の“Ｘ”入力端子へ、交互に接続す る。

スイッチ制御手段７８の説明を続けると、抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ６は整流器 Ｄ３、Ｄ４に作動的に接続され、抵抗Ｒ３、Ｒ４は、出力接続手段または端子５ ０．６０がキャパシタＣ１か組み込まれた電気回路、例えば図１に関連して最初 に説明したＵＰＳ装置に接続されるとキャパシタＣ１の両端の電圧に比例する第 １の信号を発生する第１の倍率設定手段を構成する。キャパシタＣ１の両端の電 圧に比例する第１の信号はリード１２４を介して電圧コンディショナ１１８に結 合される。抵抗Ｒ５、Ｒ６は、出力接続手段または端子５０．６０がキャパシタ Ｃ２が組み込まれた電気回路に接続されるとキャパシタＣ２の両端の電圧に比例 する第２の信号を発生する第２の倍率設定手段を構成する。キャパシタＣ２の両 端の電圧に比例する第２の信号は、抵抗Ｒ７と、総括的に１２６で示し増幅器１ ２及びフィードバック抵抗Ｒ８よりなる反転増幅器とを介して電圧コンディショ ナ１２０に結合される。

スイッチ制御手段７８はまた、入力接続手段３４．４２に作動的に接続した抵抗 Ｒ１、Ｒ２を含む。抵抗Ｒ１、Ｒ２は、入力接続手段３４．４２が通常交流電源 に接続されると、この通常交流電源の瞬時ライン電圧に比例する第３の信号を与 える第３の倍率設定手段を構成する。第３の倍率設定手段（Ｒ１、Ｒ２）は所謂 完全整流器１２８を介してマルチプライヤ１２０の第２または“Ｙ”入力に結合 される。このマルチプライヤ１２０は、電圧コンディショナ１１８．１２２の出 力電圧を交互に乗算した通常交流電源の瞬時ライン電圧の複製である出力電圧信 号をその“ＸＹ”出力端子上に発生するよう機能する。このようにして、電圧コ ンディショナ１１８．１２２の出力電圧は、マルチプライヤ１２０の“Ｙ”端子 に印加される完全整流器の出力電圧の振幅を変化または変形する。マルチプライ ヤ回路１２０の出力はインピーダンス変化装置またはフォロア１３４を介してパ ルス幅変調（ＰＷＭ）モジュールまたは手段１３２の第１の入力１３０へ結合さ れる。このようにして、マルチプライヤ１２０の高い出力インピーダンスがＰＷ Ｍモジュール１３２の低い入力インピーダンスに匹敵する低いインピーダンスへ 変換される。

ＰＷＭモジュールはその第２の入力手段１３４が電流感知手段７６に結合され、 出力手段１３６が隔離及び駆動モジュール１３８を介してスイッチ手段７４に結 合しである。図３の説明において以下に明らかになるように、ＰＷＭモジュール １３２は、実質的に１　（１，０）の力率を得るべく通常交流電源ライン電圧の 実質的に複製でありそれと実質的に同相である波形の基本波、即ち６０Ｈｚの入 力電流をＵＰＳ装置へ送るためにインピーダンス７０へ流入させてスイ・ｙチア ４を流すに必要な全電流を決定するためマルチプライヤ１２０の出力を利用する 。

図３を参照して、電源１００は入力巻線３０２か端子３４．４２に接続された総 括的に３００で示す変圧器よりなる。この変圧器３００はさらに２つの巻線３０ ４．３０６を有する。この第１の別の巻線３０４はダイオード３０８．３１０及 びキャパシタ３１２．３１４に接続されて２つの論理電源、即ち正の電源ＶｃＣ と負の電源Ｖｅｅとを形成する中央タップ付き巻線である。第２の別の巻線３０ ６は隔離及び駆動モジュール１３８を作動する隔離電源を得るためのものである 。変圧器３００の第２の巻線３０６はダイオード３１６とキャパシタ３１８とに 接続されて正の隔離電圧Ｖｐｏｓ及びＶｇｄ　（グランド１）を発生する。

ライン感知手段１０６はトランジスタ３２０．３２２よりなる。抵抗３２４は端 子３４と、トランジスタ３２０のベース３２５と、トランジスタ３２２のエミッ タ３２６とに接続しである。通常交流電源の正の半サイクルの間、電流がトラン ジスタ３２０のベース３２５へ流入し、電流が負荷抵抗３２８に流入してトラン ジスタ３２０のコレクタ３３０に低い電圧を発生させる。コレクタ３３０に低い 電圧が発生すると、高い電圧または第１のスイッチング信号がインバータまたは ＮＯＴ装置３３２の出力に表わわ、スイッチング手段Ａに印加されてスイッチン グ手段Ａを閉じる。これとは逆に、通常交流電源の負の半サイクルの間、電流が トランジスタ３２２のエミッタ３２６とベース３３４に流入する。トランジスタ ３２２は負荷抵抗３３６に電流を流入せしめ１、また低い電圧がトランジスタ３ ２２のコレクタ３３８に表われ、さらにそれに対応する高い電圧または第２のス イッチング信号がインバータ或いはＮＯＴ装置３４０の出力に表われてスイッチ ング手段Ｂに印加されこのスイッチング手段Ｂを閉じる。以上より、スイ・ソチ ング手段Ａは通常交流電力の正の半サイクルの開閉じた状態、また負の半サイク ルの間開いた状態にあり、スイッチング手段Ｂは通常交流電力の負の半サイクル の間は閉じた状態、正の半サイクルの間は開いた状態にあることが分かる。

電圧コンディジタナ１１８．１２２を参照して、これらはそれぞれ、電圧コンデ ィショナ１１８については３４２で示した、また電圧コンディショナ１２２につ いては３４３で示した演算増幅器と、フィードバック素子ＺｉｎＸＺｆｂ、及び 基準電圧信号発生手段とよりなり、電圧コンディショナ１１８の基準電圧信号発 生手段は３４４で示し、電圧コンディショナ１２２の基準電圧信号発生手段は３ ４６で示した。

フィードバック素子Ｚｉｎ、Ｚｆｂの目的は、ライン周期、即ち通常交流電源の 基本周期または６０Ｈｚに亘って比較的一定のエラー電圧を発生することにある 。基本波形に亘ってこのエラー電圧を一定に維持する理由は、キャパシタＣ１、 Ｃ２上のリップルによる電流波形の歪みを減少することにある。

端子５０に表われる電圧は、抵抗Ｒ３、Ｒ４（前述した第１の倍率設定手段）に より減少されてキャパシタＣ１の両端の電圧（前に説明した第１の信号）に比例 する電圧信号を与える。この減少した値または第１の信号は、増幅器３４２にお いて、基準電圧発生手段３４４より発生した電圧基準値または第１の基準信号と 比較される。この第１の基準信号は精密な電圧源またはツェナー電圧として発生 可能であり、キャパシタＣ１の両端の所望の電圧レベルを表わす。その結果得ら れる、第１の基準電圧信号と倍率設定した電圧または第１の信号との間の差は、 演算増幅器または第１のエラー信号発生手段３４２により発生さね、第１のエラ ー信号発生手段３４２の出力上に第１のエラー信号として表われる。

端子６０に表われる電圧は、抵抗Ｒ５、Ｒ６（前に説明した第２の倍率設定手段 ）により減少されてキャパシタＣ２の両端の電圧（前に説明した第２の信号）に 比例する電圧信号を与える。この減少した値または反転増幅器１２６により反転 した後の第２の信号は、増幅器３４３において、基準電圧発生手段３４６に発生 された電圧基準値または第２の基準信号と比較される。この第２の基準信号は精 密電圧源またはツェナー信号として発生可能であり、キャパシタＣ２の両端の所 望の電圧レベルを表わす。その結果得られる、第２の基準電圧信号と倍率設定し た電圧または第２の信号との間の差は、演算増幅器または第２のエラー信号発生 手段３４３により発生され、第２のエラー信号発生手段３４３の出力上の第２の エラー信号として表われる。

以上より、第１及び第２のエラー信号発生手段３４２．３４３のそれぞれの出力 またはエラー信号は、ライン感知手段１０６の作用によりマルチプライヤ１２０ の“Ｘ”入力に選択的に印加されてスイッチ手段ＡとＢとを選択的に開閉するこ とが分かる。換言すれば、ライン感知手段１０６は通常交流電源の正の半サイク ルの間第１のスイッチング手段Ａに第１のスイッチング信号を与えてこの第１の スイッチング手段へを閉じることにより、マルチプライヤ１２０の第１のまたは “Ｘ”入力へ第１のエラー信号を印加する。またライン感知手段１０６は、通常 交流電源の負の半サイクルの間第２のスイッチング手段Ｂへ第２のスイッチング 信号を与えてこの第２のスイッチング手段Ｂを閉じることにより、マルチプライ ヤ１２０の第１のまたは“Ｘ”入力へ第２のエラー信号を印加する。好ましい実 施例におけるマルチプライヤ１２０は、ＭＯＩＯＩＯＩ！　Ｉｎｃ、により製造 され販売されるマルチプライヤモデルＭＣ１４９５Ｌまたはそれと同等なものよ りなる。スイッチング制御回路手段７８は、キャパシタＣ１、Ｃ２の両端の電圧 が正及び負の両方向において通常交流電源のピーク電圧を越えるかぎり、端子５ ０．６０で見られる電圧を独立に維持することが可能である。

完全整流器１２８を参照して、この完全整流器１２８は２つの演算増幅器３５０ ．３５２よりなる。増幅器３５０は利得が１の反転増幅器として接続さね、抵抗 器３５４．３５６は等しいがダイオード３５８が増幅器３５０の出力３６０と直 列に接続されている。新式の演算増幅器の特性は理想に近付いており、その入力 インピーダンスは無限で、出力インピーダンスは零であり、増幅器の２つの入力 間の電圧は適正に動作する増幅器回路では零或いは°見掛は上”グランドである 。完全整流器回路１２８において、通常交流電源の負の半サイクルの間、倍率設 定された電圧または第３の信号、−Ｖｊｎ（上述したように倍率設定手段Ｒ１、 Ｒ２から得られる）が抵抗３５４へ印加されるが、負の人力は見掛は上グランド 電位にあるため、抵抗３５４を流れる電流はＶｉｎ／Ｒとして与えられる。この 電流は増幅器３５０の人力に流入できないため、その電流は抵抗３５６に流入し なければならない。抵抗３５４．３５６の値は等しくそして同じ電流がこれら両 方の抵抗３５４．３５６に流れ込むため、その電圧の大きさは等しくその極性だ けが変化している。これが反転増幅器の本質である。増幅器出力３６０がダイオ ード３５８により抵抗３５６に接続されているということは、増幅器３５２の人 力に印加される電圧、即ちＶｉｎへ何の影響も及ぼさない。通常電圧の正の部分 の間、倍率設定された電圧または第３の信号が抵抗３５４へ加えられる。前の状 態とは異なり、ダイオード３５８の作用により電流が抵抗３５４．３５６へ流入 するのか阻止されるため増幅器３５０は演算増幅器としては作用しない。増幅器 ３５０．３５２はその入力に流入する電流がないため、抵抗３５４に表われる電 圧が増幅器３５２の正の入力３６２の電圧と同じである。増幅器３５２はフォロ ワとして構成されており、その入力端子は出力電圧に等しい。従って、その回路 の作用は、増幅器３５２の出力３５４において整流済み倍率設定通常電圧に等し い電圧を通常の整流に伴うダイオード降下を伴わずに発生することである。完全 整流器回路１２８の目的はその出力が送られる回路の残りの部分、例えばｐＷＭ チップ、によりさらに容易に利用可能なユニポーラ信号を与えることであるが、 その回路の残りの部分全てがバイポーラ信号を用いることができるように変形さ れている場合にはスイッチング制御回路７８には不要であろう。

以上より、第３の倍率設定手段（Ｒ１、Ｒ２）は通常交流電源の瞬時ライン電圧 に比例する第３の信号を与え、またかかる第３の信号が完全整流器１２８を介し てマルチプライヤの“Ｙ”入力端子に印加されることが分かる。上述したように 、マルチプライヤ１２０は、電圧コンディショナ１１８．１２２の出力電圧が交 互に乗算される、即ち演算増幅器３４２．３４３によりそれぞれ発生される第１ エラー信号及び第２エラー信号が交互に乗算される、通常交流電力の瞬時ライン 電圧の復製である出力電圧信号をその“ＸＹ”出力端子上に発生する。上述した ように、マルチプライヤ１２０の“ＸＹ”出力はフォロワ１３４を介してＰＷＭ モジュール１３２の第１の入力に結合しである。

さて図３及び図４を参照して、ＰＷＭモジュール１３２はチップ４７０を有し、 このチップは好ましい実施例において、１Ｊｏｆｏ＋ｏｌｚ　Ｉｎｃ、の製造販 売になる高性能、定周波数電流モードコントローラモデルまたはそれと同等のも のよりなる。チップ４７０ζ詐ｏ１ｏｒｏｌ！Ｉｎｃ、　の文書によく説明され ておるため、その基本動作についてのみここで説明する。チップ４７０だけでな く、キャパシタＣＴ、抵抗ＲＴ、トランジスタ４７２、抵抗４７４、ダイオード ４７６、抵抗４７８よりなる回路素子がＰＷ〜ｆチップ４７０の一定オフ動作を 実現するために利用される。即ち、この動作モードでは°オン時間”は可変であ り、“オフ時間”は一定である。チップ４７０のノーマルエラー増幅器４８０は 用いられないが、電圧フォロワ１３４の出力はチップ４７０の出力補償ピン１に 接続さ担このため後でさらに説明するように、変流器７６により発生される電流 が電圧フォロワ１３４の出力からの信号に追従することになる。ダイオード４８ １．４８２は電圧フォロワ１３４をチップ４７０に結合してＰＷＭチップ４７０ の２つのダイオードの内部オフセットを平衡させる。チップ４７０に作動的に接 続されてＰＷＭモジュールの一部を形成するのは、抵抗４８３、キャパシタ４８ ４．４８６よりなるノイズフィルタと、ダイオード４８８．４９０，４９２．４ ９４、抵抗４９６よりなるブリッジ回路と、負担抵抗４９８である。

ＡＣスイッチ７４を流れる電流は、チップ４７０がそのピン６に発生するスイッ チング制御信号により制御される。このスイッチング制御信号は以下においてさ らに詳しく説明する隔離及び駆動モジュール１３８の作用によりスィッチ７４御 信号が高レベルにある時、このスイッチ７４は“オン状態”にあって電流を導通 する。スイッチ７４が“オン状態゛にある場合、通常交流電源から流れ出てイン ダクタ７０を充電する入力電流がこのスイッチ７４を通過し、スイッチ７４と直 列に接続した変流器７６の電流と鏡像関係になる。スイッチ７４を流れる電流の 複製が変流器７６の出力で得られる。この電流の複製は負担抵抗４９８を流れて スイッチ７４を流れる電流の電圧に関する複製に変換される。この電圧の複製は チップ４７０の電流感知人力３に印加さね、またそのチップ内に含まれるコンパ レータ４９８のダイオード１の入力４９５に加えられる。上述したように、チッ プ４７０に含まれるエラー増幅器４８０は使用されないが、電圧フォロワ１３４ の出力はチップ４７０の出力補償ピン１に接続されている。インダクタ７０の所 望の電流レベルを表わすフォロワ１３４の電圧出力は、チップ４７０の出力補償 ピン１に加えら娠そしてチップ４７０のコンパレータ４９８のもう一方の或いは 第２の人力４９７に結合される。

スイッチ７４が閉じると、その電流が、コンパレータ４９８の入力４９５と４９ ７の電圧が等しくなるに必要なレベルに到達するまで増加し、その電圧が等しく なると、コンパレータ４９８が状態を変化させてチップ４７０のピン６の出力が 低レベルとなる。即ち、スイッチング信号がもはや“オン状態”でなく、スイッ チ７４が“オフ状態”となる。その後、一定オフ動作時間を実現するために用い る上述した回路素子が一定のオフ時間に戻り、そのためインダクタ７０がインダ クタ電流を出力キャパシタＣ１またはＣ２へ放電することができる。この基本的 な一定オフ時間は抵抗ＲＴとＣＴにより発生されるが、これらの素子の接続点は チップ４７０内に含まれる発振器回路５００に接続しである。ピン６のスイッチ ング制御信号が低レベルにあるため、トランジスタ４７２は遮断状態にあり、キ ャパシタＣＴの電圧が抵抗ＲＴにより与えられる電流がキャパシタＣＴへ流入す るに従って増加する。キャパシタＣＴ上の電圧が発振器５００により必要とされ るレベルに到達すると、この発振器５００がＣＴを放電させ、内部の電流シンク がＰＷＭラッチ５０２の動作を行い、このためチップ４７０の出力ピン６が再び 高レベルへ即ちスイッチング制御信号が“オフ状態へ戻る。一定オフ時間の合計 はＣＴを充電し放電させる時間を含む。スイッチング制御時間が高レベルとなっ たからには、トランジスタ４７２は抵抗ＲＴにより供給される電流によるキャパ シタＣＴの再充電を禁止し、発振器５００への電圧を零レベルに維持する。

インダクタの充電電流はスイッチ７４において再び増加し、スイッチの電流が所 望のレベル、即ち通常交流電源の瞬時ライン電圧の実質的に複製でありそれと実 質的に同相である電流に到達するたびごとにそのサイクルを繰り返す。スイッチ ７４の導通時間はインダクタ７０を所望の電流レベルに充電する時間の関数であ り、これはインダクタンスと印加電圧の関数として変動する。

隔離及び駆動モジュール１３８を参照して、このモジュールはオプトカップラ３ ６５と、総括的に３６６で示されトランジスタ３６７．３６８及びゲート発振防 止用抵抗３６９．３７０よりなるエミッタフォロワとよりなる。このオプトカッ プラ３６５は、好ましい実施例において、Ｐａ１ｏ＾ｌｌｏ　、Ｃａ１ｉｆｏｒ ｎｉａ　のＨｅｖｌｅＩｔ−Ｐｉｃｋａｒｄ　Ｃｏ、の製造販売になるオプトカ ップラモデルＨＣＰＬ２２００またはそれと同等なものよりなる。このモジュー ル１３８の動作は、オプトカップラ３６５の発光ダイオード３７１を電流が流れ ると、上述したキャパシタ３１８の両端に発生する隔離電圧を用いて出力３７２ がオン状態になる、即ち高レベルとなる。発光ダイオード３７１を流れる電流が 停止すると、出力３７２がオフ状態、即ち低または零電圧となる。出力３７２が 高レベルの場合、トランジスタ３６８が導通し、電流は抵抗３６９．３７０を流 れてＦＥＴ８６、ＦＥＴ８８のゲートとソース間の容量をそれぞれ出力３７２の 電圧からトランジスタ３６８の１つのＶＢＥを差し引いた値に充電する。この作 用によりＦＥＴ８６とＦＥＴ８８がオン状態となり、ＦＥＴ８６とＦＥＴ８８を いずれの方向にも電流が流れることができるようになる。出力３７２か低レベル にある場合、トランジスタ３６７のエミッタ・ベース接続点が順方向にバイアス さね、そのためＦＥＴ８６とＦＥＴ８８のゲート・ソース間の容量が抵抗３６９ ．３７０を介して放電されることによりＦＥＴ８６とＦＥＴ８８を流れる両方向 の電流が阻止される。

以上より、スイッチ制御手段７８はスイッチング制御信号を発生する手段を含み 、この手段はパルス幅変調モジュールを含むこと、またパルス幅変調手段がその 出力上にパルス列の形のスイッチング制御信号を発生し、各パルスの持続時間さ らに、ＰＷＭ手段の出力はスイッチング手段７４に結合さね、このため通常交流 電源の正と負の両方の半サイクルの間（１）スイッチ７４を閉じて電力会社から の入力電流がインダクタ７０を充電できるようにすると共に（２）スイッチ７４ を開いてインダクタ７０がダイオード２の整流器手段Ｄ３、Ｄ４へ入力電流を放 電できるようにする。スイッチング手段７４はパルス幅変調モジュール出力上に スイッチング制御信号が存在するか或いは不存在かに従って交互に閉じられまた 開放さね、このためインダクタ７０への入力充電電流とインダクタ７０からの入 力放電電流との両方よりなりインダクタ７０を流れる電流の合計が通常交流電源 のライン電圧の実質的に複製であってそれと実質的に同相となる。

本発明を単相ＵＰＳ装置に関連して説明したが、当業者にとっては本発明を三相 装置に用いることが可能なことが明らかであろう。さらに、本発明をＵＰＳ装置 の好ましい実施例及び本発明による力率補正回路に関連して説明し、また本発明 を説明するため特定の論理及び電気的構成を用い、また説明全体に亘って特定の 論理表示方式を用いたが、本発明の精神及び範囲から逸脱することなく多数の変 形例及び設計変更が行えることが明らかである。

国際調査報告

Claims (1)

1. 【特許請求の範囲】 かくして本発明の説明を終了したので、以下に特許請求の範囲を記す。 １．交流電気回路の力率補正を直接行なう力率補正回路であって、（ａ）通常交 流電源に接続するための入力接続手段であって、入力電流を受ける入力接続手段 と、 （ｂ）前記入力接続手段に接続されて前記入力電流を充電及び放電するインダク タ手段と、 （ｃ）前記インダクタ手段に接続されて前記インダクタ手段から放電入力電流を 受け、前記入力電流が前記インダクタ手段から放電されると整流済みインダクタ 電流を発生する整流器手段と、 （ｄ）前記通常交流電源の正及び負の両方の半サイクルの時前記入力電流を導通 させるスイッチ手段であって、前記インダクタ手段、前記整流器手段及び前記入 力接続手段に接続されたスイッチ手段と、（ｅ）前記インダクタ手段を流れる前 記入力充電電流の大きさを感知する電流感知手段と、 （ｆ）前記スイッチ手段に接続されたスイッチ制御手段であって、前記電流感知 手段に結合されて前記スイッチ手段を閉じることにより前記入力電流が前記イン ダクタ手段を充電できるようにする、また前記スイッチ手段を開くことにより前 記インダクタが前記入力電流を前記整流器手段へ放電できるようにするスイッチ ング制御信号を発生する手段を含むスイッチ制御手段と、前記スイッチ手段は、 前記インダクタ手段へ充電される前記入力電流及び前記インダクタ手段から放電 される前記入力電流の両方よりなり、前記インダクタ手段を流れる合計電流が、 前記通常交流電源のライン電圧と実質的に同じでそれと実質的に同相であるよう に、前記スイッチング制御信号により交互に閉じられ且つ開かれ、 （ｇ）前記整流器手段に結合されてキャパシタ手段を含む電気回路に接続するた めの出力接続手段とよりなり、 前記キャパシタ手段は前記整流済みインダクタ電流を受けて前記通常交流電源の 正と負の両方の半サイクルの間前記インダクタ手段が放電されるときに発生する 電圧を充電し、通常交流電源の中性ラインがその中性ラインの電気的遮断を伴う ことなく電気的回路に結合されている、力率補正回路。 ２．特許請求の範囲第１項による力率補正回路であって、前記入力接続手段が、 前記通常交流電源の第１の導体に接続するための第１の入力端子と、前記通常交 流電源の第２の導体に接続するための第２の入力端子と、前記キャパシタ手段は 、前記整流済みインダクタ電流を受け且つ通常交流電源の正の半サイクルの間前 記インダクタ手段が放電されると発生する電圧を充電する第１のキャパシタ手段 よりなり、 前記整流済みインダクタ電流を受け且つ前記通常交流電源の負の半サイクルの間 前記インダクタ手段が放電されると発生する電圧を充電する第２のキャパシタ手 段と、 よりなる力率補正回路。 ３．特許請求の範囲第１項による力率補正回路であって、前記スイッチング制御 信号発生手段は、第１の入力手段、前記電流感知手段に結合された第２の入力手 段及び出力手段を有するパルス幅変調手段よりなり、前記パルス幅変調手段はパ ルス列の形の前記スイッチング制御信号をその出力手段上に発生し、前記パルス 幅変調手段の前記出力手段は前記通常交流電源の正と負の両方の半サイクルの間 、 （ａ）前記スイッチ手段を閉じることにより前記入力電流が前記通常交流電源か ら流れて前記インダクタ手段を充電するために、且つ（ｂ）前記スイッチ手段を 開くことにより前記入力手段が前記入力電流を前記整流器手段へ放電するために 前記スイッチ手段に結合され、 前記スイッチ手段は前記パルス幅変調手段の前記出力手段上に前記スイッチング 制御信号が存在するかまたは不存在かにしたがって交互に閉じ且つ開かれる力率 補正回路。 ４．特許請求の範囲第１項による力率補正回路であって、前記キャパシタ手段は 、 （ａ）前記整流済みインダクタ電流を受けて、前記通常交流電源の正の半サイク ルの間前記インダクタ手段が放電すると発生する電圧を充電する第１のキャパシ タ手段と、 （ｂ）前記整流済みインダクタ電流を受けて、前記通常交流電源の負の半サイク ルの間前記インダクタ手段が放電されると発生する電圧を充電する第２のキャパ シタ手段とよりなり、 前記スイッチ制御手段はさらに、 前記整流器手段に作動的に接続されて、前記出力接続手段が前記電気回路手段に 接続されると前記第１のキャパシタ手段の両端の電圧に比例する第１の信号を発 生する第１の倍率設定手段と、 前記第１のキャパシタ手段の両端の所望の電圧レベルを表わす第１の基準信号を 発生する第１の発生手段と、 前記第１の発生手段と前記第１の倍率設定手段に結合されて前記第１の信号と前 記第１の基準信号との間の差を表わす第１のエラー信号を発生する第１のエラー 信号発生手段と、 前記整流器手段に作動的に接続されて前記出力手段が前記電気回路手段に接続さ れると前記第２のキャパシタ手段の両端の電圧に比例する第２の信号を発生する 第２の倍率設定手段と、 前記第２のキャパシタ手段の両端の前記所望の電圧レベルを表わす第２の基準信 号を発生する第２の発生手段と、 前記第２の発生手段と前記第２の倍率設定手段に結合されて前記第２の信号と前 記第２の基準信号との間の差を表わす第２のエラー信号を発生する第２のエラー 信号発生手段と、 第１のマルチプライヤ入力、第２のマルチプライヤ入力及びマルチプライヤ出力 を有するマルチプライヤ回路と、 前記第１のエラー信号発生手段と前記第１のマルチプライヤ入力との間に作動的 に接続された第１のスイッチング手段と、前記第２のエラー信号発生手段と前記 第１のマルチプライヤ入力との間に作動的に接続された第２のスイッチング手段 と、前記入力接続手段と前記第１及び第２のスイッチング手段とに結合されて第 １のスイッチング信号及び第２のスイッチング信号を発生するライン感知手段と よりなり、 前記第１のスイッチング信号は前記通常交流電源の正の各半サイクルの間前記第 １のスイッチング手段に印加されることにより、前記第１のスイッチング手段を 閉じて前記第１のエラー信号を前記第１のマルチプライヤ入力へ加え、前記第２ のスイッチング信号は前記通常交流電源の負の各半サイクルの間前記第２のスイ ッチング手段へ印加されることにより、前記第２のスイッチング手段を閉じて前 記第２のエラー信号を前記第１のマルチプライヤ入力へ印加し、さらに、前記入 力接続手段に作動的に接続されて前記入力接続手段が前記通常交流電源に接続さ れるとき前記通常交流電源の瞬時ライン電圧に比例する第３の信号を発生する第 ３の倍率設定手段とを備え、前記第３の倍率設定手段は前記第２のマルチプライ ヤ入力に結合されて前記第３の信号をその入力へ印加し、 前記マルチプライヤ回路は前記第１及び第２のエラー信号が交互に乗算される前 記通常交流電源の瞬時ライン電圧の複製であるマルチプライヤ出力電圧信号を前 記マルチプライヤ出力上に発生し、 前記スイッチング制御信号発生手段は第１の入力手段、前記電流感知手段に結合 された第２の入力手段及び出力手段を有するパルス幅変調手段よりなり、前記マ ルチプライヤ出力は前記第１の入力手段に結合されて前記マルチプライヤ出力電 圧信号をその入力手段へ印加し、前記パルス幅変調手段はパルス列の形の前記ス イッチング制御手段をその出力手段上に発生し、その各パルスの持続時間が前記 マルチプライヤ出力電圧信号により制御され、 前記パルス幅変調手段の前記出力手段は、前記通常交流電源の正及び負の両方の 半サイクルの間 （ｉ）前記スイッチ手段を閉じることにより前記入力電流が前記通常交流電源か ら流れて前記インダクタ手段を充電できるようにし且つ（ｉｉ）前記スイッチ手 段を開くことにより前記インダクタ手段が前記入力電流を前記整流器手段に放電 させるため、前記スイッチ手段に結合されて前記スイッチング制御信号をそのス イッチ手段へ印加するようにし、前記スイッチ手段は、前記インダクタ手段を流 れる前記合計電流が前記通常交流電源のライン電圧の実質的に複製であり且つそ れと実質的に同相であるように前記パルス幅変調手段の前記出力手段上に前記ス イッチング制御信号が存在するか不存在かにより交互に閉じられ且つ開かれる力 率補正回路。 ５．特許請求の範囲第４項による力率補正回路であって、前記パルス幅変調手段 はさらに、 （ａ）前記電流感知手段に結合されて前記スイッチ手段を流れる前記入力電流を 反映する電圧信号を発生する電圧発生手段と、（ｂ）前記電圧発生手段に結合さ れまた前記マルチプライヤ出力に結合されて前記電圧信号が前記マルチプライヤ 出力電圧信号に等しくなるのに応答して前記スイッチング制御信号を停止させる 電流感知コンパレータ手段と、（ｃ）前記スイッチング制御信号の停止に応答し て前記スイッチング制御信号を所定の時間インターバルの間オフ状態に保持し且 つ前記時間インターバルの終期において前記スイッチング制御信号をオンにする ように作動可能なタイミング手段と、 よりなる力率補正回路。 ６．交流電流を直接力率補正する力率補正回路であって、（ａ）通常交流電源に 接続するための入力接続手段であって、入力電流を受ける入力接続手段と、 （ｂ）前記入力接続手段に接続されて前記入力電流を充電し且つ放電するインダ クタ手段と、 （ｃ）前記インダクタ手段に接続されて放電入力電流を前記インダクタ手段から 受け且つ前記入力電流が前記インダクタ手段から放電されると整流済みインダク タ電流を発生する整流器手段と、 （ｄ）前記インダクタ手段、前記整流器手段及び前記入力接続手段に接続されて 前記通常交流電源の正及び負の両方の半サイクルの間前記入力電流を導通させる スイッチ手段と、 （ｅ）前記スイッチ手段に接続され、且つ（ｉ）前記スイッチ手段を閉じて前記 入力電流が前記インダクタ手段を充電できるようにするための、また、 （ｉｉ）前記スイッチ手段を開いて前記インダクタ手段が前記入力電流を放電で きるようにするためのスイッチング制御信号を発生する手段を含むスイッチ制御 手段と、 前記スイッチ手段は、前記インダクタ手段に充電される前記入力電流と前記イン ダクタ手段から放電される前記入力電流との両方よりなり、前記インダクタ手段 を流れる合計電流が、通常交流電源のライン電圧の実質的な複製であってそれと 同相であるように前記スイッチング制御手段により交互に閉じられ且つ開かれ、 （ｆ）前記整流器手段に結合されて第１のキャパシタ手段及び第２のキャパシタ 手段を含む電気回路手段に接続するための出力接続手段と、よりなり、前記第１ のキャパシタ手段は前記整流済みインダクタ電流を受けて前記インダクタ手段が 前記通常交流電源の正の半サイクルの間放電されると発生する電圧を充電し、 前記第２のキャパシタ手段は前記整流済みインダクタ電流を受けて前記通常交流 電源の負の半サイクルの間前記インダクタ手段が放電されると発生する電圧を充 電し、 前記整流器手段は前記入力接続手段が前記通常交流電源に接続されると前記第１ のキャパシタ手段の両端に整流済みライン＋ＤＣ電圧を発生させ且つ前記第２の キャパシタ手段の両端に整流済みライン−ＤＣ電圧を発生させ、通常交流電源の 中性ラインが中性ラインを遮断することなく電気回路に結合されている力率補正 回路。 ７．特許請求の範囲第６項による力率補正回路であって、前記スイッチ制御手段 は、 前記整流器手段に作動的に接続されて、前記出力接続手段が前記電気回路手段に 接続されると前記第１のキャパシタ手段の両端の電圧に比例する第１の信号を発 生する第１の倍率設定手段と、 前記第１のキャパシタ手段の両端の所望の電圧レベルを表わす第１の基準信号を 発生する第１の発生手段と、 前記第１の発生手段と前記第１の倍率設定手段に結合されて前記第１の信号と前 記第１の基準信号との間の差を表わす第１のエラー信号を発生する第１のエラー 信号発生手段と、 前記整流器手段に作動的に接続されて前記出力接続手段が前記電気回路手段に接 続されると前記第２のキャパシタ手段の両端の電圧に比例する第２の信号を発生 する第２の倍率設定手段と、 前記第２のキャパシタ手段の両端の前記所望の電圧レベルを表わす第２の基準信 号を発生する第２の発生手段と、 前記第２の発生手段と前記第２の倍率設定手段に結合されて前記第２の信号と前 記第２の基準信号との間の差を表わす第２のエラー信号を発生する第２のエラー 信号発生手段と、 第１のマルチプライヤ入力、第２のマルチプライヤ入力及びマルチプライヤ出力 を有するマルチプライヤ回路と、 前記第１のエラー信号発生手段と前記第１のマルチプライヤ入力との間に作動的 に接続された第１のスイッチング手段と、前記第２のエラー信号発生手段と前記 第１のマルチプライヤ入力との間に作動的に接続された第２のスイッチング手段 と、前記入力接続手段と前記第１及び第２のスイッチング手段とに結合されて第 １のスイッチング信号及び第２のスイッチング信号を発生するライン感知手段と 、前記第１のスイッチング信号は前記通常交流電源の正の各半サイクルの間前記 第１のスイッチング手段に印加されることにより、前記第１のスイッチング手段 を閉じて前記第１のエラー信号を前記第１のマルチプライヤ入力へ加え、前記第 ２のスイッチング信号は前記通常交流電源の負の各半サイクルの間前記第２のス イッチング手段へ印加されることにより、前記第２のスイッチング手段を閉じて 前記第２のエラー信号を前記第１のマルチプライヤ入力へ印加し、前記入力接続 手段に作動的に接続されて前記入力接続手段が前記通常交流電源に接続されると 前記通常交流電源の瞬時ライン電圧に比例する第３の信号を発生する第３の倍率 設定手段と、 前記第３の倍率設定手段は前記第２のマルチプライヤ入力に結合されて前記第３ の信号をその入力へ印加し、 前記マルチプライヤ回路は前記第１及び第２のエラー信号が交互に乗算される前 記通常交流電源の瞬時ライン電圧の複製であるマルチプライヤ出力電圧信号を前 記マルチプライヤ出力上に発生させ、前記スイッチ手段に結合されてその手段を 流れる前記入力電流の大きさを感知する電流感知手段と、 前記スイッチング制御信号発生手段は第１の入力手段、前記電流感知手段に結合 された第２の入力手段及び出力手段を有するパルス幅変調手段よりなり、前記マ ルチプライヤ出力は前記第１の入力手段に結合されて前記マルチプライヤ出力電 圧信号をその入力手段へ印加し、前記パルス幅変調手段はさらに、 ｉ）前記入力手段を介して前記電流感知手段に結合されて前記スイッチ手段を流 れる前記入力電流を反映する電圧信号を発生する電圧発生手段と、ｉｉ）前記電 圧発生手段及び前記マルチプライヤ出力に接続され、前記電圧信号が前記マルチ プライヤ出力電圧信号に等しくなるのに応答して前記スイッチング制御信号を停 止させる電流感知コンパレータ手段と、ｉｉｉ）前記スイッチング制御信号の停 止に応答して前記スイッチング制御信号を所定の時間インターバルの間オフに保 持し、前記時間インターバルの終期において前記スイッチング制御信号をオンに することができるタイミング手段とを含み、 前記パルス幅変調手段は各パルスの持続時間が前記マルチプライヤ出力電圧信号 により制御されるパルス列の形状の前記スイッチング制御信号をその出力手段上 に発生させ、 前記パルス幅変調手段の前記出力手段は、前記通常交流電源の正及び負の両方の 半サイクルの間、 ｉｖ）前記スイッチ手段を閉じることにより前記入力電流が前記通常交流電源か ら流れて前記インダクタ手段を充電できるようにし，且つｖ）前記スイッチ手段 を開くことにより前記インダクタ手段が前記入力電流を前記整流器手段に放電さ せるため、前記スイッチ手段に結合され、前記スイッチ手段は、前記インダクタ 手段を流れる前記合計電流が前記通常交流電源のライン電圧の実質的に複製であ り且つそれと実質的に同相であるように前記パルス幅変調手段の前記出力手段上 に前記スイッチング制御信号が存在するか不存在かにより交互に閉じられ且つ開 かれる力率補正回路。 ８．無停電電源（ＵＰＳ）装置であって、通常交流電源の第１の導体に接続する ための第１の入力端子、前記通常交流電源の第２の導体に接続するための第２の 入力端子、第１の出力端子及び第２の出力端子を有する整流器手段と、 前記整流器手段の前記第１の出力端子と前記第２の入力端子との間に接続された 第１のキャパシタと、 前記整流器手段の前記第２の出力端子と前記第２の入力端子との間に接続された 第２のキャパシタと、 前記整流器手段は前記整流器手段の前記第１及び第２の入力端子が前記通常交流 電源の第１及び第２の導体にそれぞれ接続されると前記第１のキャパシタの両端 に整流済みライン＋ＤＣ電圧を、また前記第２のキャパシタの両端に整流済みラ イン−ＤＣ電圧を発生させ、 前記整流器手段の前記第１及び第２の入力端子に作動的に接続され且つ前記整流 器手段の前記第１及び第２の出力端子に作動的に接続されて、ＵＰＳ装置が通常 交流電源に対して実質的に１の力率を示すようにＵＰＳ装置が受ける交流入力電 流を制御する力率補正回路手段とよりなり、通常交流電源の中性ラインがその中 性ラインを電気的に遮断することなく電気回路に結合されている装置。 ９．特許請求の範囲第８項による無停電電源（ＵＰＳ）装置であって、さらに、 負荷に接続するための第１及び第２の負荷端子であって、前記整流器手段の前記 第２の入力端子が第１の負荷端子に接続された負荷端子と、前記整流器手段の前 記第１及び第２の出力端子と前記第２の負荷端子とに作動的に接続されて、前記 整流器手段により発生される前記直流電圧を前記第１及び第２の負荷端子の間の 交流電圧に変換するインバータ手段とよりなる装置。 １０．特許請求の範囲第８項による無停電停電（ＵＰＳ）装置であって、前記力 率補正回路が、 前記整流器手段の前記第１の入力端子に接続された第１の入力手段と、前記整流 器手段の前記第２の入力端子に接続された第２の入力手段と、前記整流器手段の 前記第１の出力端子に接続された第１の出力手段と、前記整流器手段の前記第２ の出力端子に接続された第２の出力手段とを含む装置。 １１．特許請求の範囲第８項による無停電電源（ＵＰＳ）装置であって、前記力 率補正回路は、 （ａ）前記整流器手段の前記第１及び第２の入力端子が前記通常交流電源の第１ 及び第２の導体にそれぞれ接続されると前記通常交流電源から入力電流を受ける ために、前記整流器手段の前記第１の入力端子に接続された第１の入力手段及び 前記整流器手段の前記第２の入力端子に接続された第２の入力手段よるなる入力 接続手段と、 （ｂ）前記入力接続手段に接続されて、前記入力電流を充電及び放電するインダ クタ手段と、 （ｃ）前記インダクタ手段に接続されて、前記インダクタ手段から放電入力電流 を受け、前記入力電流が前記インダクタ手段から放電されると整流済みインダク タ電流を発生する第２の整流器手段と、（ｄ）前記インダクタ手段、前記第２の 整流器手段及び前記入力接続手段に接続されて、前記通常交流電源の正及び負の 両方の半サイクルで前記入力電流を導通させるスイッチ手段と、 （ｅ）前記スイッチ手段に結合されて、前記スイッチ手段を流れる前記入力電流 の大きさを感知する電流感知手段と、（ｆ）前記スイッチ手段に接続されたスイ ッチ制御手段であって、前記スイッチ手段を閉じて前記入力電流が前記インダク タ手段を充電できるようにし且つ前記スイッチ手段を開いて前記インダクタが前 記入力電流を前記第２の整流器手段に放電できるようにするスイッチング制御信 号を発生するための手段を含んだスイッチ制御手段と、 前記スイッチ手段は、前記インダクタ手段に充電された前記入力電流と前記イン ダクタ手段からの前記入力電流の両方よりなり、前記インダクタ手段を流れる全 電流が、前記通常交流電源のライン電圧の実質的な複製であってそれと実質的に 同相であるように前記スイッチング制御信号により交互に閉じ且つ開かれ、（ｇ ）前記整流器手段の第１の出力端子に接続された第１の出力手段及び前記整流器 手段の第２の出力端子に接続された第２の出力手段よりなる出力接続手段と、 前記第１のキャパシタ手段は前記整流済みインダクタ電流を受け且つ前記通常交 流電源の正の半サイクルの間前記インダクタ手段が放電されると生じる電圧を充 電し、 前記第２のキャパシタ手段は前記整流済みインダクタ電流を受け且つ前記通常交 流電源の負の半サイクルの間前記インダクタ手段が放電されると生じる電圧を充 電し、 前記整流器手段は、前記力率補正回路が前記整流器手段の前記第１及び第２入力 端子と第１及び第２の出力端子とに接続され且つ前記整流器手段の前記第１及び 第２の入力端子が前記通常交流電源の第１及び第２の導体にそれぞれ接続される と逆バイアスされ、 前記第２の整流器手段は、前記整流器手段が逆バイアスされると前記第１のキャ パシタの両端に整流済みのライン＋ＤＣ電圧を、また前記第２のキャパシタ手段 の両端に整流済みのライン−ＤＣ電圧を発生させる装置。 １２．特許請求の範囲第１１項による無停電電源（ＵＰＳ）装置であって、前記 スイッチング制御信号発生手段は、第１の入力手段、前記電流感知手段に結合さ れた第２の入力手段、及び出力手段を有するパルス幅変調手段よりなり、前記パ ルス幅変調手段はパルス列の形状の前記スイッチング制御信号をその出力手段上 に発生させ、 前記パルス幅変調手段の前記出力手段は、前記通常交流電源の正及び負の両方の 半サイクルの間、 （ａ）前記スイッチ手段と閉じることにより前記入力電流が前記通常交流電源か ら流れて前記インダクタ手段を充電できるようにし、且つ（ｂ）前記スイッチ手 段を開くことにより前記第２のインダクタ手段が前記入力電流を前記第２の整流 器手段に放電できるようにするため、前記スイッチ手段に結合され、 前記スイッチ手段は前記パルス幅変調手段の前記出力手段上に前記スイッチング 制御信号が存在するかまたは不存在かにより交互に閉じられ且つ開かれる装置。 １３．特許請求の範囲第１１項による無停電電源（ＵＰＳ）装置であって、前記 スイッチング制御手段はさらに、 前記第２の整流器手段及び前記第１のキャパシタに作動的に接続されて、前記第 １のキャパシタの両端の電圧に比例する第１の信号を発生する第１の倍率設定手 段と、 前記第１のキャパシタの両端の所望の電圧レベルを表わす第１の基準信号を発生 する第１の発生手段と、 前記第１の発生手段と前記第１の倍率設定手段に結合されて、前記第１の信号と 前記第１の基準信号との間の差を表わす第１のエラー信号を発生する第１のエラ ー信号手段と、 前記第２の整流器手段に接続されて、前記第２のキャパシタの両端の電圧に比例 する第２の信号を発生する第２の倍率設定手段と、前記第２のキャパシタの両端 の前記所望の電圧レベルを表わす第２の基準信号を発生する第２の発生手段と、 前記第２の発生手段と前記第２の倍率設定手段に結合されて、前記第２の信号と 前記第２の基準信号との間の差を表わす第２のエラー信号を発生する第２のエラ ー信号発生手段と、 第１のマルチプライヤ入力、第２のマルチプライヤ入力及びマルチプライヤ出力 を有するマルチプライヤ回路と、 前記第１のエラー信号を発生手段と前記第１のマルチプライヤ入力との間に作動 的に接続された第１のスイッチング手段と、前記第２のエラー信号発生手段と前 記第１のマルチプライヤ入力との間に作動的に接続された第２のスイッチング手 段と、前記入力接続手段と前記第１及び第２のスイッチ手段とに結合されて、第 １のスイッチング信号及び第２のスイッチング信号を発生するライン感知手段と 、前記第１のスイッチング信号は前記通常交流電源の正の各半サイクルの間前記 第１のスイッチ手段に印加されて前記第１のスイッチ手段を閉じることにより前 記第１のマルチプライヤ入力へ前記第１のエラー信号を印加し、前記第２のスイ ッチング信号は前記通常交流電源の負の各半サイクルの間前記第２のスイッチ手 段に印加されて前記第２のスイッチ手段を閉じることにより前記第１のマルチプ ライヤ入力へ前記第２のエラー信号を印加し、前記入力接続手段に作動的に接続 されて、前記入力接続手段が前記通常交流電源に接続されると前記通常交流電源 の瞬時ライン電圧に比例する第３の信号を発生する第３の倍率設定手段と、 前記第３の倍率設定手段は前記第２のマルチプライヤ入力に結合されてその入力 に前記第３の信号を印加し、 前記マルチプライヤ回路は前記第１及び第２のエラー信号が交互に乗算される前 記通常交流電源の瞬時ライン電圧の複製であるマルチプライヤ出力電圧信号を前 記マルチプライヤ出力上に発生させ、前記スイッチング制御信号発生手段は、第 １の入力手段、第２の入力手段、及び出力手段を有するパルス幅変調手段よりな り、前記マルチプライヤ出力は前記入力手段に結合されて前記マルチプライヤ出 力電圧信号をその入力手段へ印加し、 前記パルス幅変調手段は各パルスの持続時間が前記マルチプライヤ出力電圧信号 により制御されるパルス列の形状の前記スイッチング制御信号をその出力手段上 に発生させ、 前記パルス幅変調手段の前記出力手段は、前記通常交流電源の正及び負の半サイ クルの間、 １）前記スイッチ手段を閉じることにより前記入力電流が前記通常交流電源から 流れて前記インダクタ手段を充電できるようにし、且つ、２）前記スイッチ手段 を開くことにより前記インダクタ手段が前記入力電流を前記第２の整流器手段に 放電できるようにするため、前記スイッチ手段に結合され、 前記スイッチ手段は前記パルス幅変調手段の前記出力手段上に前記スイッチング 制御信号が存在するか不存在かにより交互に閉じ且つ開かれることにより、前記 インダクタ手段を流れる全電流が前記通常交流電源のライン電圧の実質的に複製 であり且つそれと実質的に同相となる装置。