JPH05501701A - 結晶化方法 - Google Patents
結晶化方法Info
- Publication number
- JPH05501701A JPH05501701A JP3512016A JP51201691A JPH05501701A JP H05501701 A JPH05501701 A JP H05501701A JP 3512016 A JP3512016 A JP 3512016A JP 51201691 A JP51201691 A JP 51201691A JP H05501701 A JPH05501701 A JP H05501701A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- silicon
- amorphous silicon
- crystallization
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
- C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
- C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Thermal Sciences (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
結晶化方法 。
本発明は非晶質シリコンの結晶化方法に関する。
本発明の目的は従来方法に比較して結晶化速度の高い非晶質シリコンの結晶化方
法を提供することにある。
即ち、本発明は非晶質シリコンに金を密着した状態で、シリコン及び金を少なく
とも400℃の温度でアニーリングすることからなる非晶質シリコンの結晶化方
法を提供するものである。
各種サンプルを大きく拡大した状態で示す添付図面について、例示のみを目的と
して本発明の詳細な説明する。
非晶質シリコン(GECRB285.540℃成長;厚さ2500人)をそのま
ま加熱するTEM実験では、平面的にみて850℃で15分後に結晶化が急速に
進むことが認められた。こ′の効果は非晶質シリコンに全試料グリッドを密着さ
せた状態でのみ認められた。金グリッドの代わりにモリブデングリッドを使用し
た場合には、その結晶化は650℃で従来通り非常に遅かった。急速反応開始は
金の作用であると仮定する。
第1図はアニーリング15分後に撮影した平面写真であり、挿入図は非晶質物質
を示す。1分後、急速な結晶化が生じ、ミクロンサイズの結晶が形成した。第2
図参照。第3図の領域Aは、回折パターンから見られる通り、大きな単結晶であ
る。
多数の黒い汚染斑点がそのまま加熱したサンプルの平面に認められ、位置マーカ
ーとして働くが、この存在は従来通りである。
この急速反応開始における金の役割を明らかにするために、実験を行った。同じ
非晶質シリコンを洗浄し、HFエツチングして酸化物を取除いた後、名目厚さが
200人の金の層を表面にスパッタリングした。次に、630℃で2時間サンプ
ルをアニーリングした。XTEMによれば、金/シリコンの間で反応はなかった
。薄い不純物層が認められ、これにより金とシリコンが分離していた。膜を支持
するのに使用したエポキシ樹脂とのコントラストが低いため、金スパツタリング
しなかった対照サンプルには不純物層は認められないが、存在していると考えら
れる。
そこで、シリコンが金に拡散して、液層を形成し、これがシリコン晶出を開始し
、次に核形成し、金に富む粒界を急速に再組織すると仮説する。
この仮説を確認するために以下の実験を行った。
TEM、XTEM及びSEMを使用して非晶質シリコン(a−8i)膜のアニー
リングにより生じる結晶化を特性化した。この場合、PECVD (プラズマ強
化C■D)を使用して、金薄膜を熱酸化シリコンに蒸着した。
蒸着のさいにa−8iを水素添加した。
サンプルAは上記のように作成した。
サンプルBの場合には、間隔が数mmの格子状に金を直径50μmの斑点の形で
分布させた。
サンプルCは金を使用しない対照サンプルである。
排気したアンプルに詰めた後、サンプルA1B及びCを600℃で24時間炉ア
ニーリングした。
観察結果を次の通りであ だ。
対照サンプルC
金を使用せず、アニーリングしなかった場合。
予想通り、膜は完全に非晶質であった。
金は使用しなかったが、600℃で24時間アニーリングした場合。
予想通り、結晶化は起きなかった。PECVD法により導入した5%水素添加は
この温度では結晶化を抑制することが知られている。シリコンを結晶化するのに
は720℃の温度が必要が考えられる。これは文献から周知で、本発明者もこの
効果をアニーリング試料でも認めた。
第5図の横断面(XTEM)顕微鏡写真を参照。
サンプルA
金を使用したが、アニーリングを行わなかった場合。
膜は非晶質であった。a−8i厚さは0.9μmで、金層の厚さは約40〜50
μmでありた。第6図参照。
また、マクロ的にもミクロ的にも接着不良が認められた。
アセトンに浸漬したところ、アセトンの表面張力により膜の大部分が剥離した。
これはSTEMにより確認された。というのは、a−8i/金層及び金/5i0
2層の両者に接着不良が観察されたからである。サンプルBの全斑点部分にもマ
クロ的にこの接着不良が認められた。
なお、金を含まないサンプルCには接着問題はなかった。
金を使用し、600’Cで24時間アニーリングした場合。
膜の約80%が剥離していることがマクロ的に認められた。これら剥離物を平面
的にみると大部分が非晶質で、その一部が結晶化し、モしてa−Siの熱結晶化
に関する以前の研究と同様に、欠陥モザイク状のミクロ構造を示した。
これら剥離物だけでな(、基体に接着している部分からもXTEMにより3つの
異なる形態が判別でき、または確認できた。
1)欠陥モザイク構造型熱結晶質の結晶化ポリシリコンで、粒子内に欠陥バンド
が認められる。これら部分の基体に対する接着は不良であった。XTEM顕微鏡
写真である第7図参照。
2)鋭い粒界及び0.2〜0.3μmの粒径をもつポリシリコン部分。微量の金
が粒界に認められるが、明らかに結晶から分離した状態にある。これら部分は基
体への接着は悪いが、金とは良好な接触状態にある。
3)粒径がおよそ6μmで厚さが0.5μmの非常に大きいSi結晶部分。これ
ら結晶は金/シリコン界面に存在している。金粒子密度が高いのはSi/Au/
SiO2界面だけでなく、ポリシリコン/大きなシリコン結晶界面であるが、特
に高いのは前者である。ETEM顕微鏡写真である第8図及び平面の写真である
第9図参照。
シリコン結晶が諸島質であることは第10図の回折パターンからも理解できる。
サンプルB
金斑点を使用し、600℃で24時間アニーリングした場合。
ミクロ構造は大半がa−Siで、一部が欠陥モザイクポリシリコンである。SE
M観察(二次像、傾きなし、洗浄又はコーチング)。
つまり、アニーリングサンプルに結晶化が認められるのは金を使用した時のみで
あった。
金を使用しな〜)サンプルは600℃24時間アニーリングでも結晶化しなかっ
た。また、厚さが0.5μmで、直径が6μmと大きい結晶が得られたのは、5
−5iと金の接着が良好な場合であった。膜の大部分にわたり、金の非晶質シリ
コンへの接着は不良で、また金の熱5i02への接着も不良であった。金/a−
8t界面に生じたこれら大きな結晶は結晶化膜体積の約50%を占めた。
ポリシリコンが形成したのは粒径が約0.25μmの膜の残り上半分であった。
このポリシリコンは、熱結晶化非晶質シリコンに通常認められる欠陥モザイク構
造とは逆に粒界が鋭かった。
大きな結晶が成長したのは、a−3iとAu/SiO2の接着が良好な場合のみ
であった。大きな結晶が膜厚さの約半分まで成長してから、ポリシリコンが突然
に少量の金により成長し始めた。
接着不良の場合a−Siは必ずポリシリ、コンに結晶化し、微量の金を含むか、
あるいは構造が欠陥モザイク構造であった。後者の場合には金は全(認められな
かった。
腰の接触状態は良いが、基体から片持式に離れている部分では、接着位置から少
し離れたところで2つのポリシリコン成長モードが鋭く分離していた。 結晶化
後、大部分の金が5i02/大きな結晶界面に液滴の形で形成した。即ち、残り
の一部の金がポリシリコン/大きな結晶界面に存在していた。大きな結晶内部に
はごく僅かな欠陥が認められ、主な欠陥はスタック(stacking)欠陥で
あった。
上記実験の目的は金の非晶質シリコンの結晶化に及ぼす効果作用を明瞭にするこ
とであった。金がSiO2界面にあると、接触を確実にできるとともに、不純化
を最小限にできた。金が強力な効果をもつのは明らかである。
現実上の理由から、金はa−8iの最上面に配合する必要がある。
これを調べるためには、さらに実験を行った。
前に使用したPECVDではな(、LPCVDによりシリコンウェハに厚さ30
0nmの非晶質シリコンの膜ヲ蒸着して、水素含量を減らし、これによってアニ
ーリング/結晶時に生じる水素蒸発による膜損傷を抑えた。
これら膜をプラズマエツチングにより洗浄してから、金を60nmの厚さでコー
チングした。これらウェハからサンプルを取り外し、排気した石英アンプルに詰
めてから、一部は500℃で、残りは600℃24時間アニーリングした。
使用したアニーリング温度に関係無くサンプルは同じ振る舞いを示した。表面外
観には変化があった。即ち、一部の外観は輝きを示し、残りの外観はぼんやりし
ていた。電子顕微鏡によれば、ぼんやりした部分は結晶化が生じ、大きな粒子が
形成した部分であった。第11図及び第12図はサンプルのぼんやりした部分の
横断面TEM写真で、純粋なシリコンがサンプル表面に形成し、全7292ン合
金が基体近くに形成していることを示す。
純粋なシリコンと全7292ン合金との間には厚さが約1.5nmの薄い中間層
が存在している。さらに、サンプル表面には多数の小さな金粒子が存在している
。同じ部分の平面写真(第13図)からシリコン/全グリスタライトの混合物が
あることがわかるが、腰回折パターンから実質的な単結晶部分が存在しているこ
とがみられる鋺写真により明らかである。
本発明を要約すれば、確認できたことは金の存在により非晶質シリコン膜が結晶
化し、通常は欠陥モザイク構造のクリスタライト(0,1μm)を与えることに
なる少なくとも400℃、好ましくは500℃〜600’Cという湿度でアニー
リングすると、非常に大きな(〜6μm)の結晶粒子が得られることである。
なお、本発明による方法を実施するためには、金を非晶質シリコンに密着する必
要がある。すなわち、例えば、ネーチブな酸化物の中間層を存在させてはならな
い。存在させる場合には、非常に薄くなければならない。中間層の性質に影響が
ない限り、金をシリコンの上下いずれかに設けるかどうかは問題にならない。い
ずれの位置でも金は効果を発揮する。
使用する温度は以前から知られて〜)る温度[例えば、Hu l tman等の
“Journal of Applied Phl!/5ics”、第62巻、
第3647頁(1987);L、Hu l tman、、A、RobertsS
On)H,J、G、Hentze I I)1.Engstrom及びP、A、
Psaras Crystallization of Amorphous
5iltcon duri’n’、@ Th、in Fil’m GoldRe
actio、’n”コよりかなり高く、このため薄膜トランジスタ等のアクtプ
、デバイ、スのi造に有利なより大きな結晶粒8子を得菖ことが′旬・能になる
。また温度が高従って、この文献に開示されているポリシリコン族については粒
径が明記されていないが、所載の写真から結晶粒子が本発明によって得られる結
晶粒子よりもはるかに小さいことは明らかである
、゛。
FIG 3
FIG 5
FIG 7
IG 9
要 約 書
非晶質シリコンに金を密着した状態で、シリコン及び金を少なくとも400 ’
Cの温度でアニーリングすることからなる非晶質シリコンの結晶化方法。好まし
くは、金を非晶質シリフン上に設けた状態で、あるいはシリコンと基体との間に
挟んだ状態で金を基体に蒸着する。また、金は斑点マトリックスとして蒸着する
ことができる。
国際調査報告
111fi1116sllA$pHm’e+5aorrir:oo11n+nq
r
Claims (1)
- 【特許請求の範囲】 (1)非晶質シリコンに金を密着した状態で、シリコン及び金を少なくとも40 0℃の温度でアニーリングすることからなる非晶質シリコンの結晶化方法。 (2)非晶質シリコンをシリコン基体に付着する請求の範囲第1項に記載の方法 。(3)基体を熱醇化シリコンで形成する請求の範囲第2項に記載の方法。 (4)非晶質シリコンを層として形成し、そして金を斑点マトリックスとしてそ の上下のいずれかに付着する請求の範囲第1〜3項のいずれか1項に記載の方法 。(5)実質的に添付図面について説明した非晶質シリコンの結晶化方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9014723.2 | 1990-07-03 | ||
GB909014723A GB9014723D0 (en) | 1990-07-03 | 1990-07-03 | Crystallisation process |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05501701A true JPH05501701A (ja) | 1993-04-02 |
Family
ID=10678581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3512016A Pending JPH05501701A (ja) | 1990-07-03 | 1991-07-03 | 結晶化方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0489900A1 (ja) |
JP (1) | JPH05501701A (ja) |
GB (2) | GB9014723D0 (ja) |
WO (1) | WO1992001089A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3497198B2 (ja) * | 1993-02-03 | 2004-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置および薄膜トランジスタの作製方法 |
US6997985B1 (en) | 1993-02-15 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
US5639698A (en) * | 1993-02-15 | 1997-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
JP2860869B2 (ja) * | 1993-12-02 | 1999-02-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1987003916A1 (en) * | 1985-12-19 | 1987-07-02 | Allied Corporation | Method of forming single crystal silicon using spe seed and laser crystallization |
AU616739B2 (en) * | 1988-03-11 | 1991-11-07 | Unisearch Limited | Improved solution growth of silicon films |
DE58905580D1 (de) * | 1988-03-24 | 1993-10-21 | Siemens Ag | Verfahren zum Herstellen von polykristallinen Schichten mit grobkristallinem Aufbau für Dünnschichthalbleiterbauelemente wie Solarzellen. |
-
1990
- 1990-07-03 GB GB909014723A patent/GB9014723D0/en active Pending
-
1991
- 1991-07-03 EP EP91912797A patent/EP0489900A1/en not_active Withdrawn
- 1991-07-03 WO PCT/GB1991/001086 patent/WO1992001089A1/en not_active Application Discontinuation
- 1991-07-03 GB GB9114398A patent/GB2245552A/en not_active Withdrawn
- 1991-07-03 JP JP3512016A patent/JPH05501701A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB9014723D0 (en) | 1990-08-22 |
WO1992001089A1 (en) | 1992-01-23 |
GB2245552A (en) | 1992-01-08 |
GB9114398D0 (en) | 1991-08-21 |
EP0489900A1 (en) | 1992-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05507115A (ja) | 薄膜状のアルファTaを形成するための方法および構造 | |
JPS62109222A (ja) | 磁気記録媒体 | |
WO2006117954A1 (ja) | Al-Ni-B合金配線材料及びそれを用いた素子構造 | |
CN108447773A (zh) | 石墨烯单晶薄膜及其制备方法 | |
JPH05501701A (ja) | 結晶化方法 | |
JP6504555B2 (ja) | 原子拡散接合方法及び前記方法により接合された構造体 | |
JPS61272922A (ja) | 半導体装置ウエハ−基板とその製造方法 | |
Zhao et al. | Kinetics of NiAl3 growth induced by steady‐state thermal annealing at the Ni‐interface | |
TW496906B (en) | Al alloy thin film for semiconductor device electrode and sputtering target to deposit al film by sputtering process for semiconductor device electrode | |
JPS6046539B2 (ja) | シリコン結晶膜の製造方法 | |
KR100422333B1 (ko) | 단결정 거대 입자로 구성된 금속 박막 제조 방법 및 그 금속 박막 | |
JPH05500735A (ja) | GaAs及びGaAlAs用のオーム接触 | |
JPS58500609A (ja) | 播種固化による横方向エピタキシ−成長 | |
JPH01305580A (ja) | 半導体素子製造用超電導セラミック薄膜形成単結晶ウエハー材 | |
JPH0897034A (ja) | 軟磁性多層膜 | |
JPH0284719A (ja) | 半導体装置の製造方法 | |
TWI299881B (en) | A method for fabricating a semiconductor device | |
JPH09305968A (ja) | 磁性記録媒体の製造方法 | |
JP3185653B2 (ja) | 半導体製造装置用材料及びその製造方法 | |
Chan et al. | Adhesion studies of Cu‐Cr alloys on Al2O3 | |
JPH05129609A (ja) | 半導体素子及びその製造方法 | |
Noritake et al. | Growth mechanism of Si nodules on BPSG | |
JP2706770B2 (ja) | 半導体基板の製造方法 | |
TWI232541B (en) | Aluminum hillock-free metal layer, electronic part, and thin flat transistor and its manufacturing method | |
JPH04315427A (ja) | 半導体装置の製造方法 |