JPH05501181A - Multi-bandwidth crystal controlled oscillator - Google Patents
Multi-bandwidth crystal controlled oscillatorInfo
- Publication number
- JPH05501181A JPH05501181A JP2511267A JP51126790A JPH05501181A JP H05501181 A JPH05501181 A JP H05501181A JP 2511267 A JP2511267 A JP 2511267A JP 51126790 A JP51126790 A JP 51126790A JP H05501181 A JPH05501181 A JP H05501181A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- bandwidth
- transconductance amplifier
- input
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims description 90
- 230000009977 dual effect Effects 0.000 claims description 39
- 230000010355 oscillation Effects 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 5
- 238000007493 shaping process Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 6
- 230000004224 protection Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/0046—Circuit elements of oscillators including measures to switch the gain of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/008—Functional aspects of oscillators making use of a reference frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0082—Lowering the supply voltage and saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0094—Measures to ensure starting of oscillations
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 多帯域幅の水晶制御発振器 発明の分野 本発明は、一般に水晶制御発振器の分野に関し、さらに詳しくは発振器の高速立 ち上がりと低い動作消費電流とを可能にする多帯域幅の水晶制御発振器に関する 。[Detailed description of the invention] Multi-bandwidth crystal controlled oscillator field of invention TECHNICAL FIELD The present invention relates generally to the field of crystal controlled oscillators, and more particularly to the field of fast startup of oscillators. Multi-bandwidth crystal-controlled oscillator with low rise and low operating current consumption .
従来技術の説明 水晶制御発振器は、通信レシーバが動作する動作周波数またはチャンネルを設定 するために通信レシーバにおいて広く利用されている。従来、水晶制御発振器は 、節電機能を有する通信レシーバにおいて必要とされるように、高速立ち上がり を行なえるように設計されている。このような水晶制御発振器は比較的高い消費 電流で動作されるのが一般的であり、これは通信レシーバが比較的短い期間内で 送信情報を受信できるように、発振器の高速立ち上がり時間を確保するために必 要であった。その結果、発振器回路の消費電流は一般に通信レシーバの消費電流 の大部分を占め、レシーバの通電時の消費電流の約３分の１にもなる場合があっ た。従来の通信レシーバに与えられる最終的なバッテリ寿命は、レシーバの通電 時の消費電流によって主に決まり、このことは、上述のように最小限の時間内で 水晶発振器の立ち上がりを確保するため高い動作電流を必要とする条件により大 きな影響を受けていた。Description of prior art Crystal controlled oscillator sets the operating frequency or channel on which the communications receiver operates It is widely used in communication receivers for this purpose. Traditionally, crystal controlled oscillators , fast start-up as required in communication receivers with power saving features. It is designed to be able to do the following. Such crystal controlled oscillators have relatively high consumption It is typically operated with current, which means that the communication receiver can This is necessary to ensure a fast rise time of the oscillator so that the transmitted information can be received. It was important. As a result, the current consumption of the oscillator circuit is generally equal to the current consumption of the communications receiver. It accounts for most of the current consumption, and can be about one-third of the current consumption when the receiver is energized. Ta. The ultimate battery life given to conventional communication receivers depends on the receiver's energization. This is determined mainly by the current consumption during the This is due to conditions that require high operating current to ensure the start-up of the crystal oscillator. I was under a great influence.
また、合成通信レシーバは水晶制御発振器を利用して、周波数合成器の基準周波 数を与えていた。レシーバが送信情報を受信するのに要する時間は、基準発振器 の立ち上がりに要する時間と周波数合成器出力を安定化させるのに要する時間と によって左右された。周波数合成器の高速立ち上がり時間を実現するためには、 基準発振器の立ち上がり時間を最小限に抑えなければならなかったが、そうする と水晶発振器の電流消費が大きくなるという犠牲が生じるのが一般的であった。The synthetic communication receiver also uses a crystal controlled oscillator to generate the reference frequency of the frequency synthesizer. was giving a number. The time it takes for the receiver to receive the transmitted information is determined by the reference oscillator The time required for the rise of the frequency synthesizer and the time required to stabilize the frequency synthesizer output. influenced by. In order to achieve a fast rise time of the frequency synthesizer, I had to minimize the rise time of the reference oscillator, and doing so Generally, this comes at the cost of increased current consumption of the crystal oscillator.
従って、合成通信レシーバに与えられる最終的なバッテリ寿命は、非合成通信レ シーバの場合と同様にレシーバの電流消費のみならず、合成器の電流消費および 基準発振器の立ち上がりで追加される高電流の消費によって左右された。Therefore, the ultimate battery life given to a synthetic communications receiver is As in the case of receivers, not only the current consumption of the receiver but also the current consumption of the combiner and This was affected by the additional high current consumption at the start-up of the reference oscillator.
典型的な従来の水晶制御発振器ｌＯを第１図に示す。ＣＭＯ５集積回路技術を用 いて構成する場合、この回路はＣＭＯＳピアース（Ｐｉｅｒｃｅ）発振器を成し 、これについては本発明の譲受人に譲渡された米国特許第３，６７６．８０１号 、Ｍｕｓｔにおいて説明されている。このような発振器はマイクロプロセッサや マイクロコンピュータの基準発振器として適切であるが、高電流レベルで動作さ せない場合、立ち上がり時間が遅いという問題により、高電流の消費を用いるこ とによって必要な発振器の高速立ち上がり時間を与えない限り、バッテリの節電 技術を用いる合成通信レシーバにおける基準発振器としての利用は制限される。A typical conventional crystal controlled oscillator lO is shown in FIG. Using CMO5 integrated circuit technology When configured with , U.S. Pat. No. 3,676.801, assigned to the assignee of the present invention. , Must. Such oscillators are used in microprocessors and Suitable as a reference oscillator for microcomputers, but operated at high current levels. If the Battery power savings unless you give the oscillator fast rise time required by Its use as a reference oscillator in synthetic communication receivers using the technique is limited.
発明の概要 本発明の目的は、高速立ち上がり時間を与える水晶制御発振器を提供することで ある。Summary of the invention It is an object of the present invention to provide a crystal controlled oscillator that provides a fast rise time. be.
本発明の別の目的は、発振器を起動するために要するエネルギを最小限に抑える 水晶制御発振器を提供することである。Another object of the invention is to minimize the energy required to start the oscillator. An object of the present invention is to provide a crystal controlled oscillator.
さらに、本発明の目的は、大幅に低い消費電流で動作して水晶発振器動作を維持 する、水晶制御発振器を提供することである。Furthermore, it is an object of the present invention to operate with significantly lower current consumption to maintain crystal oscillator operation. An object of the present invention is to provide a crystal controlled oscillator.
デュアル帯域幅の水晶制御発振器について説明し、この発振器は、最小の電流消 費で発振動作を発振器水晶で維持するのに十分な利得を与える第１相互コンダク タンス増幅器を有する。第２相互コンダクタンス増幅器が設けられ、この増幅器 は第１相互コンダクタンス増幅器に選択的に結合でき、それにより第１相互コン ダクタンス増幅器の利得を増大させて、バッテリの節電動作に続く発振器の高速 立ち上がり機能を与える。Describes a dual-bandwidth crystal-controlled oscillator that has minimal current dissipation. a first transconductor that provides sufficient gain to maintain oscillatory operation in the oscillator crystal at a low cost; It has a transducer amplifier. A second transconductance amplifier is provided, the amplifier can be selectively coupled to the first transconductance amplifier, whereby the first transconductance amplifier Increase the gain of the ductance amplifier to increase the speed of the oscillator following battery power saving operation. Provides stand-up function.
図面の簡単な説明 新規と考えられる本発明の特徴は、添付の請求の範囲において規定されている。Brief description of the drawing The features of the invention that are considered novel are defined in the appended claims.
本発明およびその他の目的および利点については、添付の図面と共に以下の説明 を参照することにより最も良く理解される。ただし、図面において同様な参照番 号は同じ構成要素を表すものとする。The invention and other objects and advantages thereof will be further understood from the following description, taken together with the accompanying drawings. best understood by reference to . However, similar reference numbers in the drawings The numbers shall represent the same component.
第１図は、従来の水晶制御発振器の電気概略図である。FIG. 1 is an electrical schematic diagram of a conventional crystal controlled oscillator.
＃！！２図は、本発明のデュアル帯域幅水晶制御発振器の電気概略図である。#! ! FIG. 2 is an electrical schematic diagram of the dual bandwidth crystal controlled oscillator of the present invention.
第３図は、好適な構成を示す、本発明のデュアル帯域幅水晶制御発振器の電気概 略図である。FIG. 3 is an electrical schematic of the dual bandwidth crystal controlled oscillator of the present invention showing a preferred configuration. This is a schematic diagram.
第４図は、プログラマブル状態検出器を用いる、本発明のプログラム可能なデュ アル帯域幅水晶制御発振器の電気ブロック図である。FIG. 4 shows the programmable duplex of the present invention using a programmable state detector. 1 is an electrical block diagram of a bandwidth crystal controlled oscillator; FIG.
第５図は、本発明のプログラム可能な状態検出器の電気概略図である。FIG. 5 is an electrical schematic diagram of the programmable condition detector of the present invention.
第６図は、プログラム可能なデュアル帯域幅水晶制御発振器の動作のタイミング 図である。Figure 6 shows the timing of operation of the programmable dual bandwidth crystal controlled oscillator. It is a diagram.
第７図は、本発明のデュアル帯域幅水晶制御発振器を用いる周波数合成器の電気 ブロック図である。FIG. 7 shows the electrical characteristics of a frequency synthesizer using the dual bandwidth crystal controlled oscillator of the present invention. It is a block diagram.
好適な実施例の説明 第２図ないし第７図は、本発明の好適な実施例、すなわち、高速立ち上がり時間 および制御された動作電流を必要とする基準発揚器回路に用いるのに適した多帯 域幅の水晶制御発振器を示す。と（に、第２図は本発明の１つの実施例、すなわ ちデュアル帯域幅水晶制御発振器２００の電気概略図を示す。デュアル帯域幅水 晶制御発振器２００は、ＣＭＯＳ ＮＡＮＤゲート２０２を有し、このＮＡＮＤ ゲート２０２は、入力２０４を介してイネーブルになると、標準的なピアース（ Ｐｉｅｒｃｅ）発振器構成の場合と同様に、発振器水晶２１０に結合された入力 ２０６と出力２０８とを有する従来のＣＭＯＳインバータとして機能する。コン デンサＣ，（２１２）、Ｃ，（２１４）は、発振器水晶２１０と共に必要な移相 を与えて、当技術分野でよく知られているように発振を開始して維持する負荷コ ンデンサである。DESCRIPTION OF THE PREFERRED EMBODIMENT FIGS. 2-7 illustrate a preferred embodiment of the present invention, i.e., a fast rise time. Multi-band and suitable for use in reference excavator circuits requiring controlled operating current. Figure 3 shows a crystal controlled oscillator with a wide bandwidth. and (, FIG. 2 shows one embodiment of the present invention, i.e. 2 shows an electrical schematic diagram of a dual bandwidth crystal controlled oscillator 200. dual bandwidth water The crystal controlled oscillator 200 has a CMOS NAND gate 202, and this NAND Gate 202, when enabled via input 204, uses a standard Pierce ( Pierce) As in the oscillator configuration, the input coupled to the oscillator crystal 210 206 and an output 208. Con Capacitors C, (212), C, (214) together with the oscillator crystal 210 provide the necessary phase shift. , and a load controller that initiates and maintains oscillation as is well known in the art. It is ndensa.
ＣＭＯＳインバータは、抵抗Ｒ，（２１６）を追加することによりバイアスを設 けると、高利得相互コンダクタンス増幅器として機能するが、これも当技術分野 では周知である。The CMOS inverter can be biased by adding a resistor R, (216). It functions as a high-gain transconductance amplifier when It is well known.
ＣＭＯＳインバータ２０２の動作電流は、以下で詳細に説明するように、ＮＡＮ Ｄゲート２０２を構成するＭＯＳ）コンダクタの形状に左右される。以下ＣＭＯ Ｓインバータ２０２というＣＭＯＳ ＮＡＮＤゲート２０２は、適切にイネーブ ルされると、広い温度範囲と環境条件範囲において安定発振を維持するために必 要な最小限の動作消費電流で十分な利得のみを与えるように設計されている。こ の比較的低い動作電流により、ＣＭＯＳインバータ２０２により形成される相互 コンダクタンス増幅器（以下第１相互コンダクタンス増幅器という）の利得は低 く、これは開ループ帯域幅が狭いことを意味し、その結果、比較的遅い発振器立 ち上がり時間となる。インバータ２０２と発振器水晶２１０とによって構成され るＣＭＯＳピアース発振器は、バッテリ節電機能をもたず、従って最小の電流消 費で基準発振器の動作を必要とする通信装置用の基準発振器として十分適してい る。The operating current of CMOS inverter 202 is NAN It depends on the shape of the MOS conductor that constitutes the D gate 202. Below is CMO The CMOS NAND gate 202 called S inverter 202 is properly enabled. Once installed, it is necessary to maintain stable oscillation over a wide range of temperatures and environmental conditions. It is designed to provide only sufficient gain with the minimum required operating current consumption. child Due to the relatively low operating current of CMOS inverter 202, the mutual The gain of the conductance amplifier (hereinafter referred to as the first transconductance amplifier) is low. This means that the open-loop bandwidth is narrow, resulting in a relatively slow oscillator startup. It's time to rise. Consisting of an inverter 202 and an oscillator crystal 210 The CMOS Pierce oscillator has no battery power saving features and therefore has minimal current consumption. It is well suited as a reference oscillator for communication equipment that requires reference oscillator operation at low cost. Ru.
以下で説明する制御可能な３状態出力特性を有する第２ＣＭＯＳインバータ２１ ８は、ＣＭＯＳインバータ２０２と並列に配置さ、れる、すなわち、ＣＭＯＳイ ンバータ２１８の入力と出力とはＣＭＯＳインバータ２０２の入力と出力とにそ れぞれ結合される。ＣＭＯＳインバータ２１８は、ＣＭＯＳインバータ２０２に よって形成される第１相互コンダクタンス増幅器に結合される第２相互コンダク タンス増幅器を形成する。ＣＭＯＳインバータ２１８が制御入力２２０を介して イネーブルになると、発振器回路の総利得は大幅に増加または増大され、これは 開ループ帯域幅が広いことを意味し、その結果、以下で詳細に説明するように、 発振器の高速立ち上がり時間が得られる。A second CMOS inverter 21 with controllable three-state output characteristics as described below. 8 is placed in parallel with the CMOS inverter 202, that is, the CMOS inverter 202 is The input and output of the inverter 218 are similar to the input and output of the CMOS inverter 202. Each is combined. CMOS inverter 218 is connected to CMOS inverter 202. a second transconductance coupled to a first transconductance amplifier formed thereby; form a transducer amplifier. CMOS inverter 218 via control input 220 When enabled, the total gain of the oscillator circuit is increased or increased significantly, which is This means that the open-loop bandwidth is wide, resulting in a A fast rise time of the oscillator is obtained.
デュアル帯域幅水晶制御発振器２００の動作は、２つの入力、すなわち帯域幅制 御入力（ＢＷＣ）２２４と発振器オン入力（Ｏ５ＯＮ）２０４とによって制御さ れる。動作中、論理０レベルまたは低入力電圧が０３ＯＮ人力２０４に印加され ると、ＣＭＯＳ ＮＡＮＤゲート２０２の出力は高出力電圧または論理ｌレベル になる。これにより、ＣＭＯＳインバータ２０２によって構成される水晶発振器 は実質的にディセーブルになる。また、０３ＯＮ入力に印加される低電圧はＮＡ ＮＤゲート２２２の入力にも印加され、その出力を論理ルベルにする。この論理 ニレベルはＣＭＯＳインバータ２１８の制御人力２２０に印加され、これにより ＣＭＯＳインバータ２１８の出力を３状態または高インピーダンス・モードにし 、ＣＭＯＳインバータ２１８によって形成される第２相互コンダクタンス増幅器 をＣＭＯＳインバータ２０２によって構成される第１相互コンダクタンス増幅器 から実質的に分離し、発振器回路が発振する可能性をなくしている。このように 発振器回路を完全にディセーブルすることは、発振器回路の電流が実質的にゼロ に低減されるので、バッテリ節電動作にとって極めて望ましい。バッテリ節電動 作を行なうために電源電圧が遮断されることがないので、論理１ルベルが０５Ｏ Ｎ人力２０４に印加されると、従来のバッテリ節電方法で電源電圧を切り換える 場合に比較して、大幅に短縮された立ち上がり時間が実現される。The operation of the dual bandwidth crystal controlled oscillator 200 depends on two inputs, namely the bandwidth control input (BWC) 224 and oscillator on input (O5ON) 204. It will be done. During operation, a logic 0 level or low input voltage is applied to the 03ON human power 204. Then, the output of the CMOS NAND gate 202 is a high output voltage or logic L level. become. As a result, the crystal oscillator configured by the CMOS inverter 202 is effectively disabled. Also, the low voltage applied to the 03ON input is NA It is also applied to the input of ND gate 222, making its output a logic level. this logic The second level is applied to the control power 220 of the CMOS inverter 218, thereby Places the output of CMOS inverter 218 in three-state or high-impedance mode. , a second transconductance amplifier formed by CMOS inverter 218 A first transconductance amplifier configured by a CMOS inverter 202 oscillator circuit, eliminating the possibility of the oscillator circuit oscillating. in this way Completely disabling the oscillator circuit means that the current in the oscillator circuit is effectively zero. , which is highly desirable for battery power saving operation. battery power saving Since the power supply voltage is not cut off to perform the operation, the logic 1 level is 05O. When applied to the N human power 204, the power supply voltage is switched using traditional battery power saving methods. A significantly reduced rise time is achieved compared to the case where
論理ルベル信号が０ＳＯＮ入力２０４に印加されると、ＣＭＯＳインバータ２１ ８の動作は、帯域幅制御入力（ＢＷＣ）２２４によって、ＣＭＯＳインバータ２ ０２から独立して制御される。論理Ｏレベル信号がＢＷＣ入力からＮＡＮＤゲー ト２２２の入力に印加されると、出力は論理ルベルになる。ついで、この論理ｌ 信号はＣＭＯＳインバータ２１８の制御人力２２０に印加され、ＣＭＯＳインバ ータ２１８の出力を３状態または高インピーダンス・モードにして、ＣＭＯＳイ ンバータ２１ｇによって構成される第２相互コンダクタンス増幅器をＣＭＯＳイ ンバータ２０２によって構成される第１相互コンダクタンス増幅器から実質的に 分離する。その結果、発振は発振器水晶２１０と共にＣＭＯＳインバータ２０２ によってのみ行なわれる。When a logic level signal is applied to the 0SON input 204, the CMOS inverter 21 The operation of CMOS inverter 2 is controlled by bandwidth control input (BWC) 224. Controlled independently from 02. A logic O level signal is sent from the BWC input to the NAND game. When applied to the input of gate 222, the output becomes a logic level. Then, this logic The signal is applied to the control power 220 of the CMOS inverter 218 and The CMOS The second transconductance amplifier constituted by the converter 21g is implemented as a CMOS chip. substantially from a first transconductance amplifier constituted by converter 202. To separate. As a result, oscillation is caused by the CMOS inverter 202 along with the oscillator crystal 210. It is done only by
要するに、発振器のオン／オフ制御を行なうデュアル帯域幅水晶制御発振器につ いて説明してきたが、個別の制御入力により発振器の高速立ち上がり時間または 発振器の最小動作電流の選択が可能になる。デュアル帯域幅水晶制御発振器につ いてのみ説明してきたが、上記の分離を行なうため３状態出力を有する複数のＣ ＭＯＳインバータで構成される複数の相互コンダクタンス増幅器を並列接続する ことにより多帯域幅の水晶制御発振器も得られることが理解される。１つまたは 複数の相互コンダクタンス増幅器を選んで、複数の増幅器構成を得ることができ る。これにより、特定の水晶を駆動するため、あるいは広い周波数範囲で動作す るために必要な特定の増幅器構成を選ぶ際に自由に選ぶことが可能になる。異な る水晶のカットには異なる駆動要件が必要であり、かつ、例えば３２ｋＨｚ〜２ ０ＭＨｚの周波数における安定動作を得るためにはさらに別の駆動要件が必要に なる。ＢＷＣ入力を用いることにより増幅器構成を切り換えることができるので 、周波数の手動切り換えなどの動作が可能になり、また増幅器構成で同様な性能 が得られるようになる。In short, it is a dual bandwidth crystal controlled oscillator with on/off control of the oscillator. However, separate control inputs can be used to control the oscillator's fast rise time or This allows selection of the minimum operating current of the oscillator. Dual bandwidth crystal controlled oscillator However, in order to perform the above separation, multiple C Connecting multiple transconductance amplifiers composed of MOS inverters in parallel It will be appreciated that this also provides a multi-bandwidth crystal controlled oscillator. one or Multiple transconductance amplifiers can be selected to obtain multiple amplifier configurations. Ru. This allows you to drive specific crystals or operate over a wide frequency range. freedom of choice in choosing the specific amplifier configuration needed to different Cutting crystals requires different driving requirements, and for example 32kHz to 2 Additional drive requirements are required for stable operation at frequencies of 0 MHz. Become. By using the BWC input, the amplifier configuration can be switched. , manual frequency switching, and similar performance in amplifier configurations. will be obtained.
第３図は、本発明のデュアル帯域幅水晶制御発振器２００のＣＭＯＳ集積回路構 成の電気概略図である。デュアル帯域幅水晶制御発振器の動作については第２図 で説明しているので、以下の説明は図示の新たな構成素子とその機能にとどめる ものとする。ＣＭＯＳインバータ２１８は、４つのＭＯＳトランジスタ３０２， ３０４，３０６，３０８およびＣＭＯＳインバータ３１０によって構成される。FIG. 3 shows a CMOS integrated circuit structure of a dual bandwidth crystal controlled oscillator 200 of the present invention. FIG. Figure 2 shows the operation of the dual bandwidth crystal controlled oscillator. The following explanation will be limited to the new components shown and their functions. shall be taken as a thing. The CMOS inverter 218 includes four MOS transistors 302, 304, 306, 308 and a CMOS inverter 310.
ＭＯＳトランジスタ３０２はＰチャンネル・トランジスタであり、ＭＯＳ）ラン ジスタ３０４はＮチャンネル・トランジスタであり、これらのトランジスタは従 来のＣＭＯＳインバータとして接続され、その入力はＭＯＳ）ランジスタ３０４ のゲート電極に結合されたＭＯＳトランジスタ３０２のゲート電極であり、その 出力はＭＯＳ）ランジスタ３０４のドレイン電極に結合されたＭＯＳトランジス タ３０２のドレイン電極である。ＭＯＳ）ランジスタ３０２のソース電極はＰチ ャンネルＭＯＳトランジスタ３０６のドレイン電極に結合し、ＭＯＳトランジス タ３０４のソース電極はＮチャンネルＭＯＳトランジスタ３０８のドレイン電極 に結合する。ＭＯＳ）ランジスタ３０６のソース電極はＶＤ。または電源電圧に 結合し、ＭＯＳ）ランジスタ３０８のソース電極はコモンまたは接地電位に結合 される。ＭＯＳトランジスタ３０８のゲート電極はインバータ３１０の出力に結 合し、ＭＯＳ）ランジスタ３０６のゲート電極はインバータ３１０の入力に結合 し、この入力はさらにＣＭＯＳ ＮＡＮＤゲート２２２の制御信号出力２２０に 結合する。MOS transistor 302 is a P-channel transistor; The transistors 304 are N-channel transistors; It is connected as a conventional CMOS inverter, and its input is a MOS) transistor 304. is the gate electrode of the MOS transistor 302 coupled to the gate electrode of the MOS transistor 302; The output is a MOS transistor coupled to the drain electrode of transistor 304. This is the drain electrode of the transistor 302. MOS) The source electrode of the transistor 302 is a P-chip. It is coupled to the drain electrode of the channel MOS transistor 306, and the MOS transistor The source electrode of the transistor 304 is the drain electrode of the N-channel MOS transistor 308. join to. The source electrode of the transistor 306 (MOS) is at VD. or to the supply voltage (MOS) transistor 308 source electrode is coupled to a common or ground potential. be done. The gate electrode of MOS transistor 308 is connected to the output of inverter 310. The gate electrode of transistor 306 is coupled to the input of inverter 310. This input is further sent to the control signal output 220 of the CMOS NAND gate 222. Join.
論理０レベル信号がＢＷＣ入力２２４または０５ＯＮ人力２０４のいずれかに印 加されると、ＣＭＯＳ ＮＡＮＤゲート２２２の出力は論理ルベルになる。この 論理ルベル信号はＭＯＳ）ランジスタ３０６のゲート電極に印加され、このトラ ンジスタをオフにし、またインバータ３１０の入力にも印加される。インバータ ３１０の出力は論理０レベルになり、これはＭＯＳ）ランジスタ３０８のゲート に印加され、ＭＯＳ）ランジスタ３０８をオフにする。A logic 0 level signal is printed on either BWC input 224 or 05ON input 204. When added, the output of CMOS NAND gate 222 becomes a logic level. this The logic level signal is applied to the gate electrode of the MOS transistor 306, and this transistor is also applied to the input of inverter 310. inverter The output of 310 goes to a logic 0 level, which is the gate of transistor 308 (MOS). is applied to turn off transistor 308 (MOS).
ＭＯＳ）ランジスタ３０６，３０ｇは、オフになると、当技術で周知のようにＣ ＭＯＳイイバータ２１８を３状態または高インピーダンス出力モードにすること により、分離手段の一部を形成し、ＭＯＳ）ランジスタ３０２，３０４によって 構成される第２相互コンダクタンス増幅器をＣＭＯＳインバータ２０２によって 構成される第１相互コンダクタンス増幅器から実質的に分離する。ＣＭＯＳイン バータ３１０は、分離手段を与える回路の残りの部分を構成する。MOS) transistors 306, 30g, when turned off, turn off C as is well known in the art. Placing MOS converter 218 in three-state or high-impedance output mode MOS) transistors 302 and 304 form part of the isolation means. A second transconductance amplifier configured by a CMOS inverter 202 substantially separate from the configured first transconductance amplifier. CMOS in Inverter 310 constitutes the remainder of the circuit that provides the isolation means.
ＣＭＯＳインバータ２１８のＰチャンネル・トランジスタとＮチャンネル・トラ ンジスタのゲート形状は、第３図において１５０／３と６５／３としてそれぞれ 示され、各ＭＯ５）ランジスタのゲート長に対する相対的なゲート輻を示してお り、ＣＭＯＳインバータ２０２の場合、ＰチャンネルＭＯ５）ランジスタは４０ ／３であり、ＮチャンネルＭＯ３）ランジスタは１８／３である。ＣＭＯＳイン バータ２０２とＣＭＯＳインバータ２１８とは共に１つの集積回路チップ上に集 積されるので、ＣＭＯＳインバータ２１８がイネーブルになると、実質的により 大きな形状のＣＭＯＳインバータが実質的に形成される。第１表は、ＣＭＯＳイ ンバータ２０２，２１８の選択的制御から導かれるいくつかの重要な発振器性能 のパラメータを示す。P-channel transistor and N-channel transistor of CMOS inverter 218 The gate shapes of the resistor are 150/3 and 65/3 in Figure 3, respectively. and shows the gate radius relative to the gate length of each MO5) transistor. In the case of the CMOS inverter 202, the P-channel MO5) transistor is 40 /3, and the N-channel MO3) transistor is 18/3. CMOS in Both inverter 202 and CMOS inverter 218 are integrated on one integrated circuit chip. When CMOS inverter 218 is enabled, substantially more A large-format CMOS inverter is essentially formed. Table 1 shows the CMOS Some important oscillator performances derived from selective control of inverters 202, 218 Indicates the parameters of
発振器の電流消費 発振器立ち上がり時間低帯域幅 ８０μＡ １５ミリ秒 高帯域幅 １４５μＡ ３．５ミリ秒 第１表 第１表かられかるように、電流消費はほぼ２倍になり、その結果、高帯域幅の水 晶発振器の発振器立ち上がり時間は、低帯域幅の水晶発振器に比べて５分の１に 短縮される。Oscillator current consumption Oscillator rise time Low bandwidth 80μA 15ms High bandwidth 145μA 3.5ms Table 1 As can be seen from Table 1, the current consumption almost doubles, resulting in high bandwidth The oscillator rise time of a crystal oscillator is one-fifth that of a low-bandwidth crystal oscillator. be shortened.
表中の発振器の電流消費および立ち上がり時間は、動作周波数的４．２ＭＨｚ、 電源電圧２，８ｖで動作する水晶発振器の一般的な値である。実際に得られる発 振器の電流消費は、発振器動作周波数と、製造業者ごとに大きく異なる発振器水 晶（第３図には図示せず）は、水晶発振器入力（Ｏ３ＣＩ）３１８と水晶発振器 出力（Ｏ５ＣＯ）３２０とを介してデュアル帯域幅水晶発振器に結合される。入 力限流抵抗３１４，３１６と＃電保護ダイオード（図示せず）とによって静電保 護が施されており、これらは当業者には周知のものである。The current consumption and rise time of the oscillator in the table are based on the operating frequency of 4.2MHz, This is a typical value for a crystal oscillator that operates with a power supply voltage of 2.8V. The actual output The current consumption of the oscillator depends on the oscillator operating frequency and the oscillator water, which varies widely from manufacturer to manufacturer. A crystal (not shown in Figure 3) connects the crystal oscillator input (O3CI) 318 and the crystal oscillator input (O3CI). The output (O5CO) 320 is coupled to a dual bandwidth crystal oscillator. Enter Electrostatic protection is provided by force current limiting resistors 314 and 316 and #electrostatic protection diodes (not shown). protections are well known to those skilled in the art.
本発明の好適な実施例では、動作中のデュアル帯域幅水晶発振器の出力は、実質 的にｖＤｏと接地との間の電圧振幅を有する実質的に正弦出力電圧である。波形 整形手段として動作するバッファ増幅器３２２は、発振器からの方形波出力を与 え、他の外部電子回路に結合する。本発明の好適な実施例では、バッファ３２２ は３つのＣＭＯＳインバータ３２４，３２６，３２８であることが好ましく、こ れらのＣＭＯＳインバータは波形整形機能を果たし、当業者に周知の方法で発振 器の出力上の駆動レベルを最小限に抑えるように設計される。In a preferred embodiment of the invention, the output of the dual bandwidth crystal oscillator during operation is substantially is a substantially sinusoidal output voltage with a voltage swing between vDo and ground. Waveform A buffer amplifier 322, acting as a shaping means, provides a square wave output from the oscillator. , to couple to other external electronic circuits. In a preferred embodiment of the invention, buffer 322 are preferably three CMOS inverters 324, 326, 328; These CMOS inverters perform waveform shaping functions and generate oscillations in a manner well known to those skilled in the art. designed to minimize the drive level on the output of the device.
第４図は、従来の発振器に適用した本発明の好適な実施例の１つ、すなわちプロ グラム可能なデュアル帯域幅水晶制御発振器４００の電気ブロック図である。プ ログラム可能なデュアル帯域幅水晶制御発振器４００の動作は、動作タイミング 図である＃６図と共に参照することにより最もよく理解される。第６図に示され るように、０５ＯＮ信号が論理０レベルの場合、ＣＭＯＳインバータ２０２によ って構成される第１相互コンダクタンス増幅器と、ＣＭＯＳインバータ２１８に よって構成される第２相互コンダクタンス増幅器とは、上記のように共にオフに なり、発振器をディセーブルにする。第４図のプログラム可能なデュアル） 帯 域幅水晶制御発振器４００には３つの動作モードが選択可能である。これらのモ ードを第２表に示す。FIG. 4 shows one of the preferred embodiments of the present invention applied to a conventional oscillator; 4 is an electrical block diagram of a programmable dual bandwidth crystal controlled oscillator 400. FIG. P The operation of the programmable dual bandwidth crystal controlled oscillator 400 is based on the operating timing. This is best understood by reference to Figure #6. As shown in Figure 6 As shown in FIG. 2, when the 05ON signal is at logic 0 level, a first transconductance amplifier configured with a CMOS inverter 218; Therefore, the second transconductance amplifier configured as above is both turned off. and disables the oscillator. Figure 4 programmable dual) band The bandwidth crystal controlled oscillator 400 has three selectable modes of operation. These models The codes are shown in Table 2.
０５２ ０５１ 帯域幅 ０ ０ 低帯域幅動作のみ ０ １ 高帯域幅動作のみ １ ｘ 自動帯域幅動作 第２表 最初の２つの動作モードの動作について第５図と共に詳細に説明する。第４図と 第６図とに基づくこの説明では、自動帯域幅動作モードについて説明する。第６ 図に示すように、０５２は発振器制御動作全体を通して常に論理ルベルに維持さ れ、Ｏ８１は論理ｌレベル入力が論理０レベル入力のいずれかを有するように示 されている。発振器４００がディセーブルになると、以下で詳細に説明するよう ニ論理ルベルがＢＷＣ入力に印加される。論理ルベルが０５ＯＮ人力に印加され ると、ＮＡＮＤゲート２２２に対するＢＷＣ入力と０３ＯＮ入力とが共に高レベ ルになり、第３図で説明した高帯域幅動作が選択され、第２相互コンダクタンス 増幅器２１８が第１相互コンダクタンス増幅器２０２に結合される。第１および 第２相互コンダクタンス増幅器はイネーブルになり、発振器が発振を開始できる ようになる。発振器出力は、論理ルベルが０５ＯＮ入力に印加された直後に、動 作周波数Ｆ。でスイッチングを開始する。バッファ３２２の出力は第４図のプロ グラマブル状態検出器４０２によってモニタされ、Ｏ８２として前もって選択さ れた入力は論理ルベルになり、Ｏ８１のレベルはいずれでもよい。第６図に示す ようにバッファ出力のいくつかの遷移が生じ、発振器が起動したことを示すと、 プログラマブル状態検出器は論理Ｏレベルに切り換わり、この論理ＯレベルはＢ ＷＣ人力に戻される。デュアル帯域幅水晶制御発振器が高帯域幅モードにある全 時間は、本発明の好適な実施例では約３ミリ秒である。デュアル帯域幅水晶発振 器は、論理０レベルがＢＷＣ入力に印加されると高帯域幅モードから低帯域幅モ ードに切り換わる。発振器４００は、第６図に示すように、論理Ｏレベルが０５ ＯＮ入力に印加されて再度ディセーブルになるまで、低帯域幅モードに維持され る。ＢＷＣ入力が低レベルに維持されている間、デュアル帯域幅水晶発振器の電 流消費は最低レベルになり、発振器を高速起動するのに必要な電流消費量に比べ 電流消費は最小限に抑えられる。052 051 Bandwidth 0 0 Low bandwidth operation only 0 1 High bandwidth operation only 1 x automatic bandwidth operation Table 2 The operation of the first two modes of operation will be explained in detail in conjunction with FIG. Figure 4 and In this discussion based on FIG. 6, an automatic bandwidth mode of operation will be described. 6th As shown, 052 is always maintained at a logic level throughout the oscillator control operation. and O81 indicates that a logic 1 level input has either a logic 0 level input. has been done. When oscillator 400 is disabled, the A logical level is applied to the BWC input. Logic rubel is applied to 05ON human power Then, both the BWC input and the 03ON input to the NAND gate 222 are at high level. 3, the high bandwidth operation described in Figure 3 is selected, and the second transconductance An amplifier 218 is coupled to first transconductance amplifier 202. 1st and The second transconductance amplifier is enabled and the oscillator can start oscillating. It becomes like this. The oscillator output is activated immediately after the logic level is applied to the 05ON input. Operation frequency F. Start switching with . The output of buffer 322 is as shown in FIG. monitored by the programmable state detector 402 and preselected as O82. The input input becomes a logic level, and the level of O81 can be any level. Shown in Figure 6 When some transitions in the buffer output occur, indicating that the oscillator has started, The programmable status detector switches to a logic O level, and this logic O level is B Returned to WC human power. The dual-bandwidth crystal-controlled oscillator is in high-bandwidth mode. The time is approximately 3 milliseconds in the preferred embodiment of the invention. Dual bandwidth crystal oscillator The device switches from high bandwidth mode to low bandwidth mode when a logic 0 level is applied to the BWC input. mode. The oscillator 400 has a logic O level of 05 as shown in FIG. It remains in low bandwidth mode until it is disabled again by applying it to the ON input. Ru. While the BWC input is held low, the dual bandwidth crystal oscillator power is The current consumption is at the lowest level compared to the current consumption required to start up the oscillator quickly. Current consumption is kept to a minimum.
要するに、状態検出器回路をデュアル帯域幅水晶発振器に追加すると、バッテリ 節電動作シーケンスの場合と同様に、発振器は繰り返しオン／オフすることがで き、しがも高ｔｔＬを短期間印加することにより発振器の高速立ち上がりが保証 され、その後発振器の発振は比較的低い電流消費で維持される。In short, adding a condition detector circuit to a dual bandwidth crystal oscillator will The oscillator can be turned on and off repeatedly, as in the power-saving operation sequence. However, by applying a high ttL for a short period of time, a fast rise of the oscillator is guaranteed. The oscillator oscillation is then maintained with relatively low current consumption.
第５図は、従来のまたは非合成水晶発振器で用いるのに適した、本発明のプログ ラマブル状態検出器の電気概略図である。第５図は、第６図を参照することによ り最もよく理解され、第６図はプログラマブル状態検出器の動作中のすべてでは ないが一部のタイミング波形を示す。上述のように、第５図のプログラマブル状 態検出器４０２は、＃２表に記載する３つの動作モードを与える。各動作モード について個別に詳細に説明する。FIG. 5 shows a program of the present invention suitable for use in conventional or non-synthetic crystal oscillators. FIG. 2 is an electrical schematic diagram of a rumble state detector. Figure 5 can be obtained by referring to Figure 6. Figure 6 shows the programmable condition detector during operation. Although not shown, some timing waveforms are shown. As mentioned above, the programmable shape of FIG. The state detector 402 provides three modes of operation listed in Table #2. Each operation mode Each will be explained in detail.
第２表に示すプログラマブル状態検出器の第１動作モードは、低帯域幅のみの動 作である。この場合、Ｏ５２人力４０４は論理０レベル信号であり、Ｏ３１人力 ４０６も論理Ｏレベル信号である。論理０レベル信号がＯ８２人力に印加される と、ＣＭＯＳインバータ５０２の入力は、ＣＭＯ５ＮＡＮＤゲート５０４に対す る入力と同様に、論理Ｏレベルになる。ＣＭＯＳインバータ５０２の出力では論 理ｌとなり、これはＣＭＯ５ＮＡＮＤゲート５０６に対する入力として印加され る。ＣＭＯ５ＮＡＮＤゲート５０６に対する他方の入力は０５１人力から印加さ れ、これは論理Ｏレベル入力である。従って、ＣＭＯＳ ＮＡＮＤゲート５０６ の出力は論理ルベルになり、これはＣＭＯＳ ＮＡＮＤゲート５０８に対する入 力として印加される。The first mode of operation of the programmable condition detector shown in Table 2 is low bandwidth only operation. It is made by In this case, O52 manual power 404 is a logic 0 level signal, and O31 manual power 404 is a logic 0 level signal. 406 is also a logic O level signal. A logic 0 level signal is applied to O82 human power. and the input of CMOS inverter 502 is connected to CMO5NAND gate 504. It becomes a logic O level, similar to the input input. The output of CMOS inverter 502 is This is applied as an input to the CMO5NAND gate 506. Ru. The other input to CMO5NAND gate 506 is applied from 051 human power. , this is a logic O level input. Therefore, CMOS NAND gate 506 The output of is a logic level, which is the input to CMOS NAND gate 508. Applied as a force.
Ｏ５２から印加されるＣＭＯＳ ＮＡＮＤゲート５０４に対する入力はこの時点 で論理０レベルであるので、ＣＭＯＳ ＮＡＮＤゲート５０４の出力は、他方の ゲート人力に印加される信号状態にかかわらず、論理ルベルになる。At this point, the input to the CMOS NAND gate 504 is applied from O52. Since the output of the CMOS NAND gate 504 is at logic 0 level, the output of the other Regardless of the signal state applied to the gate power, it will be a logic level.
ＣＭＯＳ ＮＡＮＤゲート５０８に対する両方の入力が論理ルベルの場合、ＣＭ ＯＳ ＮＡＮＤゲート５０８の出力は論理Ｏレベルになる。上記の説明から、論 理Ｏレベルがデュアル帯域輻水晶制御発振器２００のＢＷＣ入力に印加されると 、第２相互コンダクタンス増幅器はディセーブルになり、発振器水晶を有する回 路内には第１相互コンダクタンス増幅器のみが残る。上記の説明から、これは低 帯域幅モードとして説明されており、このモードでは発振器は最小電流レベルで 動作して、確実な水晶発振を維持している。If both inputs to CMOS NAND gate 508 are logic levels, CM The output of the OS NAND gate 508 becomes a logic O level. From the above explanation, the argument When an optical O level is applied to the BWC input of the dual band crystal controlled oscillator 200, , the second transconductance amplifier is disabled and the circuit with the oscillator crystal Only the first transconductance amplifier remains in the path. From the above explanation, this is a low Described as bandwidth mode, in this mode the oscillator runs at a minimum current level. It operates and maintains reliable crystal oscillation.
第２表に示すプログラマブル状態検出器の第２動作モードは、高帯域幅のみの動 作である。この場合、Ｏ８２入力４０４は論理Ｏレベル信号のままであり、Ｏ５ １入力４０６は論理ルベル信号である。論理Ｏレベル信号がＯ８２人力に印加さ れると、ＣＭＯＳインバータ５０２に対スる入力は、ＣＭＯＳ ＮＡＮＤゲート ５０４に対する入力と同様に、論理Ｏレベルになる。ＣＭＯＳインバータ５０２ の出力では論理１となり、これはＣＭＯＳ ＮＡＮＤゲート５０６に対する入力 として印加される。ＣＭＯＳ ＮＡＮＤゲート５０６に対する他方の入力はＯ５ １人力から印加され、これも論理ルベル入力である。従って、ＣＭＯＳ ＮＡＮ Ｄゲート５０６の出力は論理０レベルになり、これはＣＭＯＳ ＮＡＮＤゲート ５０８に対する入力として印加される。Ｏ８２人力から印加されるＣＭＯＳ Ｎ ＡＮＤゲート５０４に対する入力はこの時点で論理０レベルであるので、ＣＭＯ Ｓ ＮＡＮＤゲート５０４の出力は、他方のゲート入力に印加される信号状態に かかわらず、論理ルベルになる。ＣＭＯＳ ＮＡＮＤゲート５０８に対する一方 の入力が論理ルベルであり、もう一方の入力が論理Ｏレベルである場合、ＣＭＯ Ｓ ＮＡＮＤゲート５０８の出力は論理ルベルになる。上記の説明から、論理ル ベルがデュアル帯域輻水晶制御発振器２００のＢＷＣ入力に印加されると、第２ 相互コンダクタンス増幅器はイネーブルになり、発振器水晶を有する回路内の第 １相互コンダクタンス増幅器の利得を増大させる。上記の説明から、これは高帯 域幅モードとして説明されており、このモードでは発振器は最大電流レベルで動 作して、発振器の高速立ち上がり時間を保証する。The second mode of operation of the programmable condition detector shown in Table 2 is high bandwidth only operation. It is made by In this case, O82 input 404 remains a logic O level signal and O5 One input 406 is a logic level signal. A logic O level signal is applied to O82 , the input to the CMOS inverter 502 is a CMOS NAND gate. Similar to the input to 504, it will be at a logic O level. CMOS inverter 502 is a logic 1 at the output of , which is the input to CMOS NAND gate 506. is applied as . The other input to the CMOS NAND gate 506 is O5 It is applied by one person and is also a logic level input. Therefore, CMOS NAN The output of D gate 506 becomes a logic 0 level, which is a CMOS NAND gate. 508. CMOS N applied from O82 manual power Since the input to AND gate 504 is at a logic 0 level at this point, CMO The output of the S NAND gate 504 is dependent on the signal state applied to the other gate input. Regardless, it becomes a logical label. One side for CMOS NAND gate 508 If the input of CMO is a logic level and the other input is a logic O level, then The output of S NAND gate 508 becomes a logic level. From the above explanation, the logic When a bell is applied to the BWC input of the dual band crystal controlled oscillator 200, the second The transconductance amplifier is enabled and the first transconductance amplifier in the circuit with the oscillator crystal is 1 Increase the gain of the transconductance amplifier. From the above explanation, this is a high band Described as bandwidth mode, in which the oscillator operates at its maximum current level. to ensure fast rise time of the oscillator.
第２表に示すプログラマブル状態検出器の第３動作モードは、自動帯域幅動作モ ードである。この場合、Ｏ５２入力４０４は論理ルベル信号であり、Ｏ５１入力 ４０６は論理ルベル信号または論理Ｏレベル信号である。論理ルベル信号が０５ ２人力に印加されると、ＣＭＯＳインバータ５０２に対する入力は、ＣＭＯＳ ＮＡＮＤゲート５０４に対する入力と同様に、論理ルベルになる。ＣＭＯＳイン バータ５０２の出力では論理０となり、これはＣＭＯＳ ＮＡＮＤゲート５０６ に対する入力として印加される。ＣＭＯＳ ＮＡＮＤゲート５０６に対する他方 の入力は、０５１人力から印加される。ＣＭＯＳインバータ５０２の出力は論理 Ｏレベル信号であるので、ＣＭＯＳ ＮＡＮＤゲート５０６の出力は、ＣＭＯＳ ＮＡＮＤゲート５０８に対する入力として印加されるＯ８１入力信号にかかわ らず、論理ルベルである。Ｏ８２人力から印加されるＣＭＯＳ ＮＡＮＤゲート ５０４に対する入力はこの時点で論理ルベルであるので、ＣＭＯＳ ＮＡＮＤゲ ート５０４に対する第２人力における信号が出力状態を決定する。The third operating mode of the programmable condition detector shown in Table 2 is the automatic bandwidth operating mode. It is a code. In this case, the O52 input 404 is a logic level signal and the O51 input 406 is a logic level signal or a logic O level signal. Logical level signal is 05 When applied to 2-power, the input to CMOS inverter 502 is CMOS Similar to the input to NAND gate 504, it becomes a logic level. CMOS in At the output of the inverter 502 there is a logic 0, which is the result of the CMOS NAND gate 506 is applied as an input to The other side for CMOS NAND gate 506 The input is applied from 051 human power. The output of CMOS inverter 502 is logic Since it is an O level signal, the output of the CMOS NAND gate 506 is Regardless of the O81 input signal applied as an input to NAND gate 508 It is a logical rubel. CMOS NAND gate applied from O82 human power Since the input to 504 is a logic level at this point, it is a CMOS NAND gate. The signal at the second human input to port 504 determines the output state.
上記の説明から、第６図に示すようにデュアル帯域輻発振器に対する０５ＯＮ入 力が低レベルの場合、発振器はディセーブルになる。論理Ｏレベル信号はＤフリ ップフロップ５１０，５１２のリセット入力にも印加され、Ｄフリップフロップ ５１０，５１２のＱ出力においてフリップフロップを論理Ｏレベルにリセットす る。この状態は、リセット入力レベルが論理Ｏレベルである限り継続し、これは 装置がバッテリ節電モードである場合に生じる。Ｄフリップフロ７プ５１２のＱ バー出力は論理ルベルになり、これはＣＭＯＳ ＮＡＮＤゲート５０４の入力に 印加される。From the above explanation, it can be seen that the 05ON input to the dual band radiation oscillator is as shown in Figure 6. If the power is at a low level, the oscillator will be disabled. Logic O level signal is D free It is also applied to the reset inputs of D flip-flops 510 and 512, and Resetting the flip-flop to a logic O level at the Q outputs of 510 and 512 Ru. This condition continues as long as the reset input level is a logic O level, which is Occurs when the device is in battery save mode. Q of D flip-flop 7p512 The bar output becomes a logic level, which is input to the CMOS NAND gate 504. applied.
上記の説明から、他方の入力も論理ルベルになるので、ＣＭＯＳ ＮＡＮＤゲー ト５０４の出力は論理Ｏレベルになり、これはＣＭＯＳ ＮＡＮＤゲート５０８ に対する入力として印加される。ＣＭＯＳ ＮＡＮＤゲート５０８に対する一方 の入力が論理０レベルの場合、ＣＭＯＳ ＮＡＮＤゲート５０８の出力は論理ル ベルになる。上記の説明から、論理ルベルがデュアル帯域輻水晶制御発振器２０ ０のＢＷＣ入力に印加されると、第２相互コンダクタンス増幅器はイネーブルに なり、発振器水晶を有する回路内の第１相互コンダクタンス増幅器の利得を増大 させる。上記の説明から、これは高帯域幅モードとして説明されており、このモ ードでは発振器は最大電流レベルで動作して、発振器の高速立ち上がり時間を保 証する。その結果、上記の状態は、バッテリ節電モードをアクティブ状態に維持 しつつ、デュアル帯域幅水晶発振器を高帯域幅モードにする。From the above explanation, the other input is also a logic level, so the CMOS NAND game The output of gate 504 becomes a logic O level, which is the output of CMOS NAND gate 508. is applied as an input to One side for CMOS NAND gate 508 When the input of CMOS NAND gate 508 is a logic 0 level, the output of CMOS NAND gate 508 is a logic logic 0 level. Become a bell. From the above description, it can be seen that the logic level is dual band crystal controlled oscillator 20 When applied to the BWC input of 0, the second transconductance amplifier is enabled. increases the gain of the first transconductance amplifier in the circuit with the oscillator crystal let From the above description, this is described as high bandwidth mode and this model In the I testify. As a result, the above condition will keep the battery power saving mode active while placing the dual-bandwidth crystal oscillator in high-bandwidth mode.
バッテリ節電モードが非アクティブにされると、論理ルベルが０３ＯＮ入力に印 加され、デュアル帯域幅水晶発振器が高帯域幅モードで動作開始することを可能 にする。When battery save mode is deactivated, a logic level is printed on the 03ON input. is added, allowing the dual-bandwidth crystal oscillator to start operating in high-bandwidth mode. Make it.
クロック出力３３０はＣＭＯＳ ＮＯＲゲート５１４の一方の入力に印加され、 もう一方の入力はＤフリップフロ・ノブ５１２のＱ出力から印加され、このＱ出 力は上記のようにこの時点で論理０レベルである。クロック出力３３０の最初の 正の遷移において、ＣｕＯ２ＮＯＲゲート５１４の出力は論理０レベルになり、 Ｄフリップフロップ５１０をクロックする。Ｄ入力はＤフリップフロップ５１０ のＱバー出力から印加される論理ルベルなので、Ｄフリップフロップ５１０のＱ 出力は論理ルベルになる。クロック出力３３０の次の正の遷移において、ＣｕＯ ２ＮＯＲゲート５１４の出力は再度論理Ｏレベルになり、Ｄフリップフロップ５ １０を再度クロックする。Ｄ入力はＤフリップフロップ５１０のＱバー出力がら 印加される論理０レベルなので、Ｄフリップフロップ５１０のＱ出力は論理０レ ベルになり、これはＤフリップフロップ５１２をクロックする。Ｄフリップフロ ップの０人力は論理ルベルなので、Ｑ出力は論理ｌレベルになり、これはＣｕＯ ２ＮＯＲゲート５１４に対する入力として印加され、Ｄフリップフロップ５１０ ，５１２のそれ以上のクロック動作を不能にする。ＤフリップフロップのＱバー 出力は論理０レベルとなり、これはＣｕＯ２ＮＡＮＤゲート５０４の入力に印加 され、出力を論理ｌレベルにし、これはＣｕＯ３ＮＡＮＤゲート５０８に対する 一方の入力として印加される。上述のように、ＣｕＯ３ＮＡＮＤゲート５ｏ８に 対するもう一方の入力も論理ルベルであり、出力を論理Ｏレベルにし、この出力 はデュアル帯域幅水晶発振器のＢＷＣ入力に結合される。上記の説明がら、その 結果、デュアル帯域幅水晶発振器は低帯域幅モードになり、このモードでは第２ 相互フンダクタンス増幅器はディセーブルになり、発振器の動作は低電流消費モ ードになる。このモードは次のバッテリ節電デユーティ・サイクルが生じるまで 維持され、上述のように、これによってプログラマブル状態検出器がリセットさ れる。上記の説明から、立ち上がり時の発振器の遷移の実際の数は、−例として ２つにとどめているが、任意の数の遷移をモニタして発振器のアクティビティを 判定できることは明らかである。また、モニタする遷移の数が多いほど、発振器 動作の立ち上がリサイクル中に消費されるエネルギも大きくなることは明らかで ある。Clock output 330 is applied to one input of CMOS NOR gate 514; The other input is applied from the Q output of the D flip-flow knob 512; The power is at a logic 0 level at this point as described above. The first of clock outputs 330 In a positive transition, the output of CuO2NOR gate 514 goes to a logic 0 level; Clock D flip-flop 510. D input is D flip-flop 510 Since the logic level is applied from the Q-bar output of D flip-flop 510, The output will be a logical level. At the next positive transition of clock output 330, CuO The output of the 2NOR gate 514 becomes the logic O level again, and the D flip-flop 5 10 again. The D input is the Q bar output of the D flip-flop 510. Because of the logic 0 level applied, the Q output of D flip-flop 510 is a logic 0 level. This clocks the D flip-flop 512. D Flip Flo Since the 0 human power of the top is a logic level, the Q output becomes a logic level, which is CuO 2NOR gate 514 and D flip-flop 510. , 512. Q-bar of D flip-flop The output will be a logic 0 level, which is applied to the input of the CuO2NAND gate 504. is applied to the CuO3 NAND gate 508, making the output a logic low level. Applied as one input. As mentioned above, in CuO3NAND gate 5o8 The other input to the output is also a logic level, making the output a logic O level, and this output is coupled to the BWC input of a dual bandwidth crystal oscillator. According to the above explanation, As a result, the dual-bandwidth crystal oscillator is in a low-bandwidth mode, in which the second The transfundance amplifier is disabled and the oscillator operates in a low current consumption mode. becomes a mode. This mode remains active until the next battery power saving duty cycle occurs. maintained and, as described above, this resets the programmable condition detector. It will be done. From the above explanation, the actual number of oscillator transitions at rise is - for example Although we limit it to two, any number of transitions can be monitored to monitor oscillator activity. It is clear that it can be determined. Also, the more transitions you monitor, the more the oscillator It is clear that the energy consumed during start-up recycling also increases. be.
要するに、デュアル帯域幅水晶発振器の高帯域幅動作モードおよび低帯域輻動作 モードを自動的に選択できる状態検出器を説明してきた。上述のように状態検出 器を用いると、発振器の高速立ち上がりが行なわれ、その後発振器の発振は低い 電流消費で維持される。In short, high bandwidth operation mode and low bandwidth operation of dual bandwidth crystal oscillator We have described a state detector that can automatically select a mode. State detection as described above When the oscillator is used, the oscillator starts up quickly, and then the oscillation of the oscillator is low. Maintained by current consumption.
第７図は、本発明のデュアル帯域幅水晶発振器４００を用いる周波数合成器の電 気ブロック図である。デュアル帯域幅水晶制御発振器４００の応用は非周波数合 成発振器の動作の単純な延長にすぎないことは当業者には明らかであるので、以 下では周波数合成器の動作の簡単な説明しか行なわない。デュアル帯域幅水晶制 御発振器、または基準発振器４００の出力は、Ｎ分周分周器７０２に印加され、 この分周器７０２は入力周波数を適切に分周して基準周波数ＦＲを抽出し、この 基準周波数は位相周波数検波器７０４に対する一方の入力として印加される。位 相周波数検波器７０４に対するもう一方の入力は、Ｎ分周分周器７０６から抽出 される。これら２つの入力周波数は位相周波数検波器７０４によって比較され、 いずれの周波数が他方の周波数より進んでいるかに応じて、その出力においてポ ンプアップ（ＰＵ）またはポンプダウン（Ｐ Ｄ）信号が生成され、この信号は 充電回路７１０に印加される。この充電回路は、コンデンサ７１２両端の電圧を 増加あるいは低下させ、それにより電圧制御発振器７０８の出力周波数を増加あ るいは低下させ、この出力周波数はＮ分周分周器７０６に対する入力として印加 される。この周波数ループの動作についてのより詳細な説明は、米国特許第４， １６７．７１１号”Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ ０ｕｒｐｕｔ Ｓｔａｇｅ ｆｏｒ Ｐｈａｓｅ ＬｏｃｋｅｄＬｏｏｐ’“、Ｓｍｏｏｔにおいてなされ ており、該特許は本発明の譲受人に譲渡されている。FIG. 7 shows the power of a frequency synthesizer using the dual bandwidth crystal oscillator 400 of the present invention. FIG. Applications of the dual bandwidth crystal controlled oscillator 400 include non-frequency combining. As it is clear to those skilled in the art that this is just a simple extension of the operation of a generated oscillator, the following Below we provide only a brief explanation of the operation of the frequency synthesizer. dual bandwidth crystal system The output of the control oscillator or reference oscillator 400 is applied to a divide-by-N frequency divider 702, This frequency divider 702 appropriately divides the input frequency to extract the reference frequency FR. The reference frequency is applied as one input to phase frequency detector 704. rank The other input to the phase frequency detector 704 is extracted from the divide-by-N frequency divider 706. be done. These two input frequencies are compared by a phase frequency detector 704, Depending on which frequency is leading the other, a point is placed at its output. A pump up (PU) or pump down (PD) signal is generated, which is applied to charging circuit 710. This charging circuit maintains the voltage across the capacitor 712. increase or decrease, thereby increasing or decreasing the output frequency of voltage controlled oscillator 708. This output frequency is applied as an input to the divide-by-N frequency divider 706. be done. A more detailed explanation of the operation of this frequency loop can be found in U.S. Pat. No. 167.711 “Phase Detector 0urput Stage For Phase LockedLoop’”, done in Smoot and is assigned to the assignee of this invention.
バッテリ節電動作中、基準発振器４００および関連するループ素子は遮断される 。発振器のアクティビティを判定するためデュアル帯域幅水晶発振器の出力を検 出する必要のあった非合成発振器とは異なり、上述のように、発振器４００とＶ ＣＯ７０８の出力の両方がアクティブになるまで発振器の帯域幅は切り換わらな い。これは、Ｎ分周分周器７０２およびＮ分周分周器７０６の出力を発振器のア クティビティについてモニタするＰＦＤ （位相周波数検波器）ホールドオフ回 路７１４によって実現される。このＰＦＤホールドオフ回路の動作の完全な説明 は、米国特許出願第０７／３２２，３９３号、 ”Ｆｒｅｑｕｅｎｃｙ Ｓｙｎ ｌｈｅｓｉｚｅｒｗｉｔｈ Ｃｏｎｔｒｏｌ ｏｆ ５ｔａｒｔ−ｕｐ Ｂａｔ ｔｅｒｙ ＳａｖｉｎｇＯｐｅｒａｔｉｏｎｓ”、 Ｈｅｒｏｌｄ ｅｔ ａｌ 、においてなされている。周波数合成器と共に用いる場合のデュアル帯域幅水晶 発振器の動作は、上記のものと実質的に同一である。During battery save operations, reference oscillator 400 and associated loop elements are shut off. . Sensing the output of a dual-bandwidth crystal oscillator to determine oscillator activity Unlike the non-synthesized oscillator, which required the oscillator 400 and V The oscillator bandwidth will not switch until both CO708 outputs are active. stomach. This converts the outputs of the divide-by-N frequency divider 702 and the divide-by-N frequency divider 706 to the output of the oscillator. PFD (phase frequency detector) hold-off circuit to monitor activity This is realized by path 714. A complete explanation of the operation of this PFD holdoff circuit No. 07/322,393, “Frequency Syn lhesizer with Control of 5tart-up Bat terry Saving Operations”, Herold et al. It is done in . Dual bandwidth crystal when used with frequency synthesizer The operation of the oscillator is substantially the same as described above.
本発明の特定の実施例について説明してきたが、さらなる修正や改良は当業者に は明らかである。本明細書にて開示され請求された基本原理を維持する一切の修 正は、本発明の範囲および精神に含まれるものとする。Having thus described particular embodiments of the invention, further modifications and improvements will occur to those skilled in the art. is clear. Any modifications that maintain the fundamental principles disclosed and claimed herein. Both are intended to be within the scope and spirit of the invention.
第６図 第７図 国際調査報告Figure 6 Figure 7 international search report
Claims (11)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/380,047 US4896122A (en) | 1989-07-14 | 1989-07-14 | Multiple bandwidth crystal controlled oscillator |
| US380,047 | 1989-07-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05501181A true JPH05501181A (en) | 1993-03-04 |
Family
ID=23499699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2511267A Pending JPH05501181A (en) | 1989-07-14 | 1990-06-04 | Multi-bandwidth crystal controlled oscillator |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4896122A (en) |
| EP (1) | EP0483254A4 (en) |
| JP (1) | JPH05501181A (en) |
| KR (1) | KR960001073B1 (en) |
| CA (1) | CA2053907C (en) |
| WO (1) | WO1991001591A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133801A (en) * | 1996-04-23 | 2000-10-17 | Nec Corporation | Crystal oscillation circuit |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994765A (en) * | 1990-04-04 | 1991-02-19 | North American Philips Corporation | Stabilized gated oscillator utilizing a ceramic resonator |
| US5095289A (en) * | 1990-11-13 | 1992-03-10 | Dallas Semiconductor Corporation | Adjustable crystal controlled oscillator |
| US5644605A (en) * | 1990-11-13 | 1997-07-01 | Dallas Semiconductor Corp. | Jitter attenuator |
| US5208558A (en) * | 1990-11-29 | 1993-05-04 | Kabushiki Kaisha Toshiba | Crystal oscillator having plural inverters disabled after start-up |
| US5155453A (en) * | 1991-05-23 | 1992-10-13 | Samsung Semiconductor, Inc. | Low-power crystal oscillator |
| US5254961A (en) * | 1991-05-23 | 1993-10-19 | Samsung Semiconductor, Inc. | Low-power crystal circuit |
| US5233314A (en) * | 1992-03-27 | 1993-08-03 | Cyrix Corporation | Integrated charge-pump phase-locked loop circuit |
| US5331296A (en) * | 1992-10-16 | 1994-07-19 | National Semiconductor Corporation | Oscillator having controllable frequency compensation for suppressing undesired frequency of oscillation |
| JPH07162229A (en) * | 1993-12-08 | 1995-06-23 | Nec Corp | Oscillation circuit |
| US5453719A (en) * | 1993-12-17 | 1995-09-26 | Nec Corporation | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal |
| US5534826A (en) * | 1994-10-24 | 1996-07-09 | At&T Corp. | Oscillator with increased reliability start up |
| US5557243A (en) * | 1995-04-19 | 1996-09-17 | Lg Semicon Co., Ltd. | Oscillation circuit with power limiting controller |
| GB9607578D0 (en) * | 1996-04-12 | 1996-06-12 | Rolls Royce Plc | Turbine rotor blades |
| US5736904A (en) * | 1996-12-02 | 1998-04-07 | Motorola, Inc. | Automatic trimming of a controlled oscillator in a phase locked loop |
| US5770980A (en) * | 1996-12-23 | 1998-06-23 | Motorola, Inc. | Fast starting oscillator |
| US5909152A (en) * | 1997-02-28 | 1999-06-01 | Texas Instruments Incorporated | Low power CMOS crystal oscillator circuit |
| US5844448A (en) * | 1997-09-12 | 1998-12-01 | Motorola, Inc. | Method and apparatus for optimizing an oscillator start up time |
| US6278336B1 (en) | 1998-02-27 | 2001-08-21 | Texas Instruments Incorporated | Low-current oscillator with hysteresis input buffer |
| JP3337970B2 (en) | 1998-03-06 | 2002-10-28 | 日本プレシジョン・サーキッツ株式会社 | Crystal oscillation circuit and integrated circuit device for crystal oscillation |
| US6121849A (en) * | 1998-07-24 | 2000-09-19 | Motorola Inc. | Oscillator amplifier with frequency based digital multi-discrete-level gain control and method of operation |
| DE19835198A1 (en) * | 1998-08-04 | 2000-02-24 | Zentr Mikroelekt Dresden Gmbh | Process for generating an alternating voltage with a quartz-stabilized frequency and Pierce oscillator amplifier for carrying out the process |
| US6137374A (en) * | 1998-10-15 | 2000-10-24 | Chrysler Corporation | Low power clock oscillator |
| JP4598992B2 (en) * | 2001-06-01 | 2010-12-15 | シチズンホールディングス株式会社 | Crystal oscillation circuit |
| US6924708B2 (en) * | 2002-09-11 | 2005-08-02 | Visteon Global Technologies, Inc. | Oscillator circuit having an expanded operating range |
| US6894577B2 (en) * | 2003-05-05 | 2005-05-17 | International Business Machines Corporation | Apparatus for providing power control to a real-time clock oscillator |
| US7747237B2 (en) * | 2004-04-09 | 2010-06-29 | Skyworks Solutions, Inc. | High agility frequency synthesizer phase-locked loop |
| US7123109B2 (en) * | 2004-12-15 | 2006-10-17 | Intel Corporation | Crystal oscillator with variable bias generator and variable loop filter |
| US20060267644A1 (en) * | 2005-05-24 | 2006-11-30 | Edward Youssoufian | Method and apparatus for loop filter size reduction |
| US7493097B2 (en) * | 2005-07-07 | 2009-02-17 | Skyworks Solutions, Inc. | High dynamic range compact mixer output stage for a wireless receiver |
| US7742753B2 (en) * | 2005-12-28 | 2010-06-22 | Motorola, Inc. | Method and apparatus for operating a mobile communication device coupled with an external power supply for charging a battery of the mobile communication device |
| DE102006009644A1 (en) * | 2006-01-04 | 2007-07-05 | Biotronik Crm Patent Ag | Phase-locked loop for frequency synthesis, has phase detector or phase frequency detector and adjustable oscillator whereby frequency divider is connected with reference oscillator at end side over second switch |
| JP4145332B2 (en) | 2006-03-28 | 2008-09-03 | 日東電工株式会社 | Hard coat film, method for producing hard coat film, optical element and image display device |
| US8379838B2 (en) * | 2007-06-05 | 2013-02-19 | Skyworks Solutions, Inc. | Tone detector |
| US20090131000A1 (en) * | 2007-11-21 | 2009-05-21 | Kuo Yao H | Radio receiver system |
| US20090261914A1 (en) * | 2008-04-17 | 2009-10-22 | Mediatek Inc. | Crystal oscillator circuits |
| US8258886B2 (en) * | 2010-03-30 | 2012-09-04 | Tyco Healthcare Group Lp | System and method for improved start-up of self-oscillating electro-mechanical surgical devices |
| JP2015056730A (en) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | Semiconductor integrated circuit and oscillation system |
| US10367462B2 (en) * | 2017-06-30 | 2019-07-30 | Silicon Laboratories Inc. | Crystal amplifier with additional high gain amplifier core to optimize startup operation |
| US10454420B2 (en) | 2017-06-30 | 2019-10-22 | Silicon Laboratories Inc. | Crystal driver circuit configurable for daisy chaining |
| US10536115B2 (en) | 2017-06-30 | 2020-01-14 | Silicon Laboratories Inc. | Crystal driver circuit with external oscillation signal amplitude control |
| US10574185B2 (en) | 2017-06-30 | 2020-02-25 | Silicon Laboratories Inc. | Crystal driver circuit with core amplifier having unbalanced tune capacitors |
| US10601369B2 (en) | 2018-07-11 | 2020-03-24 | Silicon Laboratories Inc. | Crystal oscillator startup time optimization |
| US10491157B1 (en) | 2018-07-11 | 2019-11-26 | Silicon Laboratories Inc. | Crystal oscillator adaptive startup energy minimization |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123044A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Starting circuit in the oscillation circuit |
| JPS57211582A (en) * | 1981-06-23 | 1982-12-25 | Sanyo Electric Co Ltd | Controlling method for oscillating circuit of electronic timepiece |
| JPS62249218A (en) * | 1986-04-23 | 1987-10-30 | Hitachi Micro Comput Eng Ltd | Semiconductor integrated circuit device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676801A (en) * | 1970-10-28 | 1972-07-11 | Motorola Inc | Stabilized complementary micro-power square wave oscillator |
| US4321562A (en) * | 1979-01-11 | 1982-03-23 | Nippon Electric Co., Ltd. | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series |
| US4282496A (en) * | 1979-08-29 | 1981-08-04 | Rca Corporation | Starting circuit for low power oscillator circuit |
| US4387350A (en) * | 1980-12-24 | 1983-06-07 | Rca Corporation | Watch circuit with oscillator gain control |
| US4370625A (en) * | 1981-01-07 | 1983-01-25 | Motorola, Inc. | Integrated circuit having elements for selectively forming an RC or a crystal oscillator |
-
1989
- 1989-07-14 US US07/380,047 patent/US4896122A/en not_active Expired - Fee Related
-
1990
- 1990-06-04 WO PCT/US1990/003071 patent/WO1991001591A1/en not_active Application Discontinuation
- 1990-06-04 JP JP2511267A patent/JPH05501181A/en active Pending
- 1990-06-04 EP EP19900911584 patent/EP0483254A4/en not_active Withdrawn
- 1990-06-04 CA CA002053907A patent/CA2053907C/en not_active Expired - Fee Related
- 1990-06-14 KR KR1019920700061A patent/KR960001073B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123044A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Starting circuit in the oscillation circuit |
| JPS57211582A (en) * | 1981-06-23 | 1982-12-25 | Sanyo Electric Co Ltd | Controlling method for oscillating circuit of electronic timepiece |
| JPS62249218A (en) * | 1986-04-23 | 1987-10-30 | Hitachi Micro Comput Eng Ltd | Semiconductor integrated circuit device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133801A (en) * | 1996-04-23 | 2000-10-17 | Nec Corporation | Crystal oscillation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2053907C (en) | 1995-07-18 |
| EP0483254A1 (en) | 1992-05-06 |
| US4896122A (en) | 1990-01-23 |
| WO1991001591A1 (en) | 1991-02-07 |
| EP0483254A4 (en) | 1992-10-28 |
| CA2053907A1 (en) | 1991-01-15 |
| KR920704410A (en) | 1992-12-19 |
| KR960001073B1 (en) | 1996-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05501181A (en) | Multi-bandwidth crystal controlled oscillator | |
| JPS61191973A (en) | Semiconductor integrated circuit with testing circuit | |
| EP1179886B1 (en) | Oscillator and method of controlling it | |
| JPH08166834A (en) | Clock generating circuit and microcomputer | |
| JP2000013143A (en) | Oscillation circuit | |
| JPH0563518A (en) | Semiconductor integrated circuit | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| US6888418B2 (en) | Control circuit and method for a crystal oscillator using a timer | |
| JPH10107620A (en) | Clock signal generating circuit | |
| JPH0818338A (en) | Oscillation circuit | |
| JPH0548440A (en) | Semiconductor integrated circuit | |
| JP3105510B2 (en) | Semiconductor integrated circuit | |
| JPH0548968B2 (en) | ||
| JP3228562B2 (en) | Surface acoustic wave oscillator | |
| JPS60105026A (en) | Microcomputer | |
| JPH06162223A (en) | Single chip microcomputer | |
| JPH11186849A (en) | Oscillation circuit | |
| JPH0548334A (en) | Cmos oscillation circuit | |
| JPH0426221A (en) | Oscillation circuit | |
| JPH0763146B2 (en) | Standby circuit | |
| JPS62115921A (en) | Head scaler | |
| JPH0927717A (en) | Oscillation circuit | |
| JP2002016437A (en) | Piezoelectric oscillator | |
| JPH0955656A (en) | Pll circuit | |
| JPH05144945A (en) | Semiconductor integrated circuit |