JPH0548344A - 電力増幅回路 - Google Patents

電力増幅回路

Info

Publication number
JPH0548344A
JPH0548344A JP20169191A JP20169191A JPH0548344A JP H0548344 A JPH0548344 A JP H0548344A JP 20169191 A JP20169191 A JP 20169191A JP 20169191 A JP20169191 A JP 20169191A JP H0548344 A JPH0548344 A JP H0548344A
Authority
JP
Japan
Prior art keywords
circuit
transistor
power
current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20169191A
Other languages
English (en)
Inventor
Takasue Adachi
尚季 安達
Makoto Hasegawa
誠 長谷川
Koji Higashida
康志 東田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20169191A priority Critical patent/JPH0548344A/ja
Publication of JPH0548344A publication Critical patent/JPH0548344A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 本発明は、無線通信機器等に使用される電力
増幅回路に関するものであり、直流電流増幅率、負荷イ
ンピ−ダンス等の変動に対して出力変動が小さい電流検
出形の自動電流制御回路を具備し、他の主要な回路部分
と電力増幅回路の組合せでの使用も、他の主要な回路部
分のみでの使用も可能な半導体集積回路を構成できる、
電力増幅回路を提供することを目的とする。 【構成】 他の主要な回路部分のグランドとは別に、サ
ブストレートと絶縁された接地端子32を設け、電力増
幅用トランジスタ1のエミッタを直接接地端子32へ接
続し、電流検出形の自動電流制御回路のグランドを接地
端子32にとり、その制御電圧を電力増幅用トランジス
タ1のベースに加える。電力増幅回路を使用しない場合
には、接地端子32をグランド34に接続しないことに
より自動電流制御回路及び電力増幅回路での電流消費を
抑える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、主として無線通信機器
等に使用される半導体集積回路化された電力増幅回路に
関するものである。
【0002】
【従来の技術】半導体集積回路による増幅回路には、通
常差動増幅回路が用いられる。しかし出力電力が大き
く、かつ低消費電力が要求される場合には、エミッタ接
地形の増幅回路を採用する必要がある。以下、図3を参
照して従来の増幅回路について説明する。
【0003】図3において、300は半導体増幅用トラ
ンジスタ、301、302はベースバイアス抵抗、30
3はエミッタ抵抗、304はエミッタ接地容量、305
はコレクタ抵抗、306は信号成分阻止用バイパス容
量、307は電源端子、308は接地部、309が入力
信号で、310が増幅出力信号である。
【0004】以上のような構成における回路動作につい
ては説明するまでもない、周知のトランジスタの増幅作
用を得るための基本的な回路である。このような増幅回
路を特に半導体集積回路として構成する場合には、大き
な容量値が得られないため、エミッタ接地容量304に
よる接地の効果、バイパス容量306によるバイパス効
果、また抵抗305による信号成分の損失、半導体増幅
用トランジスタ300の入出力の整合などが問題とな
る。また、エミッタを直接接地した場合には、エミッタ
の接地の効果は改善されるがトランジスタ300の直流
増幅率のバラツキにより流れる電流が大きく変わること
になる。
【0005】またもう1つの例として、電圧、温度等の
変動に対して安定した出力を得るために特に電力増幅回
路に用いられている従来の回路について以下に、図4を
参照して説明する。
【0006】図4において、401は増幅用トランジス
タ、402は増幅用トランジスタ401へ信号を渡す前
段増幅器、403は前段増幅器402のコレクタ電流を
制御する検出電流制御用PNP形トランジスタ、404
はダイオ−ド、405は検出電流制御用PNP形トラン
ジスタ403のべ−スバイアスを設定する可変抵抗器、
406はダイオ−ド、407はツェナ−ダイオ−ド、4
08は電流を制限する抵抗、409はダイオ−ド40
4,406と、可変抵抗器405と、ツェナ−ダイオ−
ド407に流れる電流を設定する抵抗、410は電流検
出用抵抗、411、412はそれぞれ高周波信号成分を
阻止するインダクタ、および容量、413,414は結
合容量、415は増幅用トランジスタ401のベ−スバ
イアスを設定するベ−スバイアス端子、416は電源端
子である。
【0007】以上のような構成において、以下その動作
について説明する。可変抵抗器405によって検出電流
制御用PNP形トランジスタ403のベ−ス電圧を設定
している場合において、電源電圧の変動や温度の変化に
よって増幅用トランジスタ401のコレクタ電流が増
し、出力が増すと、電流検出用抵抗410による電圧降
下が大きくなり、電源端子416と検出電流制御用PN
P形トランジスタ403のベ−ス間の電圧が、ダイオ−
ド404と可変抵抗器405で決められている電圧と等
しくなるように成るため検出電流制御用PNP形トラン
ジスタ403のエミッタ・ベ−ス間電圧が下がり、前段
増幅器402のコレクタ電圧が低下する。そのため、前
段増幅器402の出力が低下し、増幅用トランジスタ4
01の入力電力が減少し、その出力が一定になる方向に
動作する。増幅用トランジスタ401のコレクタ電流が
減少した場合は、前記コレクタ電流が増加した場合と逆
の動作を行い、前段増幅器402の出力を増加させて、
出力一定の方向に動作する。このような電流検出形の自
動電流制御回路は高周波電力増幅回路に用いられ、前段
増幅器402の出力電力を制御する形式をとっていた。
【0008】また回路構成として、従来は、電力増幅回
路は他の回路とは別の半導体集積回路として実現されて
いた。
【0009】
【発明が解決しようとする課題】しかし、図3のような
従来の電力増幅回路の構成では、特に増幅用トランジス
タ300のエミッタの接地が不十分となり、本来得られ
る出力電力や利得が得られず、またエミッタを直接接地
した場合には、特に半導体増幅用トランジスタ401の
直流電流増幅率のバラツキにより、また部品の素子値の
バラツキや温度特性により、半導体増幅用トランジスタ
の電流および出力変動が大きいという課題を有してお
り、大きな出力と低消費電力が得られる電力増幅回路が
半導体集積回路によって実現できないという課題を有し
ていた。また半導体集積回路に内蔵した電力増幅回路を
使用しない場合でも前記電流制御回路と前記電力増幅回
路での電流消費があるため、電力増幅回路を内蔵する場
合と、外部に別に設ける場合とで別々の半導体集積回路
を用いる必要があるという課題を有していた。
【0010】本発明は上記課題を解決するもので、直流
電流増幅率、負荷インピ−ダンス等の変動に対して出力
変動が小さく、前段増幅段のコレクタではなく、電力増
幅段自身のベースを制御する電流検出形の自動電流制御
回路を具備した電力増幅回路を半導体集積回路により実
現し、さらには、半導体集積回路内の電力増幅回路を使
用しない場合には自動電流制御回路及び電力増幅回路で
の電流消費を抑え、他の主要な回路部分と電力増幅回路
の組合せでの使用も、他の主要な回路部分のみでの使用
も可能な半導体集積回路化された電力増幅回路を実現す
ることを目的とするものである。
【0011】
【課題を解決するための手段】本発明は、半導体集積回
路の他の主要な回路部分のグランドとは別に、サブスト
レートと絶縁された接地配線の端子を設け、電力増幅用
トランジスタのエミッタを前記の接地端子へ接続し、主
としてその直流増幅率の補正のため電流検出形の自動電
流制御回路を設け、そのグランドを前記の接地端子にと
り、その制御電圧を前段増幅器のコレクタではなく電力
増幅用トランジスタ自身のベースに加えることで、上記
目的を達成するものである。
【0012】
【作用】本発明は上記構成により、電流検出用抵抗によ
り電力増幅用トランジスタのコレクタ電流の変動分を検
出して検出電流制御用PNP形トランジスタのエミッタ
・ベ−ス間電圧を変化させて、そのコレクタ出力制御電
圧を電力増幅用トランジスタ自身のベ−スバイアス電圧
へ供給することにより、特に、トランジスタの直流電流
増幅率の変動に対して、あるいは負荷インピ−ダンス等
の変動に対して電力増幅用トランジスタに流れる電流を
一定として出力変動を小さくするという作用を有し、電
力増幅回路を使用しない場合には接地配線の端子をグラ
ンドに接続しないことにより自動電流制御回路の電源電
圧及び定電流源回路に電圧がかかっていても自動電流制
御回路と電力増幅回路での電流消費が無視できる程度し
か流れない回路構成としているので、そのままその半導
体集積回路の他の回路部分だけを用いることもできると
いう作用を有する。
【0013】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。図1は本発明の一実施例における電力
増幅回路の回路図である。
【0014】図1において、1は電力増幅用トランジス
タ、2は電流検出用抵抗、3は定電流源回路、4〜6は
それを構成するトランジスタ、7はその電流制限用抵
抗、8は定電流源回路3と電力増幅用トランジスタ1用
の接地配線、9〜11は複数個のダイオード、12は電
流制限用抵抗、13、14はダイオード、15は飽和電
圧を利用するトランジスタ、16はそのトランジスタの
ベース抵抗、17、18は電圧分圧用抵抗、19は検出
電流制御用PNPトランジスタ、20は直流電流増幅用
トランジスタ、21はその出力の供給用抵抗、22はハ
イインピーダンスで制御信号を供給する回路、23〜2
5は整合回路で、23はバイアス供給を兼ね、24は信
号成分阻止を兼ね、25はその他の整合をとる、26は
増幅出力信号、27は電力増幅用トランジスタ1の入力
信号、28はPNPトランジスタ19のエミッタ出力端
子、31は電力増幅用トランジスタ1のコレクタ出力用
端子、32は接地配線8用の出力端子、33は電源、3
4は定電流源回路3用電源、35はグランド、36は半
導体集積回路部分である。
【0015】以上のような構成において、図1を用い
て、以下その動作を説明する。電源電圧が変動しても一
定の端子間電圧を得て基準電圧とするために通常はツェ
ナーダイオードが用いられるが、本実施例では半導体集
積回路で構成するため、複数個のダイオード9〜11を
順方向に接続し、そこに流れる電流を定電流源回路3で
一定として基準電圧を作っている。ここで電源33と検
出電流制御用PNP形トランジスタ19のベースとの間
の電位差は電流検出用抵抗2での電圧降下と検出電流制
御用PNP形トランジスタ19のエミッタ・ベース間電
圧の和であり、それはダイオード14の順方向電圧と飽
和トランジスタ15の飽和電圧と分圧用抵抗18での電
圧降下との和に等しい。なお飽和トランジスタ15のベ
ース・バイアスは電源33から抵抗16によって供給
し、その飽和電圧と抵抗17、18での電圧降下の和は
ダイオード13の順方向電圧と等しく、また抵抗12で
基準電圧と並列に設けたこれらの回路に流れる電流を制
限している。
【0016】電力増幅用トランジスタ1の直流電流増幅
率のバラツキ、電源電圧の変動、温度変化、あるいは負
荷インピーダンスの変動などによって電力増幅用トラン
ジスタ1のコレクタ電流が増加した場合、電流検出用抵
抗2での電圧降下が増加し、基準電圧がほぼ一定である
ため、その時には検出電流制御用PNP形トランジスタ
19のエミッタ・ベース間電圧が減少し、抵抗21を通
じて供給される電力増幅用トランジスタ1のベース電圧
が低下し、そのコレクタ電流を減少させ一定にする方向
に動作し、電力増幅用トランジスタ1のコレクタ電流が
減少した場合は、増加した場合の逆の動作で電流を一定
にする方向に動作することになり半導体集積回路による
電流検出形の自動電流制御回路が構成できたことにな
る。
【0017】ダイオード14はPNP形トランジスタ1
9のエミッタ・ベース間の温度特性をほぼ打ち消すよう
に設けられており、また温度変化に対する飽和電圧の変
化が小さいことを利用して飽和トランジスタ15を電流
検出ループの一部に用いている。電力増幅用トランジス
タ1の出力の整合は、バイアス供給を兼ねたインダクタ
23と信号成分阻止の働きを持つ容量24と整合回路2
5とによってとり、増幅出力信号を端子26から得てい
る。
【0018】接地配線8は接地端子32でグランドに接
続され電力増幅用トランジスタ1と定電流回路3のグラ
ンドとして働き、その配線幅を太くすることで電力増幅
用トランジスタ1の電力特性は確保できる。
【0019】以上本実施例によれば、電流検出ループの
一部にトランジスタ15の飽和電圧を利用し、また基準
電圧用に複数個のダイオード9〜11及び定電流回路3
を用いた、電流検出形の自動電流制御回路を設け、その
制御電圧を電力増幅用トランジスタ1のベースに加える
ことにより、特にトランジスタの直流電流増幅率の変動
に対して、また電源電圧、温度、あるいは負荷インピ−
ダンス等の変動に対して電力増幅用トランジスタ1に流
れる電流を一定として出力変動を小さくすることがで
き、接地配線8の幅を太くすることで電力特性は保た
れ、電力増幅回路を出力電力が大きくでき低消費電力化
ができるエミッタ接地形で半導体集積回路により構成で
きることになる。
【0020】また図2は、電力増幅回路と自動電流制御
回路を使用しない場合の実施例の回路図である。この場
合には、端子28〜32は開放端子となり、接地配線8
はグランド35に接続されない。
【0021】電源33の電圧が、定電流源回路3用の電
源34の電圧より高い場合は、トランジスタ4がカット
オフし、逆に電源32の電圧が低い場合は、トランジス
タ15がカットオフし、ダイオード9〜11、13、1
4が逆バイアスされ、自動電流制御回路に流れる電流を
10nA以下のオーダーに抑えることができる。また、
電力増幅回路には、電流は流れない。
【0022】以上本実施例によれば、接地配線8をグラ
ンド35に接続しないことにより、自動電流制御回路に
電源33の電圧及び定電流源回路3に電源34の電圧が
かかっていても電流消費を10nA以下に抑えることが
できるため、また、電力増幅回路の他、緩衝増幅部、デ
ジタル回路部等、多くの回路を含む半導体集積回路の場
合、電力増幅回路の占有面積が大きくないことから、内
蔵した電力増幅回路を使用する場合はもちろん、使用し
ない場合にも同じ半導体集積回路を用いる際のロスは少
なく両方の場合とも使用可能である。
【0023】なお本実施例では、トランジスタ20を使
用したがPNP形トランジスタ19の電流容量面積が確
保できれば、トランジスタ20は必要ない。また抵抗2
1によりベース入力インピーダンスが十分高い場合は、
回路22、および端子29、30は必要なく、直接抵抗
21によりベースバイアスの供給ができる。またトラン
ジスタ1の入力信号27は、集積回路以外に端子を設け
なくてもよい。
【0024】
【発明の効果】以上のように本発明は、電流検出形の自
動電流制御回路を設け、その制御電圧を電力増幅用トラ
ンジスタのベースに加えることにより、特にトランジス
タの直流電流増幅率の変動に対して、あるいは負荷イン
ピ−ダンス等の変動に対して電力増幅用トランジスタに
流れる電流を一定として出力変動を小さくすることがで
き、電力増幅回路を出力電力が大きくでき低消費電力化
ができるエミッタ接地形で半導体集積回路により構成で
きることになる。また、接地配線をグランドに接続しな
い場合には、無視できる程度の電流消費に抑えることが
でき、その占有面積が大きくないことから電力増幅回路
込みでの使用と、切り離しての使用の選択が可能な半導
体集積回路を実現でき、小形、低消費電力、低価格等に
対するその効果は大きい。
【図面の簡単な説明】
【図1】本発明の第1の実施例における電力増幅回路の
回路図
【図2】本発明の第2の実施例における電力増幅回路の
回路図
【図3】従来の半導体増幅回路の回路図
【図4】従来の自動電流制御回路の回路図
【符号の説明】
1 電力増幅用トランジスタ 2 電流検出用抵抗 3 専用接地配線 8 ダイオード 9 ダイオード 10 ダイオード 14 飽和電圧を利用するトランジスタ 13 ダイオード 16 電圧分圧用抵抗 17 電圧分圧用抵抗 18 検出電流制御用PNPトランジスタ 19 直流電流増幅用トランジスタ 36 定電流源回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電力増幅用トランジスタのコレクタと電
    源の間に電流検出用抵抗を設け、検出電流制御用にPN
    P形トランジスタのエミッタ・ベース間電圧を用い、前
    記検出電流制御用PNP形トランジスタのコレクタから
    の出力制御電圧を前記電力増幅用トランジスタのベース
    へと接続した電流検出形の自動電流制御回路を具備し、
    半導体集積回路の前記自動電流制御回路と前記電力増幅
    用トランジスタ以外の主要な回路部分のグランドとは別
    に、サブストレートとは絶縁された前記電力増幅用トラ
    ンジスタと前記電流制御回路用の接地配線の端子を具備
    することを特徴とする電力増幅回路。
  2. 【請求項2】 自動電流制御回路と電力増幅トランジス
    タ用の接地配線からの出力端子を設け、前記出力端子を
    主要な回路部分のグランドに接続しないで用いることを
    特徴とする請求項1記載の電力増幅回路。
  3. 【請求項3】 検出電流制御用PNP形トランジスタと
    電力増幅用トランジスタのベースとの間にNPN形トラ
    ンジスタを設け、前記検出電流制御用PNP形トランジ
    スタのエミッタにNPN形トランジスタのコレクタが接
    続され、前記検出電流制御用PNP形トランジスタのコ
    レクタに前記NPN形トランジスタのベ−スが接続さ
    れ、前記電力増幅用トランジスタのベースに前記NPN
    形トランジスタのエミッタからの出力が接続されたこと
    を特徴とする請求項1記載の電力増幅回路。
JP20169191A 1991-08-12 1991-08-12 電力増幅回路 Pending JPH0548344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20169191A JPH0548344A (ja) 1991-08-12 1991-08-12 電力増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20169191A JPH0548344A (ja) 1991-08-12 1991-08-12 電力増幅回路

Publications (1)

Publication Number Publication Date
JPH0548344A true JPH0548344A (ja) 1993-02-26

Family

ID=16445309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20169191A Pending JPH0548344A (ja) 1991-08-12 1991-08-12 電力増幅回路

Country Status (1)

Country Link
JP (1) JPH0548344A (ja)

Similar Documents

Publication Publication Date Title
JP3532834B2 (ja) 高周波増幅器バイアス回路、高周波電力増幅器および通信装置
JP3631426B2 (ja) 高出力増幅器
US3939399A (en) Power circuit with shunt transistor
US4327319A (en) Active power supply ripple filter
US7009453B2 (en) Bias current supply circuit and amplification circuit
JP2005512376A (ja) 電流ミラー回路を使用するバイアス補償を有する増幅器
JP2004343244A (ja) 高周波増幅回路
US5150076A (en) Emitter-grounded amplifier circuit with bias circuit
US20050179496A1 (en) Operational amplifier
US4122403A (en) Temperature stabilized common emitter amplifier
JP2612950B2 (ja) トランジスタの飽和防止回路
US4088963A (en) Gain control circuit
US6879214B2 (en) Bias circuit with controlled temperature dependence
US5999050A (en) Differential amplifier, an integrated circuit, and a telephone
US6664856B2 (en) Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit
US4460876A (en) Low consumption, wide-band linear amplifier operating in sliding class A
US6417733B1 (en) High output voltage swing class AB operational amplifier output stage
US8115552B2 (en) Amplifier circuit with step gain
JP2002009559A (ja) ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器
JPH0548344A (ja) 電力増幅回路
US4553107A (en) Current mirror circuit having stabilized output current
JP2765257B2 (ja) 増幅回路
JPH0828617B2 (ja) 半導体増幅回路
JPH04369907A (ja) 高周波増幅回路
CA1126353A (en) Buffer amplifier