JPH0548096A - Thin film transistor - Google Patents
Thin film transistorInfo
- Publication number
- JPH0548096A JPH0548096A JP3197719A JP19771991A JPH0548096A JP H0548096 A JPH0548096 A JP H0548096A JP 3197719 A JP3197719 A JP 3197719A JP 19771991 A JP19771991 A JP 19771991A JP H0548096 A JPH0548096 A JP H0548096A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- thin film
- film transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜トランジスタに係
り、スイッチング機能を有する光センサを構成する素子
として、単体の光センサはもちろん、集積化一次元光セ
ンサ、あるいは二次元センサに利用可能な薄膜トランジ
スタに関わるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, and as an element constituting an optical sensor having a switching function, it can be used not only as a single optical sensor but also as an integrated one-dimensional optical sensor or a two-dimensional sensor. Related to.
【０００２】[0002]
【従来の技術】従来、薄膜トランジスタ（以下ＴＦＴ）
は、液晶ディスプレイ等の駆動用に用いられてきた。そ
の基本構造は、例えば特開昭６２−２６８６２号公報に
記載されている。図１５は従来のＴＦＴの一例の断面図
である。図１５において、１はガラス基板、２はＣｒゲ
ート電極、３は第一の絶縁膜である窒化シリコン（Ｓｉ
Ｎ）のゲート絶縁膜、４はａ−Ｓｉ：Ｈの半導体層、５
はｎ＋ ａ−Ｓｉ：Ｈのオーミックコンタクト層、６は
ソース電極、７はドレイン電極である。ソース電極、お
よびドレイン電極は、Ｃｒ層とＡｌ層との二重積層構造
となっている。素子上方には、チャネル保護膜の働きを
するＳｉＮによる第二の絶縁膜９が設けられている。上
記のごとき従来のＴＦＴにおいては、ａ−Ｓｉ：Ｈ層表
面のソース・ドレイン電極間に当たる部分（図１５の
Ｃ）の電位が不安定となっている。また、図１６に示す
ように、素子上方に第二の絶縁膜を介してゲート補助電
極１０を設けた場合の特性がアイ・イー・イー・イー、
エレクトロン デバイス レターズ、イー・ディー・エ
ル３、（１９８２年）第３５７頁（ＩＥＥＥ Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ ＥＤＬ−３
（１９８２）３５７．）において論じられている。これ
は、ゲート電極とゲート補助電極の電圧（それぞれＶｇ
およびＶｌｓ）を等しくして駆動した場合の特性であ
る。さらにＴＦＴのａ−Ｓｉ：Ｈ層を光電変換層として
利用する光センサ用途の素子構造が、特開平２−９４５
７６号公報に開示されている。これによると、図１７の
ようにゲート電極とソース電極の間に重畳部分をもたな
いように各電極が配置されている。この構造においても
ａ−Ｓｉ：Ｈ層表面のソース・ドレイン電極間に当たる
部分（図１７のＤ）の電位が不安定となっている。2. Description of the Related Art Conventionally, a thin film transistor (hereinafter referred to as a TFT)
Have been used to drive liquid crystal displays and the like. The basic structure is described in, for example, Japanese Patent Application Laid-Open No. 62-26862. FIG. 15 is a sectional view of an example of a conventional TFT. In FIG. 15, 1 is a glass substrate, 2 is a Cr gate electrode, 3 is silicon nitride (Si) which is a first insulating film.
N) gate insulating film, 4 a-Si: H semiconductor layer, 5
Is an ohmic contact layer of n + a-Si: H, 6 is a source electrode, and 7 is a drain electrode. The source electrode and the drain electrode have a double laminated structure of a Cr layer and an Al layer. A second insulating film 9 made of SiN serving as a channel protective film is provided above the element. In the conventional TFT as described above, the potential of the portion corresponding to the source-drain electrodes (C in FIG. 15) on the surface of the a-Si: H layer is unstable. In addition, as shown in FIG. 16, when the gate auxiliary electrode 10 is provided above the element via the second insulating film, the characteristics are as follows:
Electron Device Letters, EDL 3, (1982) p. 357 (IEEE Elec
tron Device Letters EDL-3
(1982) 357. ). This is the voltage of the gate electrode and the gate auxiliary electrode (each Vg
And Vls) are equal and are driven. Furthermore, an element structure for use as an optical sensor in which the a-Si: H layer of TFT is used as a photoelectric conversion layer is disclosed in Japanese Patent Laid-Open No. 2-945.
No. 76 publication. According to this, each electrode is arranged so that there is no overlapping portion between the gate electrode and the source electrode as shown in FIG. Also in this structure, the potential of the portion (D in FIG. 17) corresponding to the source-drain electrode on the surface of the a-Si: H layer is unstable.
【０００３】[0003]
【発明が解決しようとする課題】上記のごとき、従来技
術によるＴＦＴによれば、ａ−Ｓｉ：Ｈ層表面のソース
・ドレイン電極間に当たる部分（図１５のＣ）の電位の
不安定性のため、スイッチングトランジスタ用途のＴＦ
Ｔにおいてはオフ電流値のレベルが不安定になるという
問題があった。また光センサ用途のＴＦＴにおいては、
図１７のＤの電位の不安定性のため暗電流値が大きくな
り、光電変換に置けるダイナミックレンジが大きく取れ
ないという問題があった。またゲート補助電極を用い、
この電圧をゲート電極に加える電圧と等しくした駆動方
法によれば、オンオフ比は増大するもののａ−Ｓｉ：Ｈ
層と第二の絶縁膜の界面の不安定性に起因する動作不安
定性の問題があった。As described above, according to the conventional TFT, the potential instability of the portion (C in FIG. 15) between the source and drain electrodes on the surface of the a-Si: H layer causes instability. TF for switching transistor
At T, there is a problem that the level of the off current value becomes unstable. In the case of TFTs for optical sensors,
Due to the instability of the potential of D in FIG. 17, the dark current value becomes large, and there is a problem that a large dynamic range for photoelectric conversion cannot be obtained. Also, using the gate auxiliary electrode,
According to the driving method in which this voltage is made equal to the voltage applied to the gate electrode, the on-off ratio increases, but a-Si: H
There was a problem of operational instability due to the instability of the interface between the layer and the second insulating film.
【０００４】本発明の目的は、上記問題点を解決する構
造と駆動方法を有するＴＦＴを提供することにある。An object of the present invention is to provide a TFT having a structure and a driving method that solve the above problems.
【０００５】[0005]
【課題を解決するための手段】上記目的を解決するため
に次のような技術的手段を用いた。すなわち、半導体薄
膜に関してゲート電極とは反対側に第二の絶縁膜を介し
てゲート補助電極を設け、これに与える電位を固定して
駆動すればよい。In order to solve the above object, the following technical means were used. That is, the gate auxiliary electrode may be provided on the side of the semiconductor thin film opposite to the gate electrode via the second insulating film, and the potential applied thereto may be fixed and driven.
【０００６】さらにこの点が重要であるが、ゲート補助
電極に与える電圧はソース電極に与える電圧よりも低く
保つことが一層効果的である。Although this point is important, it is more effective to keep the voltage applied to the gate auxiliary electrode lower than the voltage applied to the source electrode.
【０００７】[0007]
【作用】ゲート補助電極に与える固定電圧により、ａ−
Ｓｉ：Ｈ層と第二の絶縁膜の界面部の電位が定まる。従
って、この界面部に電荷が誘起されないように、ゲート
補助電極に与える固定電圧を選択することにより、この
部分を流れる電流成分が抑制される。これによりスイッ
チングトランジスタ用途のＴＦＴにおいてはオフ電流が
安定して低く抑えられ、光センサ用途のＴＦＴにおいて
は暗電流が低く抑えられる。また、不純物準位が多数あ
るこの界面部分をチャネルとして使用することがないの
で動作の安定性が確保される。With the fixed voltage applied to the gate auxiliary electrode, a-
The potential of the interface between the Si: H layer and the second insulating film is determined. Therefore, by selecting the fixed voltage to be applied to the gate auxiliary electrode so that the charge is not induced in this interface portion, the current component flowing in this portion is suppressed. As a result, the OFF current is stably suppressed to be low in the TFT used for the switching transistor, and the dark current is suppressed to be low in the TFT used for the optical sensor. Further, since the interface portion having a large number of impurity levels is not used as a channel, the operation stability is ensured.
【０００８】[0008]
【実施例】（実施例１）以下、本発明の一実施例を図１
により説明する。図１（ａ）は本実施例による薄膜トラ
ンジスタの断面図である。この製造プロセスは次の通り
である。ガラス基板１上にスパッタ法により金属クロム
を厚さ１５０ｎｍで堆積する。これを、通常のホトリソ
グラフィ法によりパターニングを行いゲート電極２を形
成する。ついでＣＶＤ法によりゲート絶縁膜である第一
の絶縁膜層３、半導体層としてのａ−Ｓｉ：Ｈ（水素化
非晶質シリコン）４をそれぞれ３００ｎｍ，２００ｎｍ
の厚さに堆積する。さらに同じくプラズマＣＶＤ法によ
り、オーミックコンタクトを取るためのｎ＋ ａ−Ｓ
ｉ：Ｈ層５も上記２層に続いて堆積する。厚さは４０ｎ
ｍである。EXAMPLE 1 Example 1 of the present invention will be described below with reference to FIG.
Will be explained. FIG. 1A is a sectional view of a thin film transistor according to this embodiment. The manufacturing process is as follows. Metallic chromium is deposited on the glass substrate 1 by sputtering to have a thickness of 150 nm. This is patterned by the usual photolithography method to form the gate electrode 2. Then, a first insulating film layer 3 as a gate insulating film and a-Si: H (hydrogenated amorphous silicon) 4 as a semiconductor layer are formed to 300 nm and 200 nm respectively by a CVD method.
Deposited to a thickness of. Further, similarly by the plasma CVD method, n + a−S for making ohmic contact is formed.
The i: H layer 5 is also deposited subsequent to the above two layers. Thickness is 40n
m.
【０００９】プラズマＣＶＤ法は、真空容器中にモノシ
ランＳｉＨ4をベースにしたガスを導入し、ＲＦパワー
を加えることによりプラズマを形成し、これにより分解
したＳｉおよび水素が基板上に堆積するものである。こ
の場合、ａ−Ｓｉが形成されるが、ＳｉＨ4とともに窒
素やアンモニアを導入すればＳｉＮが形成される。また
ホスフィン（ＰＨ3）を導入すれば、ｎ型不純物である
燐をドープしたａ−Ｓｉを形成することができる。これ
らは、ゲート絶縁膜やオーミックコンタクト層となる。
膜堆積後のａ−Ｓｉ層はパターニングされる。The plasma CVD method is a method in which a gas based on monosilane SiH 4 is introduced into a vacuum chamber and RF power is applied to form plasma, whereby decomposed Si and hydrogen are deposited on a substrate. is there. In this case, a-Si is formed, but SiN is formed by introducing nitrogen or ammonia together with SiH 4 . If phosphine (PH 3 ) is introduced, a-Si doped with phosphorus, which is an n-type impurity, can be formed. These become a gate insulating film and an ohmic contact layer.
The a-Si layer after film deposition is patterned.
【００１０】つぎにソース電極６とドレイン電極７を形
成する。電極材料としてはＣｒとＡｌの二層膜を用い
る。Ｃｒはａ−ＳｉとＡｌの反応を防止するためのバッ
ファ層であり、Ａｌは電極の低抵抗化のためである。各
々の膜厚は１００ｎｍ，３００ｎｍである。ソース電極
およびドレイン電極はこの後パターニングして形成され
る。なお、パターン化されたソースおよびドレイン電極
をマスクとしてｎ＋ ａ−Ｓｉ：Ｈ層もエッチングす
る。これは、セルフアライン工程となる。トランジスタ
のＷ／Ｌは５００μｍ／１０μｍである。Next, the source electrode 6 and the drain electrode 7 are formed. A two-layer film of Cr and Al is used as the electrode material. Cr is a buffer layer for preventing the reaction between a-Si and Al, and Al is for lowering the resistance of the electrode. The film thickness of each is 100 nm and 300 nm. The source electrode and the drain electrode are then formed by patterning. Note that the n + a-Si: H layer is also etched using the patterned source and drain electrodes as a mask. This is a self-alignment process. The W / L of the transistor is 500 μm / 10 μm.
【００１１】この後、チャネル保護膜としてプラズマＣ
ＶＤによるＳｉＮを用いて第二の絶縁膜層９を設け、次
にソース・ドレイン電極と重畳するようにＡｌの６００
ｎｍを用いてゲート補助電極１０を形成する。このよう
にゲート補助電極を光の透過率の小さい金属で形成する
と、ＴＦＴへの光の入射をさえぎる遮光膜の働きを兼ね
させることができる。Thereafter, plasma C is used as a channel protective film.
The second insulating film layer 9 is provided by using SiN by VD, and is then made of Al 600 so as to overlap with the source / drain electrodes.
The gate auxiliary electrode 10 is formed using nm. When the gate auxiliary electrode is formed of a metal having a low light transmittance in this way, it can also serve as a light-shielding film that blocks light from entering the TFT.
【００１２】上記のように作製したＴＦＴに図１（ｂ）
のように電圧を印加する。すなわち、ゲート電極、ソー
ス電極、ドレイン電極にそれぞれ電圧Ｖｇ，Ｖｓ（＝０
Ｖ），Ｖｄ（＝１０Ｖ）を印加する。さらにゲート補助
電極には固定電圧Ｖｌｓを印加する。このようにして駆
動した場合のドレイン電流のゲート電圧依存性（Ｉｄ−
Ｖｇ特性）を図２に示す。同図に明らかなようにＶｌｓ
の値によりＩｄ−Ｖｇ特性が大きく変化するのがわか
る。その変化の特徴は、Ｖｌｓが大きくなるとしきい
値電圧（Ｖｔ）が正方向にシフトすること、およびそれ
に従いＴＦＴのオフ電流が増大して特性が劣化するこ
とである。このうち、オフ電流のＶｌｓ依存性を図３に
示す。Ｖｇ＝−５Ｖで比較すると、十分なオフ抵抗（１
０12Ω以上）を確保するためには、Ｖｌｓを５Ｖ以下と
するとよい。さらに、Ｖｇ＝０Ｖであってもこのオフ抵
抗を確保するためには、Ｖｌｓを０Ｖ以下とするとよ
い。後者の条件は、特にａ−Ｓｉ膜厚（ｔ（ａ−Ｓ
ｉ））が１μｍ程度以上に厚くなって来ると重要にな
る。一方、ＶｔのＶｌｓ依存性を図４に示す。Ｖｔが大
きくなると電流駆動能力が低下するのでこの値は小さい
方がよい。例えば図４よりＶｔの変化を最大１．５Ｖ程
度に抑えるには、Ｖｌｓ＝−１０Ｖ以上とする必要があ
る。ただしＶｔのＶｌｓ依存性は、ｔ（ａ−Ｓｉ）＝１
μｍではその程度が小さくなるので、Ｖｌｓの下限を−
２０Ｖ程度にまで引き下げることができる。The TFT manufactured as described above is shown in FIG.
Voltage is applied. That is, the voltages Vg and Vs (= 0) are applied to the gate electrode, the source electrode, and the drain electrode, respectively.
V) and Vd (= 10V) are applied. Further, a fixed voltage Vls is applied to the gate auxiliary electrode. Gate voltage dependence of drain current (Id-
Vg characteristic) is shown in FIG. As is clear from the figure, Vls
It can be seen that the Id-Vg characteristic greatly changes depending on the value of. The characteristics of the change are that the threshold voltage (Vt) shifts in the positive direction as Vls increases, and the off-current of the TFT increases accordingly and the characteristics deteriorate. Of these, FIG. 3 shows the Vls dependency of the off current. Comparing with Vg = -5V, sufficient off resistance (1
Vls is preferably 5 V or less in order to secure 0 12 Ω or more). Further, in order to secure this off resistance even when Vg = 0V, Vls is preferably set to 0V or less. The latter condition is particularly a-Si film thickness (t (a-S
It becomes important when i)) becomes thicker than about 1 μm. On the other hand, FIG. 4 shows the dependency of Vt on Vls. As Vt increases, the current driving capability decreases, so this value should be small. For example, according to FIG. 4, in order to suppress the change of Vt to about 1.5 V at the maximum, it is necessary to set Vls = −10 V or more. However, the Vls dependency of Vt is t (a-Si) = 1
Since the degree becomes smaller at μm, the lower limit of Vls is −
It can be lowered to about 20V.
【００１３】なお、上の電圧表記はソース電位（０Ｖ）
を基準にしたものであることに留意しておく。すなわち
ソース電位がＶｓと表されるときには、Ｖｇ，Ｖｄ，Ｖ
ｌｓはそれぞれＶｇ−Ｖｓ，Ｖｄ−Ｖｓ，Ｖｌｓ−Ｖｓ
となることはいうまでもない。The above voltage notation is the source potential (0 V).
Please note that it is based on. That is, when the source potential is expressed as Vs, Vg, Vd, V
Is is Vg-Vs, Vd-Vs, and Vls-Vs, respectively.
It goes without saying that
【００１４】もちろん、本発明はこの実施例に限定され
るものではない。例えば、ゲート補助電極の材料として
は、必ずしも光の透過率の小さい金属を用いる必要はな
く、インジウム・錫酸化膜（ＩＴＯ）のごとき透明電極
を用いてもよい。Of course, the invention is not limited to this embodiment. For example, as the material of the gate auxiliary electrode, it is not always necessary to use a metal having a low light transmittance, and a transparent electrode such as an indium tin oxide film (ITO) may be used.
【００１５】以上、本実施例によれば、オフ電流の増大
をきたすことなく、なおかつしきい値電圧を十分に制御
して駆動できる薄膜トランジスタを実現できるという効
果がある。As described above, according to this embodiment, it is possible to realize a thin film transistor which can be driven without sufficiently increasing the off-current and by controlling the threshold voltage sufficiently.
【００１６】（実施例２）図５は本発明の別の実施例を
示したものである。本実施例は、光センサ用途の薄膜ト
ランジスタを示すものである。各層の積層順序は、実施
例１に示すものと同じであるが、光吸収量を確保するた
めに、ａ−Ｓｉ：Ｈ４を６００ｎｍとした。またこれに
伴い、ソース・ドレイン電極，ゲート補助電極の配線の
段差切れを防止するために、それぞれの膜厚を９００ｎ
ｍ，１．４μｍとした。素子構造では、図５に示したよ
うにゲート電極２とソース電極６の間にはギャップを設
けてある。本実施例でのギャップ長Ｌ１は５μｍであ
る。ゲート補助電極は、ソース・ドレイン電極と重畳さ
せてあるのでａ−Ｓｉ：Ｈ層４に素子上方から入射する
光をさえぎる遮光膜の働きを兼ねる。(Embodiment 2) FIG. 5 shows another embodiment of the present invention. This example shows a thin film transistor for use as an optical sensor. The stacking order of the layers was the same as that shown in Example 1, but a-Si: H4 was set to 600 nm in order to secure the amount of light absorption. Along with this, the thickness of each of the source / drain electrodes and the gate auxiliary electrode is set to 900 n in order to prevent step breaks in the wiring.
m and 1.4 μm. In the device structure, as shown in FIG. 5, a gap is provided between the gate electrode 2 and the source electrode 6. The gap length L1 in this embodiment is 5 μm. Since the gate auxiliary electrode is overlapped with the source / drain electrodes, it also functions as a light-shielding film that blocks light incident on the a-Si: H layer 4 from above the device.
【００１７】このＴＦＴは、次のように駆動する。まず
ＴＦＴを図６のようにバイアスする。このときゲート補
助電極に、固定電圧Ｖｌｓを印加するのが特徴である。
さらに光８をゲート電極側から照射する。この光入射に
よってセンサ面照度を１００００ｌｘとしたときの、ド
レイン電流のゲート電圧依存性を図７に示す。これに対
し、光を照射しない場合の暗電流のゲート電圧依存性を
図８に示す。明電流、暗電流いずれの場合もゲート補助
電極の電圧Ｖｌｓによって大きく変化するのが示されて
いる。これは、Ｖｌｓにより図５のＡ部を流れる電流が
制御されるためである。明電流は、Ｖｇ＞０Ｖのときに
大きくなるので、この電圧条件を用いるのが重要であ
る。This TFT is driven as follows. First, the TFT is biased as shown in FIG. At this time, a characteristic is that a fixed voltage Vls is applied to the gate auxiliary electrode.
Further, the light 8 is emitted from the gate electrode side. FIG. 7 shows the gate voltage dependence of the drain current when the sensor surface illuminance is set to 10,000 lx by this light incidence. On the other hand, FIG. 8 shows the gate voltage dependence of the dark current when light is not irradiated. It is shown that both the bright current and the dark current greatly change depending on the voltage Vls of the gate auxiliary electrode. This is because Vls controls the current flowing through the portion A of FIG. Since the bright current increases when Vg> 0V, it is important to use this voltage condition.
【００１８】さらに、暗電流の変化が大きいことに注目
すると、Ｖｌｓの範囲を限定することにより明暗比を十
分に確保できる。これを示すのが図９である。図９は、
Ｖｓ＝０Ｖ，Ｖｄ＝１０Ｖ，Ｖｇ＝１０Ｖのときの明電
流（Ｉｐｈｏｔｏ）と暗電流（Ｉｄａｒｋ）のＶｌｓ依
存性である。これによれば、Ｖｌｓ＜０Ｖの電圧範囲で
安定した暗電流を得ることができ，従ってまた十分な明
暗比を確保できることがわかる。Further, noting that the change in dark current is large, it is possible to secure a sufficient light-dark ratio by limiting the range of Vls. This is shown in FIG. Figure 9
It is the Vls dependency of the bright current (Iphoto) and the dark current (Idark) when Vs = 0V, Vd = 10V, and Vg = 10V. According to this, it can be seen that a stable dark current can be obtained in the voltage range of Vls <0V, and thus a sufficient light-dark ratio can be secured.
【００１９】ここでも電圧表記はソース電位（０Ｖ）を
基準にしたものであることに留意しておく。すなわちソ
ース電位がＶｓと表されるときには、Ｖｇ，Ｖｄ，Ｖｌ
ｓはそれぞれＶｇ−Ｖｓ，Ｖｄ−Ｖｓ，Ｖｌｓ−Ｖｓと
なることはいうまでもない。以上、本実施例によれば、
十分な明暗比を実現することが可能な、素子構造と駆動
方法を有する光センサ用途の薄膜トランジスタを提供で
きる。It should be noted that the voltage notation is again based on the source potential (0V). That is, when the source potential is expressed as Vs, Vg, Vd, Vl
It goes without saying that s becomes Vg-Vs, Vd-Vs, and Vls-Vs, respectively. As described above, according to this embodiment,
It is possible to provide a thin film transistor for an optical sensor, which has an element structure and a driving method and can realize a sufficient contrast ratio.
【００２０】（実施例３）本発明によるＴＦＴの別の実
施例を図１０に示す。この例も、光センサ用途の薄膜ト
ランジスタを示すものである。まず基板上に下部遮光膜
として、ＴＦＴ下部からの光を遮断するＣｒ１１をスパ
ッタリングにより堆積し、ついでＣＶＤ法により下部絶
縁膜のＳｉＯ2１２を堆積する。その後に続くＴＦＴの
形成工程は、実施例２に記したものと同一である。ただ
し、素子構造は実施例２に記されたものと異なり、ゲー
ト補助電極１０とソース電極６の間には長さＬ２のギャ
ップが設けてある。Ｌ２大きさはゲート電極１とソース
電極６の間のギャップ長さＬ１と等しくした。このギャ
ップ部分にＴＦＴの上方から光を照射し、Ｖｓ＜Ｖｄ，
Ｖｓ＜Ｖｄ，Ｖｌｓ≦Ｖｓなる条件で駆動する。この場
合の特性も、実施例２によるものと同じく満足すべきも
のが得られた。なお，図１１のようにＬ２をＬ１よりも
大きくすると、ａ−Ｓｉ：Ｈ層４表面（図１１のＢ）に
電位が不安定な部分が生じるので、Ｌ２≦Ｌ１が望まし
い。(Embodiment 3) Another embodiment of the TFT according to the present invention is shown in FIG. This example also shows a thin film transistor for an optical sensor. First, as a lower light-shielding film, Cr11 that blocks light from the lower part of the TFT is deposited on the substrate by sputtering, and then SiO 2 12 of the lower insulating film is deposited by the CVD method. The subsequent TFT forming process is the same as that described in the second embodiment. However, the device structure is different from that described in the second embodiment, and a gap having a length L2 is provided between the gate auxiliary electrode 10 and the source electrode 6. The size of L2 was made equal to the gap length L1 between the gate electrode 1 and the source electrode 6. The gap portion is irradiated with light from above the TFT so that Vs <Vd,
It drives on the conditions of Vs <Vd and Vls <Vs. The characteristics in this case were also as satisfactory as those of Example 2. Note that if L2 is made larger than L1 as shown in FIG. 11, a portion where the potential is unstable occurs on the surface of the a-Si: H layer 4 (B in FIG. 11), so L2 ≦ L1 is desirable.
【００２１】本実施例による光センサ用ＴＦＴによれ
ば、素子上方からの光を検出する配置となるので、光が
基板を通過する必要がない。すなわち検出光の散乱を防
ぐことができ、かつまた光源をＴＦＴに近付けることが
可能になり、微弱光の検出が可能になるという効果があ
る。According to the photosensor TFT of this embodiment, the light from above the element is detected, so that the light does not need to pass through the substrate. That is, the scattering of the detection light can be prevented, and the light source can be brought closer to the TFT, so that the weak light can be detected.
【００２２】上記実施例２および３では、ゲート電極と
ソース電極の間のみにギャップを設けたが、これに加え
て、図１２に示すように、ゲート電極とドレイン電極の
間にもギャップを設けるトランジスタも可能である。In the second and third embodiments, the gap is provided only between the gate electrode and the source electrode. In addition to this, as shown in FIG. 12, a gap is also provided between the gate electrode and the drain electrode. Transistors are also possible.
【００２３】（実施例４）本発明による光センサ用ＴＦ
Ｔの別の実施例を図１３に示す。ＴＦＴの製作工程は実
施例１に示すものと同一である。ゲート電極が２個に分
割して長さＬ３のギャップを有する点が実施例１とは異
なる。これらの２個のゲート電極には異なった電圧が印
加できるが、ここでは同一の電圧を与える。上記ギャッ
プの部分に素子下方から光を入射する。ゲート補助電極
には、Ｖｌｓ≦Ｖｓなる固定電圧を印加して駆動する。
この場合の特性も実施例２によるものと同じく満足すべ
きものが得られた。この実施例は、下部光を検出するも
のであるが、図１４のように下部遮光膜１１及び下部絶
縁膜１２を用い、さらにゲート補助電極に長さＬ４のギ
ャップを設けて、この部分に対応するａ−Ｓｉ：Ｈ層で
素子上方より入射する光を検出させてもよい。この場合
Ｌ４≦Ｌ３とすると、特性はなおよい。(Example 4) TF for optical sensor according to the present invention
Another embodiment of T is shown in FIG. The manufacturing process of the TFT is the same as that shown in the first embodiment. This is different from the first embodiment in that the gate electrode is divided into two and has a gap of length L3. Different voltages can be applied to these two gate electrodes, but the same voltage is applied here. Light is incident on the gap portion from below the element. The gate auxiliary electrode is driven by applying a fixed voltage of Vls ≦ Vs.
The characteristics in this case were also as satisfactory as those of Example 2. In this embodiment, lower light is detected, but a lower light-shielding film 11 and a lower insulating film 12 are used as shown in FIG. 14, and a gap of length L4 is further provided in the gate auxiliary electrode to correspond to this portion. Light incident from above the device may be detected by the a-Si: H layer. In this case, if L4 ≦ L3, the characteristics are even better.
【００２４】また上記実施例４では、２個の個別のゲー
ト電極に同一の電圧を加えているが、そのためには、こ
の２個のゲート電極が共通接続された枝としておけばよ
い。さらに、明電流の大きさが若干縮小してもよい場合
には、ドレイン電極側のゲート電極の電圧Ｖｇｄを−２
０Ｖ程度に固定して駆動すればより安定した明暗比の光
センサ用ＴＦＴが実現できる。In the fourth embodiment, the same voltage is applied to the two individual gate electrodes, but for that purpose, the two gate electrodes may be commonly connected to each other. Further, when the magnitude of the bright current may be slightly reduced, the voltage Vgd of the gate electrode on the drain electrode side is set to -2.
If it is driven while being fixed to about 0 V, a TFT for an optical sensor with a more stable light / dark ratio can be realized.
【００２５】以上本発明を実施例に即して述べてきた
が、本発明はこれに限定されるものではない。半導体層
４としては、ａ−Ｓｉ：Ｈ以外にもａ−ＳｉＣ，ａ−Ｓ
ｉＧｅ，ａ−Ｇｅ，ａ−ＣあるいはIII−Ｖ族、II−VI
族の化合物半導体であってもよい。ゲート絶縁膜３とし
ては窒化シリコン以外にも２酸化シリコン、Ｔａ2Ｏ5，
Ａｌ2Ｏ3などの酸化物であってもよく、これらを積層し
たもの、すなわち、ＳｉＮ／ＳｉＯ2，Ｔａ2Ｏ5／Ｓｉ
Ｎ，Ａｌ2Ｏ3／ＳｉＮなどであってもよい。下部遮光膜
の材料としては、Ｃｒに限らず、Ｔａ，Ｍｏなどの金属
でもよい。Although the present invention has been described with reference to the embodiment, the present invention is not limited to this. As the semiconductor layer 4, in addition to a-Si: H, a-SiC, a-S
iGe, a-Ge, a-C or III-V group, II-VI
It may be a group compound semiconductor. As the gate insulating film 3, in addition to silicon nitride, silicon dioxide, Ta 2 O 5 ,
It may be an oxide such as Al 2 O 3, or a stack of these, that is, SiN / SiO 2 , Ta 2 O 5 / Si.
It may be N, Al 2 O 3 / SiN or the like. The material of the lower light-shielding film is not limited to Cr, but may be a metal such as Ta or Mo.
【００２６】[0026]
【発明の効果】本発明によれば、ゲート補助電極の電位
を固定して駆動されるので、第二の絶縁膜と半導体層の
界面を安定して制御することができ、従ってまたスイッ
チング用ＴＦＴではオンオフ比を確保することができ、
光センサ用ＴＦＴでは、その明暗比を確保することがで
きる。According to the present invention, since the gate auxiliary electrode is driven with the potential fixed, it is possible to stably control the interface between the second insulating film and the semiconductor layer, and thus the switching TFT. Can secure an on-off ratio,
The light-dark ratio can be secured in the photosensor TFT.
【図１】本発明の実施例１の薄膜トランジスタの断面図
とバイアス印加例を示す図である。FIG. 1 is a cross-sectional view of a thin film transistor according to a first embodiment of the present invention and a diagram showing an example of bias application.
【図２】本発明の実施例１の薄膜トランジスタのＩｄ−
Ｖｇ特性を示す図である。FIG. 2 shows Id− of the thin film transistor of Example 1 of the present invention.
It is a figure which shows a Vg characteristic.
【図３】本発明の実施例１の薄膜トランジスタにおける
オフ電流のゲート補助電極電圧依存性を示す図である。FIG. 3 is a diagram showing the gate auxiliary electrode voltage dependence of the off current in the thin film transistor of Example 1 of the present invention.
【図４】本発明の実施例１の薄膜トランジスタにおける
しきい値電圧のゲート補助電極電圧依存性を示す図であ
る。FIG. 4 is a diagram showing the gate auxiliary electrode voltage dependence of the threshold voltage in the thin film transistor of Example 1 of the present invention.
【図５】本発明の実施例２の薄膜トランジスタの断面図
である。FIG. 5 is a sectional view of a thin film transistor according to a second embodiment of the present invention.
【図６】本発明の実施例２の薄膜トランジスタへのバイ
アス印加例を示す図である。FIG. 6 is a diagram showing an example of applying a bias to a thin film transistor according to a second embodiment of the present invention.
【図７】本発明の実施例２の薄膜トランジスタの明状態
のＩｄ−Ｖｇ特性の図である。FIG. 7 is a graph of Id-Vg characteristics in a bright state of the thin film transistor of Example 2 of the present invention.
【図８】本発明の実施例２の薄膜トランジスタの暗状態
のＩｄ−Ｖｇ特性の図である。FIG. 8 is a diagram of a dark state Id-Vg characteristic of the thin film transistor of Example 2 of the present invention.
【図９】本発明の実施例２の薄膜トランジスタの明暗比
を表す図である。FIG. 9 is a diagram showing a contrast ratio of a thin film transistor according to a second embodiment of the present invention.
【図１０】本発明の実施例３の薄膜トランジスタの断面
図である。FIG. 10 is a sectional view of a thin film transistor of Example 3 of the present invention.
【図１１】本発明の実施例３の薄膜トランジスタの形状
を説明するための図である。FIG. 11 is a diagram for explaining the shape of the thin film transistor of Example 3 of the present invention.
【図１２】本発明の実施例２および実施例３の薄膜トラ
ンジスタの別形状を説明するための図である。FIG. 12 is a diagram for explaining another shape of the thin film transistor according to the second and third embodiments of the present invention.
【図１３】本発明の実施例４の薄膜トランジスタの断面
図である。FIG. 13 is a sectional view of a thin film transistor of Example 4 of the present invention.
【図１４】本発明の実施例４の薄膜トランジスタの形状
を説明するための図である。FIG. 14 is a diagram for explaining the shape of the thin film transistor of Example 4 of the present invention.
【図１５】従来の薄膜トランジスタの断面図である。FIG. 15 is a cross-sectional view of a conventional thin film transistor.
【図１６】従来の薄膜トランジスタの駆動方法を説明す
るための図である。FIG. 16 is a diagram illustrating a conventional method of driving a thin film transistor.
【図１７】従来の光センサ用途の薄膜トランジスタの断
面図である。FIG. 17 is a cross-sectional view of a conventional thin film transistor for use as an optical sensor.
１…ガラス基板、２…ゲート電極、３…ゲート絶縁膜、
４…半導体層、５…オーミックコンタクト層、６…ソー
ス電極、７…ドレイン電極、８…入射光、９…第二の絶
縁膜、１０…ゲート補助電極、１１…下部遮光膜、１２
…下部絶縁膜。1 ... Glass substrate, 2 ... Gate electrode, 3 ... Gate insulating film,
4 ... Semiconductor layer, 5 ... Ohmic contact layer, 6 ... Source electrode, 7 ... Drain electrode, 8 ... Incident light, 9 ... Second insulating film, 10 ... Gate auxiliary electrode, 11 ... Lower light-shielding film, 12
… Lower insulating film.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/10 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｊ 8422−4Ｍ 31/10 Ｅ 8422−4Ｍ Ａ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical display location H01L 31/10 9056-4M H01L 29/78 311 J 8422-4M 31/10 E 8422-4M A
Claims (13)
る第一の絶縁膜、半導体層、ソース電極およびドレイン
電極を有し、さらに該半導体層に関しゲート電極とは反
対側に第二の絶縁膜を介して導電性のゲート補助電極を
少なくとも有する薄膜トランジスタであって、上記ゲー
ト補助電極の電位を固定して駆動することを特徴とする
薄膜トランジスタ。1. A gate electrode, a first insulating film which is a gate insulating film, a semiconductor layer, a source electrode and a drain electrode, and a second insulating film on the opposite side of the semiconductor layer from the gate electrode. A thin film transistor having at least an electrically conductive gate auxiliary electrode, wherein the potential of the gate auxiliary electrode is fixed to drive the thin film transistor.
位をそれぞれ、Ｖｓ，ＶｌｓとしたときにＶｌｓ≦Ｖｓ
＋５Ｖの電圧領域で駆動することを特徴とする請求項１
記載の薄膜トランジスタ。2. When the potentials of the source electrode and the auxiliary gate electrode are Vs and Vls, respectively, Vls ≦ Vs
2. Driving in the voltage region of + 5V.
The thin film transistor described.
位をそれぞれ、Ｖｓ，ＶｌｓとしたときにＶｌｓ≦Ｖｓ
の電圧領域で駆動することを特徴とする請求項１記載の
薄膜トランジスタ。3. When the potentials of the source electrode and the gate auxiliary electrode are Vs and Vls, Vls ≦ Vs, respectively.
2. The thin film transistor according to claim 1, wherein the thin film transistor is driven in the voltage region.
射する光の遮光層を兼ねることを特徴とする請求項１乃
至３記載の薄膜トランジスタ。4. The thin film transistor according to claim 1, wherein the gate auxiliary electrode also serves as a light shielding layer for light incident on the semiconductor layer.
る第一の絶縁膜、半導体層、ソース電極およびドレイン
電極を有し、さらに該半導体層に関しゲート電極とは反
対側に第二の絶縁膜を介して導電性のゲート補助電極を
少なくとも有し、上記ゲート電極と上記ソース電極間に
重畳部分を持たないように上記各電極が設置されている
薄膜トランジスタであって、上記ゲート補助電極の電位
を固定して駆動することを特徴とする薄膜トランジス
タ。5. A gate electrode, a first insulating film which is a gate insulating film, a semiconductor layer, a source electrode and a drain electrode, and a second insulating film on the side of the semiconductor layer opposite to the gate electrode. A thin film transistor having at least a conductive gate auxiliary electrode via which each of the electrodes is provided so as not to have an overlapping portion between the gate electrode and the source electrode, and the potential of the gate auxiliary electrode is fixed. A thin film transistor which is driven by the following method.
とする請求項５記載の薄膜トランジスタ。6. The thin film transistor according to claim 5, wherein light is incident from the gate electrode side.
する光の遮光層を兼ね、上記ソース電極と上記ドレイン
電極と重畳部分かつ上記半導体表面全体を覆うように設
置されたことを特徴とする請求項５乃至６記載の薄膜ト
ランジスタ。7. The gate auxiliary electrode doubles as a light shielding layer for light incident on the semiconductor layer, and is installed so as to cover the overlapping portion of the source electrode and the drain electrode and the entire semiconductor surface. The thin film transistor according to claim 5.
畳しない部分を持ち、この非重畳部の半導体層に上記ゲ
ート補助電極側から入射光が照射することを特徴とする
請求項５記載の薄膜トランジスタ。8. The thin film transistor according to claim 5, wherein the gate auxiliary electrode has a portion that does not overlap with the source electrode, and incident light is irradiated from the gate auxiliary electrode side to the semiconductor layer in the non-overlapped portion. ..
畳しない部分の長さＬ１が、上記ゲート電極と上記ソー
ス電極間と重畳しない部分長さＬ２と，Ｌ１≦Ｌ２の関
係にあることを特徴とする請求項８記載の薄膜トランジ
スタ。9. A length L1 of a portion where the gate auxiliary electrode does not overlap with the source electrode has a relation of L1 ≦ L2 with a length L2 where the gate electrode does not overlap with the source electrode. The thin film transistor according to claim 8.
電極およびゲート補助電極の電圧をそれぞれＶｓ，Ｖ
ｄ，Ｖｇ，Ｖｌｓとしたとき、Ｖｓ＜Ｖｄ，Ｖｓ＜Ｖ
ｄ，Ｖｌｓ≦Ｖｓなる領域で光電変換動作をさせること
を特徴とする請求項５乃至９記載の薄膜トランジスタ10. The voltages of the source electrode, the drain electrode, the gate electrode and the gate auxiliary electrode are Vs and V, respectively.
When d, Vg, and Vls, Vs <Vd, Vs <V
10. The thin film transistor according to claim 5, wherein the photoelectric conversion operation is performed in a region of d, Vls ≦ Vs.
ある第一の絶縁膜、半導体層、ソース電極およびドレイ
ン電極を有し、さらに該半導体層に関しゲート電極とは
反対側に第二の絶縁膜を介して導電性のゲート補助電極
を少なくとも有し上記ゲート電極が少なくとも一部にお
いて共通接続された複数の枝からなる薄膜トランジスタ
であって、上記ゲート補助電極の電位を固定して駆動す
ることを特徴とする薄膜トランジスタ。11. A gate electrode, a first insulating film which is a gate insulating film, a semiconductor layer, a source electrode and a drain electrode, and a second insulating film on the side of the semiconductor layer opposite to the gate electrode. A thin film transistor comprising a plurality of branches having at least a conductive gate auxiliary electrode through which the gate electrode is commonly connected at least in part, and is driven by fixing the potential of the gate auxiliary electrode. Thin film transistor.
ある第一の絶縁膜、半導体層、ソース電極およびドレイ
ン電極を有し、さらに該半導体層に関しゲート電極とは
反対側に第二の絶縁膜を介して導電性のゲート補助電極
を少なくとも有し上記ゲート電極が独立した複数個から
なり、各ゲート電極に同一もしくは異なったゲート電圧
を印加する薄膜トランジスタであって、上記ゲート補助
電極の電位を固定して駆動することを特徴とする薄膜ト
ランジスタ。12. A semiconductor device having at least a gate electrode, a first insulating film which is a gate insulating film, a semiconductor layer, a source electrode and a drain electrode, and a second insulating film on the side of the semiconductor layer opposite to the gate electrode. A thin film transistor having at least a conductive gate auxiliary electrode via a plurality of independent gate electrodes and applying the same or different gate voltage to each gate electrode, wherein the potential of the gate auxiliary electrode is fixed. A thin film transistor characterized by being driven by.
ることを特徴とする請求項１乃至１２記載の薄膜トラン
ジスタ。13. The thin film transistor according to claim 1, wherein the semiconductor layer is made of hydrogenated amorphous silicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197719A JPH0548096A (en) | 1991-08-07 | 1991-08-07 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197719A JPH0548096A (en) | 1991-08-07 | 1991-08-07 | Thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548096A true JPH0548096A (en) | 1993-02-26 |
Family
ID=16379217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3197719A Pending JPH0548096A (en) | 1991-08-07 | 1991-08-07 | Thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548096A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204223A (en) * | 1995-01-20 | 1996-08-09 | Casio Comput Co Ltd | Driving method for photoelectric conversion element |
| JP2009158553A (en) * | 2007-12-25 | 2009-07-16 | Sony Corp | Light emitting element and display device |
| JP2012212941A (en) * | 2009-12-04 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| KR20140055142A (en) * | 2012-10-30 | 2014-05-09 | 삼성디스플레이 주식회사 | Organic light emitting transistor and display device including thereof |
| US8841163B2 (en) | 2009-12-04 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device comprising oxide semiconductor |
| JP2017038038A (en) * | 2015-08-10 | 2017-02-16 | Ｎｌｔテクノロジー株式会社 | Optical sensor element and photoelectric conversion element |
-
1991
- 1991-08-07 JP JP3197719A patent/JPH0548096A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204223A (en) * | 1995-01-20 | 1996-08-09 | Casio Comput Co Ltd | Driving method for photoelectric conversion element |
| JP2009158553A (en) * | 2007-12-25 | 2009-07-16 | Sony Corp | Light emitting element and display device |
| US10490420B2 (en) | 2009-12-04 | 2019-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9721811B2 (en) | 2009-12-04 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device having an oxide semiconductor layer |
| US8841163B2 (en) | 2009-12-04 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device comprising oxide semiconductor |
| US8957414B2 (en) | 2009-12-04 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising both amorphous and crystalline semiconductor oxide |
| US9224609B2 (en) | 2009-12-04 | 2015-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device using oxide semiconductor |
| US9240467B2 (en) | 2009-12-04 | 2016-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11923204B2 (en) | 2009-12-04 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device comprising oxide semiconductor |
| US11456187B2 (en) | 2009-12-04 | 2022-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor-device |
| US10109500B2 (en) | 2009-12-04 | 2018-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10332996B2 (en) | 2009-12-04 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2012212941A (en) * | 2009-12-04 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US10714358B2 (en) | 2009-12-04 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20140055142A (en) * | 2012-10-30 | 2014-05-09 | 삼성디스플레이 주식회사 | Organic light emitting transistor and display device including thereof |
| JP2017038038A (en) * | 2015-08-10 | 2017-02-16 | Ｎｌｔテクノロジー株式会社 | Optical sensor element and photoelectric conversion element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712494A (en) | Thin film field effect transistor having an extension portion acting as a light shield and back gate | |
| EP0338822B1 (en) | A liquid crystal active-matrix display device | |
| US7265740B2 (en) | Suppression of leakage current in image acquisition | |
| US6018166A (en) | Polysilicon carbon source/drain heterojunction thin-film transistor | |
| KR100710120B1 (en) | Active matrix type liquid crystal display apparatus | |
| JPH05251705A (en) | Thin-film transistor | |
| JPH05243547A (en) | Thin film photosensor | |
| US6362031B1 (en) | Semiconductor TFT, producing method thereof, semiconductor TFT array substrate and liquid crystal display using the same | |
| US5130773A (en) | Semiconductor device with photosensitivity | |
| JPH0990405A (en) | Thin-film transistor | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| GB2362509A (en) | Thin film transistor (TFT) with front and back channel gates connected together | |
| US4956680A (en) | Thin film transistor | |
| US6380543B1 (en) | Thin film transistor type X-ray image detecting device and method for fabricating the same | |
| US6476418B1 (en) | Thin film transistor for liquid crystal display | |
| US5828430A (en) | Active matrix type liquid crystal display apparatus having optical shield layer capable of suppressing display distortion | |
| JPH0548096A (en) | Thin film transistor | |
| JPH0758793B2 (en) | Method of manufacturing thin film transistor | |
| JPH05235398A (en) | Thin film photosensor | |
| JP2639980B2 (en) | Liquid crystal display | |
| JPH06132510A (en) | Thin-film optical photosensor | |
| US6600196B2 (en) | Thin film transistor, and manufacturing method thereof | |
| JP4811397B2 (en) | Light receiving element and display device | |
| JP3305814B2 (en) | Thin film transistor and liquid crystal display device using the same | |
| JP2938083B2 (en) | Thin film transistor and optical sensor using the same |