JP3305814B2 - Thin film transistor and a liquid crystal display device using the same - Google Patents

Thin film transistor and a liquid crystal display device using the same

Info

Publication number
JP3305814B2
JP3305814B2 JP17044193A JP17044193A JP3305814B2 JP 3305814 B2 JP3305814 B2 JP 3305814B2 JP 17044193 A JP17044193 A JP 17044193A JP 17044193 A JP17044193 A JP 17044193A JP 3305814 B2 JP3305814 B2 JP 3305814B2
Authority
JP
Japan
Prior art keywords
thin film
region
formed
film transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17044193A
Other languages
Japanese (ja)
Other versions
JPH0730120A (en
Inventor
肇 佐藤
由美 木原
貴子 菅原
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP17044193A priority Critical patent/JP3305814B2/en
Publication of JPH0730120A publication Critical patent/JPH0730120A/en
Application granted granted Critical
Publication of JP3305814B2 publication Critical patent/JP3305814B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】この発明は、テレビやディスプレイに使用されるアクティブマトリクス型の液晶表示装置に用いられる薄膜トランジスタおよびそれを用いた液晶表示装置に関する。 BACKGROUND OF THE INVENTION This invention relates to a liquid crystal display device using thin film transistors and it is used an active matrix type liquid crystal display device used in a television or a display.

【0002】 [0002]

【従来の技術】近年、絶縁基板上に薄膜トランジスタを形成する研究が活発に行われている。 In recent years, studies of forming a thin film transistor on an insulating substrate has been actively conducted. この技術は、安価な絶縁基板を用いて、薄型ディスプレイを実現するアクティブマトリクス型液晶表示装置、あるいは通常の半導体集積回路上にトランジスタなどの能動素子を形成する三次元集積回路、あるいは安価で高性能なイメージセンサ、あるいは高密度のメモリなど、数多くの応用が期待されるものである。 This technique, using an inexpensive insulating substrate, a three-dimensional integrated circuits to form an active element such as an active matrix liquid crystal display device, or a normal semiconductor integrated circuit transistors realize a thin display or performance inexpensive, such an image sensor, or high-density memory, one in which many applications can be expected.

【0003】以下、光電流が最も発生しやすく、また問題となると考えられる薄膜トランジスタが各表示画素ごとに設けられてなるアクティブマトリクス型液晶表示装置を例にとって説明する。 [0003] Hereinafter, a photoelectric current is generated most easily, also the thin film transistor is considered to be a problem is described as an example an active matrix liquid crystal display device thus provided for the respective display pixels.

【0004】一般に、薄膜トランジスタを用いた液晶表示装置は、上側の対向基板と、下側の薄膜トランジスタ基板と、その間に封入された液晶とから構成されている。 In general, a liquid crystal display device using the thin film transistor, the upper counter substrate, and the lower thin film transistor substrate, and a liquid crystal sealed therebetween. 上記薄膜トランジスタ基板上にマトリクス状に配置された液晶駆動素子を外部選択回路により選択し、上記液晶駆動素子に接続された液晶駆動電極に電圧を印加することにより、任意の文字、図形、あるいは画像の表示を行うものである。 The liquid crystal driving elements arranged in a matrix on the TFT substrate is selected by an external selection circuit, by applying a voltage to the connected liquid crystal drive electrodes to the liquid crystal driving device, any character, figure or image, and performs display.

【0005】上記薄膜トランジスタ基板と液晶駆動素子の一般的な回路図を図2、図3に示す。 [0005] Figure 2 a general circuit diagram of the TFT substrate and the liquid crystal driving device, shown in FIG. 図2は、薄膜トランジスタ基板(石英等の絶縁性透明基板;絶縁基板) Figure 2 is a thin film transistor substrate (insulating transparent substrate such as quartz; insulating substrate)
1上の液晶駆動素子2、…のマトリクス状配置図である。 Liquid crystal driving element 2 on 1, ... a matrix layout of. 薄膜トランジスタ基板1上には、表示領域1aが設けられている。 Over the thin film transistor substrate 1, the display region 1a. この表示領域1a内に、液晶駆動素子2、…がマトリクス状に配置されている。 This display region 1a, a liquid crystal driving element 2, ... are arranged in a matrix. 液晶駆動素子2、…には、データ信号ライン3、…とタイミング信号ライン4、…が接続されている。 Liquid crystal driving element 2, ..., the data signal line 3, ... and the timing signal line 4, ... are connected.

【0006】各液晶駆動素子2、…は、それぞれ、図3 [0006] Each liquid crystal driving element 2, ..., respectively, FIG. 3
に示すように、データ信号ライン3からのデータ信号とタイミング信号ライン4からのタイミング信号とに応じてオン−オフするスイッチング素子としての多結晶の薄膜トランジスタ5、薄膜トランジスタ5のオンに応じたデータ信号の保持用の補助容量として用いられるコンデンサ6、薄膜トランジスタ5のオンに応じて作動する液晶画素(画素電極)(自己容量を有する)7、…によって構成されている。 As shown in, in response to a timing signal from the data signal and the timing signal line 4 from the data signal lines 3 on - off thin film transistors 5 of the polycrystalline as a switching element, a data signal corresponding to ON of the TFT 5 capacitor 6 used as an auxiliary capacitor for holding (with self-capacitance) liquid crystal pixel (pixel electrode) that operates according to the on of the thin film transistor 5 7, is constituted by ....

【0007】上記液晶画素7の自己容量のみでデータ信号の保持が可能な場合、コンデンサ6は省略するようにしても良い。 [0007] If it is possible to hold only the data signal self-capacitance of the liquid crystal pixel 7, the capacitor 6 may be omitted. 上記したように、薄膜トランジスタ5は、 As described above, the thin film transistors 5,
液晶に印加する電圧のデータをスイッチングするために用いられ、このとき薄膜トランジスタ5に要求される特性は大きく次の2つに分割される。 Used for switching the data of the voltage applied to the liquid crystal, the characteristics of the time required for the thin film transistor 5 is divided into two large follows.

【0008】(1)薄膜トランジスタ5をオン状態にしたとき、ある一定時間内でコンデンサ6を充電するために十分な電流を流すことができること。 [0008] (1) when the thin film transistor 5 in the ON state, can flow a sufficient current to charge the capacitor 6 within a fixed time. (2)薄膜トランジスタ5をオフ状態にしたとき、極力、電流が流れないこと。 (2) when the thin film transistor 5 in the OFF state, as much as possible, the current does not flow.

【0009】(1)はコンデンサ6へのデータの書き込み特性に関するものである。 [0009] (1) relates to the write characteristics of the data to the capacitor 6. 液晶画素7の表示はコンデンサ6の電位により決定されるため、一つの薄膜トランジスタ5をオンする時間内でデータを完璧に書き込むことができるように、薄膜トランジスタ5は十分大きい電流を流すことができなくてはならない。 Since the display of the liquid crystal pixel 7 is determined by the potential of the capacitor 6, to be able to write perfectly the data within the time of turning on one of the thin film transistor 5, the thin film transistor 5 is not able to flow sufficiently large current It should not be.

【0010】このときの電流(以下、オン電流という) [0010] The current at this time (hereinafter referred to as the on-current)
は、コンデンサ6の容量と、書き込み時間とから定まり、そのオン電流をクリアできるように薄膜トランジスタ5を設計・製作しなくてはならない。 Is a capacitance of the capacitor 6, Sadamari and a write time, must be designed and manufactured a thin film transistor 5 so that it can clear the on-current. 薄膜トランジスタ5のオン電流は、トランジスタのサイズ(チャネル長とチャネル幅)、構造、製造プロセス、ゲート電圧、ドレイン電圧等に大きく依存する。 ON current of the thin film transistor 5, the size of the transistors (channel length and channel width), structure, manufacturing process, the gate voltage greatly depends on the drain voltage or the like.

【0011】(2)は、コンデンサ6に書き込まれたデータの保持特性に関するものである。 [0011] (2) relates to retention characteristics of the data written to the capacitor 6. アクティブマトリクスの液晶パネルの場合、各液晶駆動素子2にデータをマトリクス状に順次書き込んで行くため、薄膜トランジスタ5がオフ状態である時間はオン状態である時間よりはるかに長く、その間データは保持されなくてはならない。 For the liquid crystal panel of the active matrix, to go sequentially writes the data to the respective liquid crystal driving element 2 in a matrix, the time the thin film transistor 5 is turned off is much more time in the ON state long, but during which data is held must not.

【0012】コンデンサ6の容量は通常1pF程度の小さな値であるため、薄膜トランジスタ5がオフ状態でわずかでも電流(以下オフリーク電流という)が流れるとドレインの電位つまり液晶画素7に印加されている電圧が急激にソースの電圧に近づき、書き込まれたデータが保持されなくなってしまう。 [0012] Since the capacitance of the capacitor 6 is usually small value of about 1 pF, the voltage thin film transistor 5 is applied to the drain potential clogging liquid crystal pixels 7 when even slight current (hereinafter referred to as off-leak current) flows in the OFF state rapidly approaches the voltage of the source, the written data can no longer be maintained. したがって、オフ電流はできる限り小さくしなくてはならない。 Accordingly, the off current must be as small as possible.

【0013】以上述べた内容からわかるように、薄膜トランジスタ5のオフリーク電流を低減させることは重要な意義を有する。 [0013] As can be seen from the above mentioned contents, to reduce the off-leakage current of the thin film transistor 5 has an important significance. そのためにこれまで、オフリーク電流を低減するために特開昭63−204769号公報(L As heretofore to, Sho 63-204769 discloses to reduce off-leakage current (L
DD構造)、特開昭58−180063号公報(ゲートを共通にした複数トランジスタの直列接続)、などが提案されている。 DD structure), JP 58-180063 discloses (a series connection of a plurality transistors and the gate in common), and the like have been proposed.

【0014】ところが、薄膜トランジスタ5では光を照射するとキャリアが励起され、電流が流れることが分かっている(以下、光電流という)。 [0014] However, when irradiated with light in the thin film transistor 5 carriers are excited, it has been found that current flows (hereinafter, referred to as the photocurrent). この光電流はオン状態では電流量を増やす方向であり、またオン電流自体がもともと大きいため光電流が発生しても無視できるが、 The photocurrent is a direction to increase the amount of current in the on state and the light current because originally larger on-current itself is negligible even if it occurs,
オフ状態では(2)の理由により無視できない。 In the off state can not be ignored by reason of (2). さらにこの光電流は光強度に比例し、光強度が大きいほど増加する。 Further photocurrent is proportional to the light intensity increases as the light intensity is large.

【0015】一般に、液晶表示装置は光源からの透過光を利用しているため、現在では薄膜トランジスタ5に直接光があたらないように薄膜トランジスタ基板に対向するガラス基板に遮光層をマトリクス状に形成し(以下、 [0015] Generally, since the liquid crystal display device utilizes the transmitted light from the light source, and now form a light shielding layer on the glass substrate facing the TFT substrate so as not exposed directly light to the thin film transistor 5 in a matrix ( Less than,
ブラックマトリクスという)、このガラス基板側から光を照射している。 That a black matrix), and light is irradiated from the glass substrate side.

【0016】しかし、このブラックマトリクスは、薄膜トランジスタ5と対向するガラス基板上に有るため、薄膜トランジスタ基板と張り合わせるときのズレ及び光の回折等を考え、遮光面積が広くなるように設計するため、光の利用率が著しく下がる。 [0016] However, the black matrix, because there the glass substrate facing the TFT 5, consider the diffraction or the like of the deviation and the light when laminating a thin film transistor substrate, for designing such shielding area becomes wider, the light significantly decreases the utilization. このことは一つの画素面積が小さくなるほど大きく効き、高精細な液晶表示装置の製品化を妨げる一つの要因となっている。 This is handed large as one pixel area is reduced, which is one of the factors preventing the commercialization of high-definition liquid crystal display device.

【0017】上記理由により、ブラックマトリクスを薄膜トランジスタ5上に形成する開発が盛んに行われるようになった。 [0017] According to the above-mentioned reasons, it came to development to form a black matrix over the thin film transistor 5 is actively carried out. ところが、遮光層を薄膜トランジスタ5上に形成するためには、層構造を増やさなければならず、 However, in order to form a light-shielding layer over the thin film transistor 5 has to be increased to the layer structure,
技術的にもコスト的にも負担が増大し、実用に至ってはいない。 Be borne by the increase in technical in terms of cost as well, it is not put to practical use.

【0018】また、ソース電極またはドレイン電極のどちらか一方を延長し、遮光層とするものも提案されている(特開昭59−21064号公報)。 Further, by extending either the source electrode or the drain electrode, which a light-shielding layer has also been proposed (JP 59-21064 JP). したがって、光を効率良く遮光できるものが望まれている。 Accordingly, those light efficiently shielding is desired.

【0019】 [0019]

【発明が解決しようとする課題】上記のように、薄膜トランジスタでは、光を効率良く遮光できるものが望まれている。 As described above [0005] In the thin film transistor, which the light can efficiently shielding is desired. そのため、この発明では、新たに遮光膜層を設けることなく、光を効率良く遮光でき、光電流の発生を防止することができる薄膜トランジスタおよびそれを用いた液晶表示装置を提供することを目的とする。 Therefore, in this invention, without newly providing a light-shielding film layer, the light can be efficiently shielding, and to provide a liquid crystal display device using thin film transistors and it is possible to prevent the generation of the photocurrent .

【0020】 [0020]

【課題を解決するための手段】この発明の薄膜トランジスタは、絶縁基板上に形成されるものにおいて、上記絶縁基板上に形成され、チャネル領域、ソース領域、ドレイン領域からなる半導体薄膜、この半導体薄膜のチャネル領域上に形成されるゲート電極膜、上記半導体薄膜のソース領域上の一部に接触した状態で形成され、端部がソース領域の端部から少数キャリア拡散長分、チャネル領域上に延長して遮光するソース電極膜、上記半導体薄膜のドレイン領域上の一部に接触した状態で形成され、 Thin film transistor SUMMARY OF THE INVENTION The present invention, in what is formed on an insulating substrate, is formed on the insulating substrate, a channel region, a source region, a semiconductor thin film made of the drain region, of the semiconductor thin film a gate electrode film formed on the channel region, is formed in contact with part of the source region of the semiconductor thin film, the minority carrier diffusion length min end from the end of the source region, extending on the channel region source electrode film that blocks Te, is formed in contact with part of the drain region of the semiconductor thin film,
端部がドレイン領域の端部から少数キャリア拡散長分、 Minority carrier diffusion length min end from the end of the drain region,
チャネル領域上に延長して遮光するドレイン電極膜、および少なくとも上記ゲート電極膜上に形成され、上記ゲート電極膜と上記ソース電極膜、上記ゲート電極膜とドレイン電極膜とを絶縁するゲート絶縁膜から構成されている。 Drain electrode film shields extend over the channel region, and at least formed on the gate electrode film, the gate electrode film and the source electrode film, a gate insulating film for insulating the said gate electrode film and the drain electrode film It is configured.

【0021】この発明の液晶表示装置は、マトリクス状に配置される複数本の信号線及び走査線、これらの信号線及び走査線の各交点部分に配置され、絶縁基板上に形成され、チャネル領域、ソース領域、ドレイン領域からなる半導体薄膜と、この半導体薄膜のチャネル領域上に形成されるゲート電極膜と、上記半導体薄膜のソース領域上の一部に接触した状態で形成され、端部がソース領域の端部から少数キャリア拡散長分、チャネル領域上に延長して遮光するソース電極膜と、上記半導体薄膜のドレイン領域上の一部に接触した状態で形成され、端部がドレイン領域の端部から少数キャリア拡散長分、チャネル領域上に延長して遮光するドレイン電極膜と、少なくとも上記ゲート電極膜上に形成され、上記ゲート電極膜と上記ソース電極 The liquid crystal display device of the present invention, a plurality of signal lines and scanning lines arranged in a matrix form, is arranged at the intersections of these signal lines and the scanning lines are formed on an insulating substrate, the channel region a semiconductor thin film made of the source region, drain region, a gate electrode film formed on a channel region of the semiconductor thin film is formed in contact with part of the source region of the semiconductor thin film, a source end minority carrier diffusion length from the end of the region, and the source electrode film that shields extend over the channel region, is formed in contact with part of the drain region of the semiconductor thin film, an end of the end portion is a drain region minority carrier diffusion length from parts, and the drain electrode film that shields extend over the channel region, is formed on at least the gate electrode film, the gate electrode film and the source electrode 、上記ゲート電極膜とドレイン電極膜とを絶縁するゲート絶縁膜とからなる薄膜トランジスタ、およびこの薄膜トランジスタにより作動される液晶から構成されている。 And a liquid crystal which is actuated thin film transistor of the gate insulating film for insulating the said gate electrode film and the drain electrode film, and a thin film transistor.

【0022】 [0022]

【作用】この発明は、絶縁基板上に、チャネル領域、ソース領域、ドレイン領域からなる半導体薄膜を形成し、 SUMMARY OF THE INVENTION This invention on an insulating substrate, a channel region, a source region, a semiconductor thin film made of the drain region is formed,
この半導体薄膜のチャネル領域上にゲート電極膜を形成し、上記半導体薄膜のソース領域上の一部に接触した状態で、端部がソース領域の端部から少数キャリア拡散長分、チャネル領域上に延長して遮光するソース電極膜を形成し、上記半導体薄膜のドレイン領域上の一部に接触した状態で、端部がドレイン領域の端部から少数キャリア拡散長分、チャネル領域上に延長して遮光するドレイン電極膜を形成し、上記ゲート電極膜と上記ソース電極膜とを絶縁するとともに、上記ゲート電極膜とドレイン電極膜とを絶縁するゲート絶縁膜を少なくとも上記ゲート電極膜上に形成するようにしたものである。 Forming a gate electrode film in the channel region of the semiconductor thin film, in contact with part of the source region of the semiconductor thin film, the minority carrier diffusion length from the end portions of the source region, on the channel region source electrode film to shield extended to the formation, in contact with part of the drain region of the semiconductor thin film, an end portion minority carrier diffusion length from the end of the drain region, and extending over the channel region the drain electrode film which shields formed, with insulation between the gate electrode film and the source electrode film, so as to form at least the gate electrode film of the gate insulating film for insulating the said gate electrode film and the drain electrode film it is obtained by the. このような構成により半導体層への光照射が効率良く抑えられ、 Of light to the semiconductor layer is suppressed efficiently by this structure,
これにより光電流の発生を防止できる。 Thereby preventing the generation of photocurrent.

【0023】 [0023]

【実施例】以下、この発明の一実施例について図面を参照しながら説明する。 EXAMPLES Hereinafter, with reference to the accompanying drawings, an embodiment of the present invention. なお、液晶表示装置の薄膜トランジスタ基板上の回路構成は、上述した図2、図3と同じであるため、詳細な説明は省略する。 The circuit configuration on the TFT substrate of the liquid crystal display device is the same as FIG. 2, FIG. 3 described above, a detailed description thereof will be omitted.

【0024】上記薄膜トランジスタ5は、図1、図4に示すように、活性層(半導体薄膜)11、シリコン酸化膜12、ゲート電極13、層間絶縁膜14、15、ソース電極16、ドレイン電極17、および保護膜18によって構成されている。 [0024] The thin film transistor 5, as shown in FIG. 1, FIG. 4, the active layer (semiconductor thin film) 11, a silicon oxide film 12, the gate electrode 13, interlayer insulating films 14 and 15, the source electrode 16, drain electrode 17, and it is constituted by a protective film 18.

【0025】活性層11は低温プラズマCVD法によって上記薄膜トランジスタ基板1上に形成された200nm [0025] 200nm active layer 11 is formed on the TFT substrate 1 by a low temperature plasma CVD method
の膜厚の多結晶シリコンからなっている。 It is made of polycrystalline silicon of the film thickness. そして、活性層11はチャネル部(チャネル領域)11aと不純物が添加されて成るソース領域(n + −p−Si)11b及びドレイン領域(n + −p−Si)11cから構成されている。 Then, the active layer 11 and a channel portion (channel region) 11a and the source region with impurities formed by adding (n + -p-Si) 11b and the drain region (n + -p-Si) 11c .

【0026】上記活性層11のチャネル部11a上にはゲート絶縁膜としてのシリコン酸化膜12を介してN + [0026] The on the channel portion 11a of the active layer 11 through the silicon oxide film 12 as a gate insulating film N +
多結晶シリコンから成るゲート電極(ゲート電極膜)1 A gate electrode made of polycrystalline silicon (gate electrode film) 1
3が形成されている。 3 is formed. このゲート電極13は、タイミング信号ライン4と接続されている。 The gate electrode 13 is connected to a timing signal line 4.

【0027】上記ゲート電極13の上に、活性層11のソース領域11b、ドレイン領域11cをも覆うようにして酸化シリコンからなる層間絶縁膜14が形成されている。 [0027] On the gate electrode 13, interlayer insulating film 14 in which the source region 11b of the active layer 11, so as to also cover the drain region 11c made of silicon oxide is formed.

【0028】上記層間絶縁膜14の上部には、アルミニュウムからなるソース電極(ソース電極膜)16、ドレイン電極(ドレイン電極膜)17が形成されている。 [0028] The upper portion of the interlayer insulating film 14, a source electrode (source electrode film) 16 made of aluminum, the drain electrode (drain electrode film) 17 is formed. ソース電極16、ドレイン電極17は、それぞれ層間絶縁膜14に設けられているコンタクトホール14a、14 Source electrode 16, drain electrode 17, contact holes 14a are respectively provided in the interlayer insulating film 14, 14
bを介して活性層11のソース領域11b、ドレイン領域11cと導通するように設置されている。 Source region 11b of the active layer 11 through the b, is installed so as to conduct the drain region 11c.

【0029】さらに、その上に酸化シリコンからなる層間絶縁膜15が形成されている。 Furthermore, the interlayer insulating film 15 made of silicon oxide thereon is formed. この層間絶縁膜15の上部には、ITO(インジウム、すず)からなる画素電極19が形成されている。 The upper portion of the interlayer insulating film 15, ITO (indium tin) pixel electrode 19 made of is formed. 画素電極19は層間絶縁膜1 Pixel electrode 19 interlayer insulating film 1
5のコンタクトホール15aを介してドレイン電極17 Through the fifth contact holes 15a drain electrode 17
と導通するように設置されている。 It is installed so as to conduct a.

【0030】ソース電極16はデータ信号ライン3に接続され、ドレイン電極17はデータ保持用のコンデンサ6の電極6aと接続されている。 [0030] The source electrode 16 is connected to the data signal line 3, the drain electrode 17 is connected to the electrode 6a of the capacitor 6 for storing data. コンデンサ6は、図4 Capacitor 6, as shown in FIG. 4
に示すように、電極6a、6bにより構成されている。 As shown in, it is configured electrodes 6a, by 6b.

【0031】さらに、層間絶縁膜15と画素電極19との上部に窒化シリコンからなる保護膜18が形成されている。 Furthermore, the protective film 18 is formed of silicon nitride on top of the interlayer insulating film 15 and the pixel electrode 19. ソース電極16及びドレイン電極17は、それぞれ、図1、図4に示すように、チャネル部11aの上部に2μm分内側まで(それぞれソース領域11bの端部、ドレイン領域11cの端部より少数キャリア拡散長だけ離れた領域まで)延長され、活性層11のチャネル部11aの一部を遮光している。 The source electrode 16 and drain electrode 17, respectively, as shown in FIGS. 1 and 4, the upper portion of the channel portion 11a to 2μm partial inner (end of each source region 11b, the minority carrier diffusion from the end portion of the drain region 11c is only to separate areas length) extension, and shielding a part of the channel portion 11a of the active layer 11.

【0032】次に、上記ソース電極16の端部とドレイン電極17の端部とを、それぞれ少数キャリア拡散長だけ離れた領域まで(2μm分)延長している理由について説明する。 Next, the end portions of the drain electrode 17 of the source electrode 16, to a region at a distance respectively minority carrier diffusion length (2 [mu] m fraction) will be described the reason for the extension.

【0033】すなわち、薄膜トランジスタ5においてゲート電圧VGSとして、負バイアスを印加したオフ状態では、チャネル部11aの表面に誘起されるP型層とソース領域11b、ドレイン領域11cのN型層とでそれぞれのPN接合が形成され、ソース・ゲート間は順バイアス、ゲート・ドレイン間は逆バイアスが印加されている。 [0033] That is, as the gate voltage VGS in the thin film transistor 5, the off state of applying a negative bias, P-type layer and the source region 11b to be induced in the surface of the channel portion 11a, between the N-type layer of the drain region 11c of the respective PN junction is formed between the source and gate between the forward bias, the gate-drain reverse bias is applied.

【0034】このため、オフリーク電流はドレイン領域11c近傍のPN接合を流れる電流に支配されている。 [0034] Therefore, the off-leak current is governed by the current through the PN junction in the vicinity of the drain region 11c.
薄膜トランジスタ5の基体である活性層11の内部には多くのトラップが存在してPN接合が不完全であるために、接合リーク電流が流れる。 Inside the active layer 11 is a substrate of the thin film transistor 5 due to a PN junction and there are many traps is incomplete, the junction leakage current flows.

【0035】ところで、薄膜トランジスタ5に光を照射した場合、光が照射された活性層11の全ての部分でキャリアが発生し、拡散する。 By the way, when light is irradiated to the thin film transistors 5, the carrier in all parts of the active layer 11 irradiated with light is generated and diffused. しかし、薄膜トランジスタ5がオフの場合、ドレイン領域11c近傍のPN接合まで到達しないキャリアはオフリーク電流とはならずに消滅してしまう。 However, the thin film transistor 5 is off, the carriers do not reach the PN junction of the drain region 11c vicinity disappear without becoming the off-leak current.

【0036】図5に示すように、ドレイン領域11cの端部より少数キャリア拡散長Lだけ離れた領域までのみを遮光すれば、薄膜トランジスタ5のオフ領域での光電流の発生を抑えることができる。 As shown in FIG. 5, if the light-shielding only to a region spaced by minority carrier diffusion length L from the end portion of the drain region 11c, it is possible to suppress the generation of the photocurrent in the off region of the thin film transistor 5. 図5は図1の断面図から層間絶縁膜15と画素電極19とを除き、ソース電極16の端部とドレイン電極17の端部とを延長せずに、 Figure 5 except for the interlayer insulating film 15 and the pixel electrode 19 from a cross-sectional view of FIG. 1, without extending the end portions of the drain electrode 17 of the source electrode 16,
保護膜18上に遮光層21が形成されるようになっている。 Shielding layer 21 is adapted to be formed on the protective film 18.

【0037】このことを測定した実験結果が、図6である。 The experimental result of measuring this is the FIG. 図5に示した断面構造の薄膜トランジスタ5において、図中に示した遮光層21が遮光する部分のドレイン領域11cの端部からの距離Lを横軸に、薄膜トランジスタ5の上面から30万lxの照度の光を照射した場合の光電流を縦軸にとったグラフである。 In the thin film transistor 5 having the sectional structure shown in FIG. 5, the horizontal axis the distance L from the edge of the drain region 11c of the portion where the light-shielding layer 21 shown in FIG shields, illumination from the top surface of the thin film transistors 5 of 300,000 lx is a graph of photocurrent taken on the vertical axis when the irradiated light.

【0038】このグラフよりドレイン領域11cの端部を含み、ドレイン領域11cの端部より約2μm離れたチャネル領域までを遮光すれば光電流の発生を抑えることができる。 [0038] includes an end portion of the drain region 11c from the graph, it is possible to suppress generation of photocurrent if shielded to the channel region a distance of about 2μm from the edge of the drain region 11c.

【0039】この2μmという長さは、この薄膜トランジスタ5の活性層11のキャリア移動度をホール測定にて測定した値150cm2/v ・sec と、予想されるキャリアのライフタイム10nsecから計算されるキャリアの拡散長にほぼ等しい。 The length of this 2μm compares the value 150 cm 2 / v · sec measured at holes measuring carrier mobility of the active layer 11 of the thin film transistor 5, the carrier which is calculated from the lifetime 10nsec of carriers expected approximately equal to the diffusion length.

【0040】このことは上述したように、オフ領域での光電流は光により発生した少数キャリアが拡散でドレイン領域11cの端部のPN接合まで到達して流れているものであるということを示している。 [0040] As this was described above, indicates that the photocurrent in the off region in which the minority carriers generated by light flows reach the PN junction end of the drain region 11c in the diffusion ing.

【0041】そして、光により発生した少数キャリアがドレイン領域11cの端部のPN接合まで到達しなければ光電流は発生しないので、チャネル部11aの上部であってもドレイン領域11cの端部より少数キャリア拡散長より離れていれば遮光する必要はないことがわかる。 [0041] Since the minority carriers generated by light photocurrent does not occur unless reach the PN junction end of the drain region 11c, fewer than the ends of the even drain region 11c a top of the channel portion 11a it can be seen that there is no need to shield if away from the carrier diffusion length.

【0042】ところで、薄膜トランジスタ5を液晶表示装置の駆動素子に用いた場合、その駆動方法によりソース電極16とドレイン電極17が反転するために、上記効果を得るためにはドレイン領域11cの端部近傍と、 By the way, when using a thin film transistor 5 to the driving element of the liquid crystal display device, in order to invert the source electrode 16 and the drain electrode 17 by a driving method, the vicinity of the end portion of the drain region 11c in order to obtain the above effect When,
ソース領域11bの端部近傍の両方を遮光する必要がある。 It is necessary to shield both the end portion of the source region 11b.

【0043】この遮光機能を従来例(特開昭59−21 The prior art The shielding function (JP 59-21
064号公報)のようにソース電極6もしくはドレイン電極7のどちらか一方に持たせた場合、活性層11のソース領域11bの端部もしくはドレイン領域11cの端部から少数キャリア拡散長だけ離れた領域まで遮光する必要があり、1素子当たりの面積が広くなり開口率が問題となるアクティブマトリクス型の液晶表示装置に用いられるスイッチング素子に向いていない。 In the case which gave on either of the source electrode 6 or the drain electrode 7 as 064 JP), a region separated by the minority carrier diffusion length from the end portion of the end portion or the drain region 11c of the source region 11b of the active layer 11 until it is necessary to shield, not suitable for a switching element used in active matrix liquid crystal display device of the numerical aperture becomes wider area per element becomes a problem.

【0044】上記理由により、液晶表示装置において、 [0044] According to the above-mentioned reason, in the liquid crystal display device,
光電流を抑えるためにソース電極16とドレイン電極1 Source electrode 16 in order to suppress the photocurrent and the drain electrode 1
7を利用するには双方をチャネル部11aの上部で、それぞれソース領域11bの端部、ドレイン領域11cの端部より少数キャリア拡散長だけ離れた領域まで延長し、遮光しなくてはならないことがわかる。 7 both to use at the top of the channel portion 11a of the end portion of each source region 11b, extending to a region away by the minority carrier diffusion length from the end portion of the drain region 11c, that must be shading Recognize.

【0045】これまで、薄膜トランジスタ5を用いた液晶表示装置に注目して説明してきたが、この発明の主旨が光電流を減少させるという薄膜トランジスタ5の本質的な特性向上に関するものであるため、薄膜トランジスタ5の光電流が問題となる他の場合にも全く同様に適用することができる。 [0045] So far, has been described by focusing on a liquid crystal display device using a thin film transistor 5, because the gist of the present invention is related to intrinsic properties improvement of the thin film transistor 5 of decreasing photocurrent, the thin film transistor 5 can photocurrent is applied in exactly the same manner to other cases where a problem.

【0046】図7は横軸にゲート電圧(VG)、縦軸にソース、ドレイン電流(IDS)を取り、ソース・ドレイン電圧に2Vを印加した場合の、薄膜トランジスタ5のVG−IDS特性を示すものである。 [0046] Figure 7 is a gate voltage on the horizontal axis (VG), takes a source on the vertical axis, the drain current (IDS), in the case of applying a 2V source-drain voltage, shows a VG-IDS characteristics of the thin film transistor 5 it is.

【0047】図中曲線(A)はこの実施例における薄膜トランジスタ5に30万lxの白色光を入射した場合の特性を示し、図中曲線(B)は遮光層がない薄膜トランジスタ5の30万lxの白色光を入射した場合の特性を示し、図中曲線(C)はこの実施例における薄膜トランジスタ5に光を入射しない場合の特性を示すものである。 The figure curve (A) shows the characteristics when the incident 300,000 lx white light to the thin film transistor 5 in this example, in the figure the curve (B) 300,000 lx of the thin film transistor 5 is shielding layer It identifies the characteristics of the incident white light, in the figure the curve (C) shows a characteristic when no light is incident to the thin film transistor 5 in this embodiment.

【0048】この図からわかるように、この実施例の薄膜トランジスタ5では30万lxの白色光を入射してもオフ領域でのドレイン電流IDSはほとんど変化しないことがわかる。 [0048] FIG. As can be seen from the drain current IDS in an off region to incident TFT 5 in 300,000 lx white light in this embodiment it can be seen that hardly changes.

【0049】上記したように、光電流が発生するところのみを遮光しているため層構造を増やすこと無しに光電流の発生しないアクティブマトリクス型の液晶表示装置に用いられるスイッチング用の薄膜トランジスタを提供できる。 [0049] As described above, it is possible to provide a thin film transistor for switching used for a liquid crystal display device of active matrix type that does not generate photocurrent without increasing the layer structure because of the shielding only where the photocurrent is generated .

【0050】 [0050]

【発明の効果】以上詳述したように、この発明によれば、新たに遮光膜層を設けることなく、光を効率良く遮光でき、光電流の発生を防止することができる薄膜トランジスタおよびそれを用いた液晶表示装置を提供できる。 As described above in detail, according to the present invention, without newly providing a light-shielding film layer, the light can be efficiently shielding, use a thin film transistor and it occurrence of light current can be prevented it is possible to provide a liquid crystal display device had.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の一実施例における薄膜トランジスタの構成を示す断面図。 Figure 1 is a sectional view showing a structure of a thin film transistor according to an embodiment of the present invention.

【図2】図1の薄膜トランジスタが用いられる液晶表示装置の構成を示す斜視図。 Figure 2 is a perspective view showing a configuration of a liquid crystal display device thin film transistor of FIG. 1 is used.

【図3】図2の液晶駆動素子の構成を示す回路図。 Figure 3 is a circuit diagram showing a configuration of a liquid crystal driving device of FIG.

【図4】図1の薄膜トランジスタの構成を示す上面図。 Figure 4 is a top view showing the structure of a thin film transistor of FIG.

【図5】この発明の原理を説明するための薄膜トランジスタの断面図。 FIG. 5 is a cross-sectional view of a thin film transistor for explaining the principle of the invention.

【図6】この発明の実施例と従来例の光電流を比べたグラフの特性を示す図。 Figure 6 is a graph showing characteristics of the graph comparing the photocurrent embodiment and the conventional embodiment of the present invention.

【図7】薄膜トランジスタのゲート電圧−ソース、ドレイン電流の特性を示す図。 [7] The thin film transistor of the gate voltage - shows the source, the characteristics of drain current.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…薄膜トランジスタ基板(絶縁基板) 2…液晶駆動素子 3、〜…データ信号ライン 4、〜…タイミング信号ライン 5…薄膜トランジスタ 7、〜…液晶画素 11…活性層(半導体薄膜) 11a…チャネル部 11b…ソース領域 11c…ドレイン領域 12…シリコン酸化膜 13…ゲート電極 14、15…層間絶縁膜 16…ソース電極 17…ドレイン電極 18…保護膜 1 ... TFT substrate (insulating substrate) 2 ... liquid crystal driving element 3, ~ ... data signal lines 4, ~ ... timing signal line 5 ... thin film transistors 7, ~ ... liquid crystal pixels 11 ... active layer (semiconductor thin film) 11a ... channel portion 11b ... source region 11c ... drain region 12 ... silicon oxide film 13 ... gate electrode 14, 15 ... interlayer insulation film 16 ... source electrode 17 ... drain electrode 18 ... protective film

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−56282(JP,A) 特開 昭59−21064(JP,A) 特開 昭56−150871(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) H01L 29/786 H01L 21/336 G02F 1/1368 ────────────────────────────────────────────────── ─── of the front page continued (56) reference Patent flat 4-56282 (JP, a) JP Akira 59-21064 (JP, a) JP Akira 56-150871 (JP, a) (58) were investigated field (Int.Cl. 7, DB name) H01L 29/786 H01L 21/336 G02F 1/1368

Claims (2)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 絶縁基板上に形成される薄膜トランジスタにおいて、 上記絶縁基板上に形成され、チャネル領域、ソース領域、ドレイン領域からなる半導体薄膜と、 この半導体薄膜のチャネル領域上に形成されるゲート電極膜と、 上記半導体薄膜のソース領域上の一部に接触した状態で形成され、端部がソース領域の端部から少数キャリア拡散長分、チャネル領域上に延長して遮光するソース電極膜と、 上記半導体薄膜のドレイン領域上の一部に接触した状態で形成され、端部がドレイン領域の端部から少数キャリア拡散長分、チャネル領域上に延長して遮光するドレイン電極膜と、 上記ゲート電極膜下に形成され、上記ゲート電極膜と上記ソース電極膜、上記ゲート電極膜とドレイン電極膜とを絶縁するゲート絶縁膜と、 を具備したこと 1. A thin film transistor formed on an insulating substrate, the insulating is formed on the substrate, a channel region, a source region, a semiconductor thin film made of the drain region, a gate electrode formed on a channel region of the semiconductor thin film and films formed in contact with part of the source region of the semiconductor thin film, a source electrode film end shields extend from the end portion of the source region minority carrier diffusion length fraction, on the channel region, the semiconductor thin film is formed in a state of contact with a portion was on the drain region of the minority carrier diffusion length min end from the end of the drain region, and a drain electrode film which shields extend over the channel region, the gate electrode is formed under film, that includes the gate electrode film and the source electrode film, a gate insulating film for insulating the said gate electrode film and the drain electrode film, the 特徴とする薄膜トランジスタ。 Thin film transistor which is characterized.
  2. 【請求項2】 マトリクス状に配置される複数本の信号線及び走査線と、 これらの信号線及び走査線の各交点部分に配置され、絶縁基板上に形成され、チャネル領域、ソース領域、ドレイン領域からなる半導体薄膜と、この半導体薄膜のチャネル領域上に形成されるゲート電極膜と、上記半導体薄膜のソース領域上の一部に接触した状態で形成され、端部がソース領域の端部から少数キャリア拡散長分、チャネル領域上に延長して遮光するソース電極膜と、上記半導体薄膜のドレイン領域上の一部に接触した状態で形成され、端部がドレイン領域の端部から少数キャリア拡散長分、チャネル領域上に延長して遮光するドレイン電極膜と、 上記ゲート電極膜下に形成され、上記ゲート電極膜と上記ソース電極膜、上記ゲート電極膜とドレイン電 2. A plurality of signal lines arranged in a matrix and the scanning lines, disposed at the intersections of these signal lines and the scanning lines are formed on an insulating substrate, a channel region, a source region, a drain a semiconductor thin film made from a region, a gate electrode film formed on a channel region of the semiconductor thin film is formed in contact with part of the source region of the semiconductor thin film, an end portion from the end portion of the source region minority carrier diffusion length fraction, and the source electrode film that shields extend over the channel region, is formed in contact with part of the drain region of the semiconductor thin film, the minority carrier diffusion from the end portions of the drain region length fraction, and the drain electrode film that shields extend over the channel region, is formed under the gate electrode film, the gate electrode film and the source electrode film, the gate electrode film and the drain collector 膜とを絶縁するゲート絶縁膜とからなる薄膜トランジスタと、 この薄膜トランジスタにより作動される液晶と、 を具備したことを特徴とする液晶表示装置。 The liquid crystal display device comprising a thin film transistor comprising a gate insulating film for insulating the film, by comprising a liquid crystal that is operated by the thin film transistor.
JP17044193A 1993-07-09 1993-07-09 Thin film transistor and a liquid crystal display device using the same Expired - Fee Related JP3305814B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17044193A JP3305814B2 (en) 1993-07-09 1993-07-09 Thin film transistor and a liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17044193A JP3305814B2 (en) 1993-07-09 1993-07-09 Thin film transistor and a liquid crystal display device using the same

Publications (2)

Publication Number Publication Date
JPH0730120A JPH0730120A (en) 1995-01-31
JP3305814B2 true JP3305814B2 (en) 2002-07-24

Family

ID=15904983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17044193A Expired - Fee Related JP3305814B2 (en) 1993-07-09 1993-07-09 Thin film transistor and a liquid crystal display device using the same

Country Status (1)

Country Link
JP (1) JP3305814B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1031873A3 (en) * 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4844133B2 (en) * 2006-01-25 2011-12-28 ソニー株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPH0730120A (en) 1995-01-31

Similar Documents

Publication Publication Date Title
US6839098B2 (en) TFT active matrix liquid crystal display devices
JP4737956B2 (en) Display device and a photoelectric conversion element
EP0604006B1 (en) Active matrix liquid crystal display cell
US7046313B2 (en) Semiconductor device including a source line formed on interlayer insulating film having flattened surface
KR100209471B1 (en) Thin film transistor
CN1276468C (en) Semiconductor device and method of mfg. thereof
US5889291A (en) Semiconductor integrated circuit
US4776673A (en) Liquid-crystal display device
JP5275515B2 (en) Circuit board and a display device
US4723838A (en) Liquid crystal display device
US6333520B1 (en) Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
US5717224A (en) Semiconductor device having an insulated gate field effect thin film transistor
US5071779A (en) Method for producing a silicon thin film transistor
US5264383A (en) Method of manufacturing a thin film transistor
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
CN100340914C (en) Display device and photoelectric conversion device
US20070159565A1 (en) Display device
KR970002119B1 (en) Thin film transistor device
US20020005517A1 (en) Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
JP4211063B2 (en) Electro-optical device substrate, an electro-optical device and an electronic apparatus and a projection display device
US7057691B2 (en) Semiconductor device
US6580473B2 (en) Active matrix display devices with ladder-shaped electrodes or pixel electrode contacting side of drain electrode
KR100209281B1 (en) Lcd and its fabrication method
US4759610A (en) Active matrix display with capacitive light shield
EP0450941A2 (en) An active matrix display device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees