JPH0547949A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0547949A JPH0547949A JP3201031A JP20103191A JPH0547949A JP H0547949 A JPH0547949 A JP H0547949A JP 3201031 A JP3201031 A JP 3201031A JP 20103191 A JP20103191 A JP 20103191A JP H0547949 A JPH0547949 A JP H0547949A
- Authority
- JP
- Japan
- Prior art keywords
- brazing
- wall surface
- lead base
- cap
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置に関し、特にＬＣＣのリードベー
スにキャップをろう接する際、過剰なろう材が局部的に
這い上がることを防ぐことを目的とする。 【構成】 半導体素子が形成されたチップ３が搭載され
るものであって、周縁部に凸状のろう接部11を有し、か
つセラミックからなるリードベース１と、リードベース
１のろう接部11の上壁面11a にろう材４によってろう接
されて封着されるものであって、金属からなるキャップ
２を有し、前記リードベース１は、ろう接部11の上壁面
11a と内側壁面11b に、メタライズ層５が被着されてい
るものであるように構成する。
スにキャップをろう接する際、過剰なろう材が局部的に
這い上がることを防ぐことを目的とする。 【構成】 半導体素子が形成されたチップ３が搭載され
るものであって、周縁部に凸状のろう接部11を有し、か
つセラミックからなるリードベース１と、リードベース
１のろう接部11の上壁面11a にろう材４によってろう接
されて封着されるものであって、金属からなるキャップ
２を有し、前記リードベース１は、ろう接部11の上壁面
11a と内側壁面11b に、メタライズ層５が被着されてい
るものであるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
にＬＣＣのリードベースのろう接部の上壁面と内側壁面
にメタライズを施し、キャップをろう接する際、過剰な
ろう材が局部的に異常に這い上がることを防いでなる半
導体装置に関する。
にＬＣＣのリードベースのろう接部の上壁面と内側壁面
にメタライズを施し、キャップをろう接する際、過剰な
ろう材が局部的に異常に這い上がることを防いでなる半
導体装置に関する。
【０００２】近年、電子機器の多機能、高性能、小形・
軽量化などを実現するために、半導体装置の大容量、高
速、高密度実装化の要請がますます強まっている。こう
した要請に応えるゲートアレイなどを中心とした半導体
装置においては、数十〜数百本の入出力端子が必要とな
っており、しかも実装面積（シャドウエリア）を小さく
したり低背実装ができるように、ＬＣＣ（laedlesschip
carrier)とかＰＧＡ(pin grid array)、ＱＦＰ（quad
flat package)といったパッケージがよく用いられる。
軽量化などを実現するために、半導体装置の大容量、高
速、高密度実装化の要請がますます強まっている。こう
した要請に応えるゲートアレイなどを中心とした半導体
装置においては、数十〜数百本の入出力端子が必要とな
っており、しかも実装面積（シャドウエリア）を小さく
したり低背実装ができるように、ＬＣＣ（laedlesschip
carrier)とかＰＧＡ(pin grid array)、ＱＦＰ（quad
flat package)といったパッケージがよく用いられる。
【０００３】こうしたパッケージの中で、ＬＣＣパッケ
ージ（以下、ＬＣＣと呼ぶ）やＰＧＡパッケージなどに
おいては、半導体素子チップが搭載される前の基板は一
般にリードベースと呼ばれ、このリードベースから多数
のリードが導出された構成になっている。そして、この
リードベースにチップが搭載されてリードとボンディン
グされ、キャップで封止されて半導体装置に仕上がる
と、プリント板などに実装されて使用される。
ージ（以下、ＬＣＣと呼ぶ）やＰＧＡパッケージなどに
おいては、半導体素子チップが搭載される前の基板は一
般にリードベースと呼ばれ、このリードベースから多数
のリードが導出された構成になっている。そして、この
リードベースにチップが搭載されてリードとボンディン
グされ、キャップで封止されて半導体装置に仕上がる
と、プリント板などに実装されて使用される。
【０００４】例えばＰＧＡパッケージの場合には、数百
μｍφのリードピンがリードベースの上面または下面か
ら格子状または千鳥格子状に垂直に突出した構成になっ
ている。従って、プリント板に実装する際には、プリン
ト板に設けられたスルーホールにリードピンを挿入して
はんだ付けされる。
μｍφのリードピンがリードベースの上面または下面か
ら格子状または千鳥格子状に垂直に突出した構成になっ
ている。従って、プリント板に実装する際には、プリン
ト板に設けられたスルーホールにリードピンを挿入して
はんだ付けされる。
【０００５】それに対して、ＬＣＣの場合には、プリン
ト板などに表面実装できるように数百μｍ□のパッドが
リードベースの周囲から下面方向に周り込んだ構成にな
っている。従って、ＬＣＣはＳＭＤ（surface mountdev
ice) の一種である。
ト板などに表面実装できるように数百μｍ□のパッドが
リードベースの周囲から下面方向に周り込んだ構成にな
っている。従って、ＬＣＣはＳＭＤ（surface mountdev
ice) の一種である。
【０００６】ところで、ＰＧＡパッケージのリードベー
スは、格子状に突出しているリードピンのピッチが決め
られている。そのため、チップの大きさに対してパッケ
ージのシャドウエリヤがかなり大きいので、キャップを
封着する余裕が比較的大きく取れる。
スは、格子状に突出しているリードピンのピッチが決め
られている。そのため、チップの大きさに対してパッケ
ージのシャドウエリヤがかなり大きいので、キャップを
封着する余裕が比較的大きく取れる。
【０００７】ところが、ＬＣＣのリードベースの場合に
は、パッケージの周囲から導出するリードの本数でパッ
ケージの大きさが決まり、一般にはチップの大きさに対
してパッケージがそれ程大きくない。そのため、チップ
が高機能化してチップサイズが大きくなってくると、キ
ャップを封着する糊代がだんだん狭くなってくる傾向に
あり、キャップの封着する際一工夫が必要になる。
は、パッケージの周囲から導出するリードの本数でパッ
ケージの大きさが決まり、一般にはチップの大きさに対
してパッケージがそれ程大きくない。そのため、チップ
が高機能化してチップサイズが大きくなってくると、キ
ャップを封着する糊代がだんだん狭くなってくる傾向に
あり、キャップの封着する際一工夫が必要になる。
【０００８】
【従来の技術】図３はＬＣＣの一例の一部切欠き斜視
図、図４は図３の要部の拡大断面図である。図におい
て、１はリードベース、２はキャップ、３はチップ、４
はろう材、５はメタライズ層、６はワイヤ、７はパッ
ド、８は挟持治具、11はろう接部、11a は上壁面、11b
は内側壁面、11c は外側壁面、12はステージ、13は配線
パターン、20はＬＣＣである。
図、図４は図３の要部の拡大断面図である。図におい
て、１はリードベース、２はキャップ、３はチップ、４
はろう材、５はメタライズ層、６はワイヤ、７はパッ
ド、８は挟持治具、11はろう接部、11a は上壁面、11b
は内側壁面、11c は外側壁面、12はステージ、13は配線
パターン、20はＬＣＣである。
【０００９】図３において、ＬＣＣ20のリードベース１
は、Ａｌ2 Ｏ3 とかＡｌＮなどのセラミック製である。
そして、リードベース１の中央部は窪んでステージ12に
なっており、そのステージ12にチップ３が載置される。
は、Ａｌ2 Ｏ3 とかＡｌＮなどのセラミック製である。
そして、リードベース１の中央部は窪んでステージ12に
なっており、そのステージ12にチップ３が載置される。
【００１０】ステージ12の周りには、チップ３のパッド
に対応して数十〜数百本の配線パターン13で設けられて
いる。この配線パターン13には、ステージ12に載置され
たチップ３がワイヤボンディングなどによって接続さ
れ、樹脂によってポッティングされる。
に対応して数十〜数百本の配線パターン13で設けられて
いる。この配線パターン13には、ステージ12に載置され
たチップ３がワイヤボンディングなどによって接続さ
れ、樹脂によってポッティングされる。
【００１１】一方、リードベース１の周りは、凸状に一
段高くなった壁がろう接部11となっている。そして、配
線パターン13は、このろう接部11の壁の中を潜って内側
壁面11b から外側壁面11c に導出され、リードベース１
の下面に回り込んでパッド７となっている。
段高くなった壁がろう接部11となっている。そして、配
線パターン13は、このろう接部11の壁の中を潜って内側
壁面11b から外側壁面11c に導出され、リードベース１
の下面に回り込んでパッド７となっている。
【００１２】また、ろう接部11の上壁面11a には、キャ
ップ２がろう接できるように、予め、例えばＭｏやＷな
どのメタライズと、その上にＮｉめっきなどを施したメ
タライズ層５が被着されている。
ップ２がろう接できるように、予め、例えばＭｏやＷな
どのメタライズと、その上にＮｉめっきなどを施したメ
タライズ層５が被着されている。
【００１３】キャップ２は、例えばコバールにＮｉめっ
きを施した板である。そして、このキャップ２とろう接
部11のメタライズ層５のろう接は、ＰｂＳｎはんだとか
ＡｕＳｎはんだなどのろう材４を用いて行われる。
きを施した板である。そして、このキャップ２とろう接
部11のメタライズ層５のろう接は、ＰｂＳｎはんだとか
ＡｕＳｎはんだなどのろう材４を用いて行われる。
【００１４】ろう接に際しては、図４（Ａ）に示したよ
うに、チップ３が搭載されているリードベース１を逆さ
まにして、キャップ２とメタライズ層５の間にろう材４
を挟む。そして、図４（Ｂ）に示したように、挟持治具
８などを用いてリードベース１とキャップ２を上下から
圧接しながら、例えば、水素ガスなどの還元雰囲気の加
熱コンベア炉の中を通してろう材４を溶かし、金属製の
キャップ２をリードベース１にろう接し封止する。
うに、チップ３が搭載されているリードベース１を逆さ
まにして、キャップ２とメタライズ層５の間にろう材４
を挟む。そして、図４（Ｂ）に示したように、挟持治具
８などを用いてリードベース１とキャップ２を上下から
圧接しながら、例えば、水素ガスなどの還元雰囲気の加
熱コンベア炉の中を通してろう材４を溶かし、金属製の
キャップ２をリードベース１にろう接し封止する。
【００１５】このようなリードベース１を逆さまに支持
しながらろう接する方法は倒立式と呼ばれ、逆にリード
ベース１を上向きにして、キャップ２を上から被せてろ
う接する方法は正立式と呼ばれる。溶けたろう材４の流
れの動から、倒立式がよく用いられる。
しながらろう接する方法は倒立式と呼ばれ、逆にリード
ベース１を上向きにして、キャップ２を上から被せてろ
う接する方法は正立式と呼ばれる。溶けたろう材４の流
れの動から、倒立式がよく用いられる。
【００１６】こうして、図４（Ｃ）に示したようなろう
接がなされる。ところで、近時、ろう接部11の上壁面11
a の幅Ｄが次第に狭くなり、糊代に相当するメタライズ
層５のろう接面積が小さくなってくる傾向にある。
接がなされる。ところで、近時、ろう接部11の上壁面11
a の幅Ｄが次第に狭くなり、糊代に相当するメタライズ
層５のろう接面積が小さくなってくる傾向にある。
【００１７】
【発明が解決しようとする課題】すなわち、ＬＣＣ20の
パッケージの小型化が進む一方で、チップ３の高機能化
によってチップサイズの大型化が進んでいる。そのため
に、ろう接部11の上壁面11a の幅が狭くなって、ろう接
面積が狭くなるばかりでなく、ステージ12や配線パター
ン13と、ろう接部11の距離が接近するようになってい
る。
パッケージの小型化が進む一方で、チップ３の高機能化
によってチップサイズの大型化が進んでいる。そのため
に、ろう接部11の上壁面11a の幅が狭くなって、ろう接
面積が狭くなるばかりでなく、ステージ12や配線パター
ン13と、ろう接部11の距離が接近するようになってい
る。
【００１８】ところが、ろう材４の量をろう接面積に見
合って減らすと、ろう接強度が弱くなって封止の信頼性
を損なわれるので、ろう材４の量を減らしたくない。図
５はリードベースとキャップの間のろう材の流れを示す
断面図であり、リードベース１とキャップ２のろう接の
信頼性を損なわないように、ろう材４の量を減らさずに
ろう接した際のろう材４の挙動を示す。
合って減らすと、ろう接強度が弱くなって封止の信頼性
を損なわれるので、ろう材４の量を減らしたくない。図
５はリードベースとキャップの間のろう材の流れを示す
断面図であり、リードベース１とキャップ２のろう接の
信頼性を損なわないように、ろう材４の量を減らさずに
ろう接した際のろう材４の挙動を示す。
【００１９】すなわち、図５（Ａ）に示したように、ろ
う材４がキャップ２の外側に盛り上がって外観不良にな
ってしまうことが間々起きる。一方、ろう材４がろう接
部11の内側壁面11b の方に局部的に這い上がった場合に
は、図５（Ｂ）に示したように、ろう接部分のろう材４
がいわゆる肉足らずになってろう接不良になってしまう
ことが間々起きる。この障害は、特にろう材４がＡｕＳ
ｎはんだで、キャップ２がＮｉめっき製の場合によく見
られる。
う材４がキャップ２の外側に盛り上がって外観不良にな
ってしまうことが間々起きる。一方、ろう材４がろう接
部11の内側壁面11b の方に局部的に這い上がった場合に
は、図５（Ｂ）に示したように、ろう接部分のろう材４
がいわゆる肉足らずになってろう接不良になってしまう
ことが間々起きる。この障害は、特にろう材４がＡｕＳ
ｎはんだで、キャップ２がＮｉめっき製の場合によく見
られる。
【００２０】また、図５（Ｃ）に示したように、配線パ
ターン13にまで這い上がって、隣接する配線パターン13
やワイヤ６の間が短絡したり、あるいは配線パターン13
やワイヤ６がキャップ２と短絡してしまったりといった
重欠陥が起きてしまう問題があった。
ターン13にまで這い上がって、隣接する配線パターン13
やワイヤ６の間が短絡したり、あるいは配線パターン13
やワイヤ６がキャップ２と短絡してしまったりといった
重欠陥が起きてしまう問題があった。
【００２１】そこで本発明は、リードベースのろう接凸
部の内壁をメタライズし、過剰なろう材が異常に這い上
がることを防いだパッケージを有してなる半導体装置を
提供することを目的としている。
部の内壁をメタライズし、過剰なろう材が異常に這い上
がることを防いだパッケージを有してなる半導体装置を
提供することを目的としている。
【００２２】
【課題を解決するための手段】上で述べた課題は、リー
ドベースと、キャップを有し、前記リードベースは、半
導体素子が形成されたチップが搭載されるものであっ
て、周縁部に凸状のろう接部を有するものであり、かつ
セラミックからなり、前記キャップは、リードベースの
ろう接部の上壁面にろう材によってろう接されて封着さ
れるものであって、金属からなり、前記リードベース
は、ろう接部の上壁面と内側壁面に、メタライズ層が被
着されているものであるように構成された半導体装置に
よって解決される。
ドベースと、キャップを有し、前記リードベースは、半
導体素子が形成されたチップが搭載されるものであっ
て、周縁部に凸状のろう接部を有するものであり、かつ
セラミックからなり、前記キャップは、リードベースの
ろう接部の上壁面にろう材によってろう接されて封着さ
れるものであって、金属からなり、前記リードベース
は、ろう接部の上壁面と内側壁面に、メタライズ層が被
着されているものであるように構成された半導体装置に
よって解決される。
【００２３】
【作用】従来のＬＣＣリードベースは、周縁部のろう接
部の上壁面にだけメタライズ層を設けてキャップのろう
接を行っていたが、本発明においては、ろう接部の内側
壁面にもメタライズ層を設けるようにしている。
部の上壁面にだけメタライズ層を設けてキャップのろう
接を行っていたが、本発明においては、ろう接部の内側
壁面にもメタライズ層を設けるようにしている。
【００２４】そうすると、余剰のろう材が内側壁面のメ
タライズ層を濡らして逃げるので、ろう接の際に間々起
こるろう材の這い上がりといった異常な流れを抑えるこ
とができる。
タライズ層を濡らして逃げるので、ろう接の際に間々起
こるろう材の這い上がりといった異常な流れを抑えるこ
とができる。
【００２５】しかも、ろう接部の上壁面がますます狭く
なり、ろう接面積が小さくなる傾向に対して、上壁面に
加えてメタライズ層を設けた内側壁面もろう接面として
寄与させることができる。従って、ろう接の信頼性が損
なわれることを防ぐこともできる。
なり、ろう接面積が小さくなる傾向に対して、上壁面に
加えてメタライズ層を設けた内側壁面もろう接面として
寄与させることができる。従って、ろう接の信頼性が損
なわれることを防ぐこともできる。
【００２６】こうして、本発明によれば、ろう接部の上
壁面と内側壁面の両壁面にメタライズ層を設け、ろう材
の異常な流れを抑えながら、余剰なろう材を有効にろう
接に利用することができる。
壁面と内側壁面の両壁面にメタライズ層を設け、ろう材
の異常な流れを抑えながら、余剰なろう材を有効にろう
接に利用することができる。
【００２７】
【実施例】図１は本発明の実施例の分解斜視図、図２は
図１の要図の拡大断面図である。図において、１はリー
ドベース、２はキャップ、３はチップ、４はろう材、５
はメタライズ層、11はろう接部、11a は上壁面、11bは
内側壁面、12はステージ、13は配線パターン、20はＬＣ
Ｃである。
図１の要図の拡大断面図である。図において、１はリー
ドベース、２はキャップ、３はチップ、４はろう材、５
はメタライズ層、11はろう接部、11a は上壁面、11bは
内側壁面、12はステージ、13は配線パターン、20はＬＣ
Ｃである。
【００２８】図１において、ＬＣＣ20のリードベース１
は、Ａｌ2 Ｏ3 やＡｌＮなどのセラミックで作られてお
り、リードベース１の中央部のステージ12にはチップ３
が載置される。また、ステージ12の周りには、チップ３
のパッドに対応して数十〜数百本の配線パターン13で設
けられており、この配線パターン13は、チップ３はワイ
ヤ６によってワイヤボンディングされている。そして、
図示してないがシリコン樹脂などによってポッティング
される。
は、Ａｌ2 Ｏ3 やＡｌＮなどのセラミックで作られてお
り、リードベース１の中央部のステージ12にはチップ３
が載置される。また、ステージ12の周りには、チップ３
のパッドに対応して数十〜数百本の配線パターン13で設
けられており、この配線パターン13は、チップ３はワイ
ヤ６によってワイヤボンディングされている。そして、
図示してないがシリコン樹脂などによってポッティング
される。
【００２９】一方、リードベース１の周りは凸状に一段
高くなった壁で囲われており、この壁がろう接部11とな
っている。このろう接部11の上壁面11a と内側壁面11b
の壁面には、例えばＭｏやＷなどのメタライズを施こ
し、さらにその上にＮｉめっきなどを施したメタライズ
層５が被着されている。
高くなった壁で囲われており、この壁がろう接部11とな
っている。このろう接部11の上壁面11a と内側壁面11b
の壁面には、例えばＭｏやＷなどのメタライズを施こ
し、さらにその上にＮｉめっきなどを施したメタライズ
層５が被着されている。
【００３０】キャップ２は、例えばＮｉなどの金属板で
あり、このキャップ２とろう接部11のメタライズ層５の
ろう接は、ＰｂＳｎはんだやＡｕＳｎはんだなどのろう
材４を用いて行われる。
あり、このキャップ２とろう接部11のメタライズ層５の
ろう接は、ＰｂＳｎはんだやＡｕＳｎはんだなどのろう
材４を用いて行われる。
【００３１】キャップ２のろう接は、図４（Ａ）に示し
たように、リードベース１を逆さまにした倒立式のろう
接法によって、キャップ２とメタライズ層５の間にろう
材４を挟んで行う。
たように、リードベース１を逆さまにした倒立式のろう
接法によって、キャップ２とメタライズ層５の間にろう
材４を挟んで行う。
【００３２】こうしてろう接が終わったあと、パッケー
ジを切断してろう材４の流れ具合を調べたところ、図２
に示したように、ろう材４がろう接部11のメタライズ層
５を被着した上壁面11a と内側壁面11b を覆うように流
れている。そして、ろう接部11のろう接面積が拡大され
て、ろう接の信頼性を向上できることが確認できた。
ジを切断してろう材４の流れ具合を調べたところ、図２
に示したように、ろう材４がろう接部11のメタライズ層
５を被着した上壁面11a と内側壁面11b を覆うように流
れている。そして、ろう接部11のろう接面積が拡大され
て、ろう接の信頼性を向上できることが確認できた。
【００３３】しかも、ろう材４の流れが内側壁面11b の
メタライズ層５で抑えられており、従来のようにリード
ベース１の中の方まで局部的に異常に流れ込むことも起
こらないことも確認できた。
メタライズ層５で抑えられており、従来のようにリード
ベース１の中の方まで局部的に異常に流れ込むことも起
こらないことも確認できた。
【００３４】
【発明の効果】本発明によれば、ますますキャップのろ
う接面が狭まる傾向にあるＬＣＣパッケージに対して、
ろう接部の上壁面ばかりでなく内側壁面にもメタライズ
層を設けることによって、ろう接面積を拡大することが
できるとともに、ろう材の局部的な異常な流れ込みを抑
えることができる。
う接面が狭まる傾向にあるＬＣＣパッケージに対して、
ろう接部の上壁面ばかりでなく内側壁面にもメタライズ
層を設けることによって、ろう接面積を拡大することが
できるとともに、ろう材の局部的な異常な流れ込みを抑
えることができる。
【００３５】従って、電子機器の軽薄短小に応えて半導
体装置のパッケージもますます小型化し、その見返りと
してキャップのろう接面積が狭まる傾向にあるＬＣＣパ
ッケージにおけるキャップのろう接の信頼性向上に対し
て、本発明は寄与するところが大である。
体装置のパッケージもますます小型化し、その見返りと
してキャップのろう接面積が狭まる傾向にあるＬＣＣパ
ッケージにおけるキャップのろう接の信頼性向上に対し
て、本発明は寄与するところが大である。
【図１】 本発明の実施例の分解斜視図である。
【図２】 図１の要図の拡大断面図である。
【図３】 ＬＣＣの一例の一部切欠き斜視図である。
【図４】 図３の要部の拡大断面図である。
【図５】 リードベースとキャップの間のろう材の流れ
を示す断面図である。
を示す断面図である。
１ リードベース ２ キャップ ３ チップ ４ ろう材 ５ メタライズ層 11 ろう接部 11a 上壁面 11
b 内側壁面 12 ステージ 13 配線パターン 20 ＬＣＣ
b 内側壁面 12 ステージ 13 配線パターン 20 ＬＣＣ
Claims (1)
- 【請求項１】 リードベース(1) と、キャップ(2) を有
し、 前記リードベース(1) は、半導体素子が形成されたチッ
プ(3) が搭載されるものであって、周縁部に凸状のろう
接部(11)を有するものであり、かつセラミックからな
り、 前記キャップ(2) は、前記リードベース(1) のろう接部
(11)の上壁面(11a) にろう材(4) によってろう接されて
封着されるものであって、金属からなり、 前記リードベース(1) は、ろう接部(11)の上壁面(11a)
と内側壁面(11b) に、メタライズ層(5) が被着されてい
るものであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3201031A JPH0547949A (ja) | 1991-08-12 | 1991-08-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3201031A JPH0547949A (ja) | 1991-08-12 | 1991-08-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547949A true JPH0547949A (ja) | 1993-02-26 |
Family
ID=16434301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3201031A Withdrawn JPH0547949A (ja) | 1991-08-12 | 1991-08-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547949A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013140875A (ja) * | 2012-01-05 | 2013-07-18 | Seiko Epson Corp | 電子デバイス、その製造方法、圧電発振器、及び電子機器 |
-
1991
- 1991-08-12 JP JP3201031A patent/JPH0547949A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013140875A (ja) * | 2012-01-05 | 2013-07-18 | Seiko Epson Corp | 電子デバイス、その製造方法、圧電発振器、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| KR100237328B1 (ko) | 반도체 패키지의 구조 및 제조방법 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH10308466A (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| TW487996B (en) | Wiring substrate and semiconductor device | |
| JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
| JPH03248541A (ja) | 半導体パッケージ | |
| JP3544283B2 (ja) | 電子部品用パッケージ | |
| GB2301937A (en) | IC package with a ball grid array on a single layer ceramic substrate | |
| JPH0230169A (ja) | 半導体装置 | |
| JPH0547949A (ja) | 半導体装置 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
| KR100666990B1 (ko) | Ｂｇａ 패키지 및 그 제조방법 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP2822506B2 (ja) | 半導体装置の製造方法 | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| KR20030021037A (ko) | 반도체패키지 및 그 제조 방법 | |
| JPH05121577A (ja) | 高電流用密封パツケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |