JPH0547928A - 電源配線の電圧算出装置及びその算出方法 - Google Patents
電源配線の電圧算出装置及びその算出方法Info
- Publication number
- JPH0547928A JPH0547928A JP3203046A JP20304691A JPH0547928A JP H0547928 A JPH0547928 A JP H0547928A JP 3203046 A JP3203046 A JP 3203046A JP 20304691 A JP20304691 A JP 20304691A JP H0547928 A JPH0547928 A JP H0547928A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- resistance
- cell
- child
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は電源配線の電圧算出装置及びその算
出方法に関し、子供セルを含む親セルの各ノードの電圧
値を従来に比して短かい時間で算出できることを目的と
する。 【構成】 抵抗／電流源網作成部（１１）は、子供セル
（２１）を除く親セル（２０）及び該子供セル（２１）
夫々のレイアウトデータから夫々の抵抗／電流源網を作
成する。等価回路変換部（１２）は、子供セルの抵抗／
電流源網をこれと等価でノード数がすくない等価回路網
に変換する。連立一次方程式求解部（１４）は、子供セ
ルの等価回路網を子供セルを除く親セルの抵抗／電流源
網に組み込み、外部に接続されるノードに電圧源を設定
した抵抗／電流源網と、子供セルの抵抗／電流源網の外
部に接続されるノードに電圧源を設定した抵抗／電流源
網との夫々の連立一次方程式を解いて親セルの各ノード
の電圧値を求める。
出方法に関し、子供セルを含む親セルの各ノードの電圧
値を従来に比して短かい時間で算出できることを目的と
する。 【構成】 抵抗／電流源網作成部（１１）は、子供セル
（２１）を除く親セル（２０）及び該子供セル（２１）
夫々のレイアウトデータから夫々の抵抗／電流源網を作
成する。等価回路変換部（１２）は、子供セルの抵抗／
電流源網をこれと等価でノード数がすくない等価回路網
に変換する。連立一次方程式求解部（１４）は、子供セ
ルの等価回路網を子供セルを除く親セルの抵抗／電流源
網に組み込み、外部に接続されるノードに電圧源を設定
した抵抗／電流源網と、子供セルの抵抗／電流源網の外
部に接続されるノードに電圧源を設定した抵抗／電流源
網との夫々の連立一次方程式を解いて親セルの各ノード
の電圧値を求める。
Description
【０００１】
【産業上の利用分野】本発明は階層的に設計された集積
回路内の電源配線の電圧値を算出する電源配線の電圧算
出装置及びその算出方法に関する。
回路内の電源配線の電圧値を算出する電源配線の電圧算
出装置及びその算出方法に関する。
【０００２】
【従来の技術】集積回路（ＬＳＩ）内に多数のトランジ
スタが搭載されるようになり、トランジスタに電流を供
給する電源配線の抵抗成分による電圧低下が生じるよう
になり、電源配線各部の正確な電圧値の算出が必要とさ
れている。
スタが搭載されるようになり、トランジスタに電流を供
給する電源配線の抵抗成分による電圧低下が生じるよう
になり、電源配線各部の正確な電圧値の算出が必要とさ
れている。
【０００３】一般に、ＬＳＩの電源配線における電圧値
の算出は、算出しようとするセル内のノード数をｎとす
るとき、まず電源配線部分を抵抗網化してｎ次の正方行
列であるコンダクタンス行列Ｇを求め、つぎに、トラン
ジスタ等の電流が消費される素子部分を電流源化してｎ
次の電流ベクトルＩをもとめ、最後に、節点方程式と呼
ばれる連立一次方程式Ｉ＝ＧＶを解いて、電源配線各部
のｎ次の電圧ベクトルＶをもとめる。
の算出は、算出しようとするセル内のノード数をｎとす
るとき、まず電源配線部分を抵抗網化してｎ次の正方行
列であるコンダクタンス行列Ｇを求め、つぎに、トラン
ジスタ等の電流が消費される素子部分を電流源化してｎ
次の電流ベクトルＩをもとめ、最後に、節点方程式と呼
ばれる連立一次方程式Ｉ＝ＧＶを解いて、電源配線各部
のｎ次の電圧ベクトルＶをもとめる。
【０００４】
【発明が解決しようとする課題】階層的に設計された大
規模集積回路（ＶＬＳＩ）の電源配線網は、複数の子供
セルの電源配線網をそのまま組み込んで親セルの電源配
線網を形成している。
規模集積回路（ＶＬＳＩ）の電源配線網は、複数の子供
セルの電源配線網をそのまま組み込んで親セルの電源配
線網を形成している。
【０００５】このようにＶＬＳＩでは親セルに含まれる
子供セル数が多いため、親セルのノード数が非常に大き
くなり、電圧算出のために解く連立一次方程式が大規模
となり、このため解析に膨大な時間がかかるという問題
があった。
子供セル数が多いため、親セルのノード数が非常に大き
くなり、電圧算出のために解く連立一次方程式が大規模
となり、このため解析に膨大な時間がかかるという問題
があった。
【０００６】本発明は上記の点に鑑みなされたもので、
子供セルを含む親セルの各ノードの電圧値を従来に比し
て短い時間で算出できる電源配線の電圧算出装置及びそ
の算出方法を提供することを目的とする。
子供セルを含む親セルの各ノードの電圧値を従来に比し
て短い時間で算出できる電源配線の電圧算出装置及びそ
の算出方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の電源配線の電圧
算出装置は、階層的に設計されて親セル内に子供セルが
含まれる集積回路のレイアウトデータから電源配線折れ
曲がり点及び接続点であるノード夫々の電圧算出を行な
う電源配線の電圧算出装置において、子供セルを除く親
セル及び子供セル夫々のレイアウトデータから夫々の抵
抗／電流源網を作成する抵抗／電流源網作成部と、子供
セルの抵抗／電流源網をこれと等価でノード数が少ない
等価回路網に変換する等価回路変換部と、子供セルの等
価回路網を子供セルを除く親セルの抵抗／電流源網に組
み込み、外部に接続されるノードに電圧源を設定した抵
抗／電流源網と、子供セルの抵抗／電流源網の外部に接
続されるノードに電圧源を設定した抵抗／電流源網との
夫々の連立一次方程式を解いて親セルの各ノードの電圧
値を求める連立一次方程式求解部とを有する。
算出装置は、階層的に設計されて親セル内に子供セルが
含まれる集積回路のレイアウトデータから電源配線折れ
曲がり点及び接続点であるノード夫々の電圧算出を行な
う電源配線の電圧算出装置において、子供セルを除く親
セル及び子供セル夫々のレイアウトデータから夫々の抵
抗／電流源網を作成する抵抗／電流源網作成部と、子供
セルの抵抗／電流源網をこれと等価でノード数が少ない
等価回路網に変換する等価回路変換部と、子供セルの等
価回路網を子供セルを除く親セルの抵抗／電流源網に組
み込み、外部に接続されるノードに電圧源を設定した抵
抗／電流源網と、子供セルの抵抗／電流源網の外部に接
続されるノードに電圧源を設定した抵抗／電流源網との
夫々の連立一次方程式を解いて親セルの各ノードの電圧
値を求める連立一次方程式求解部とを有する。
【０００８】また、本発明の電源配線の電圧算出方法
は、子供セルを除く親セル及び子供セル夫々のレイアウ
トデータから夫々の抵抗／電流源網を作成し、子供セル
の抵抗／電流源網をこれと等価でノード数が少ない等価
回路網に変換し、子供セルの等価回路網を子供セルを除
く親セルの抵抗／電流源網に組み込み、外部に接続され
るノードに電圧源を設定した抵抗／電流源網の連立一次
方程式を解いて子供セルを除く親セルの各ノードの電圧
値を求め、子供セルの抵抗／電流源網の外部に接続され
るノードに電圧源を設定した抵抗／電流源網の連立一次
方程式を解いて子供セルの各ノードの電圧値を求める。
は、子供セルを除く親セル及び子供セル夫々のレイアウ
トデータから夫々の抵抗／電流源網を作成し、子供セル
の抵抗／電流源網をこれと等価でノード数が少ない等価
回路網に変換し、子供セルの等価回路網を子供セルを除
く親セルの抵抗／電流源網に組み込み、外部に接続され
るノードに電圧源を設定した抵抗／電流源網の連立一次
方程式を解いて子供セルを除く親セルの各ノードの電圧
値を求め、子供セルの抵抗／電流源網の外部に接続され
るノードに電圧源を設定した抵抗／電流源網の連立一次
方程式を解いて子供セルの各ノードの電圧値を求める。
【０００９】
【作用】本発明の電圧算出装置及びその算出方法におい
ては、子供セルと、子供セルを除く親セルと分けて夫々
の多元連立一次方程式を別々に解くため、各連立一次方
程式は元が小さくなり、この全ての連立一次方程式を解
くに要する時間は、従来の子供セルを含む親セルの多元
連立一次方程式を除く時間よりも大幅に短かくなる。
ては、子供セルと、子供セルを除く親セルと分けて夫々
の多元連立一次方程式を別々に解くため、各連立一次方
程式は元が小さくなり、この全ての連立一次方程式を解
くに要する時間は、従来の子供セルを含む親セルの多元
連立一次方程式を除く時間よりも大幅に短かくなる。
【００１０】
【実施例】図１は本発明装置の一実施例のブロック構成
図を示す。
図を示す。
【００１１】同図中、抵抗／電流源網作成部１１は入力
されるレイアウトデータから抵抗／電流源網を作成する
と共に、複数の抵抗／電流源網から単一の抵抗／電流源
網を合成する。
されるレイアウトデータから抵抗／電流源網を作成する
と共に、複数の抵抗／電流源網から単一の抵抗／電流源
網を合成する。
【００１２】等価回路変換部１２は、抵抗／電流源網作
成部１１で作成された抵抗／電流源網を簡略化した等価
回路網に変換する。
成部１１で作成された抵抗／電流源網を簡略化した等価
回路網に変換する。
【００１３】電圧源接続部１３は抵抗／電流源回路網の
外部ノードに外部供給電圧と同一電圧の電圧源を接続す
る。
外部ノードに外部供給電圧と同一電圧の電圧源を接続す
る。
【００１４】連立一次方程式求解部１４は電圧源接続部
１３で外部ノードに電圧源が接続された抵抗／電流源回
路網の節点方程式を解き、網内の各ノードの電圧値を求
める。
１３で外部ノードに電圧源が接続された抵抗／電流源回
路網の節点方程式を解き、網内の各ノードの電圧値を求
める。
【００１５】次に図２に示す親セルのレイアウトデータ
の電圧算出処理を図３のフローチャートを用いて説明す
る。図２において、親セル２０は子供セル２１を含んで
いる。斜線部２２が電源配線であり、セル２０内の各ト
ランジスタに電源を供給している。この電源配線の外部
ノードがＤ点である。
の電圧算出処理を図３のフローチャートを用いて説明す
る。図２において、親セル２０は子供セル２１を含んで
いる。斜線部２２が電源配線であり、セル２０内の各ト
ランジスタに電源を供給している。この電源配線の外部
ノードがＤ点である。
【００１６】図３のステップＳ１では、図４に示す子供
セルのレイアウトデータを抵抗／電流源網作成部１１に
供給し、電源配線の折れ曲がり点、又は交差点、又はト
ランジスタの接続点毎にノードＮ１〜Ｎ１１を付与し、
各ノード間の電源配線の長さと幅の比に比例した値の抵
抗を作成し、トランジスタを電流源で置き換えて図５に
示す抵抗／電流源網を作成する。なお、図４のＡ，Ｂ，
Ｃは子供セルの外部ノードで親セル２０の電源配線２２
に接続されている。
セルのレイアウトデータを抵抗／電流源網作成部１１に
供給し、電源配線の折れ曲がり点、又は交差点、又はト
ランジスタの接続点毎にノードＮ１〜Ｎ１１を付与し、
各ノード間の電源配線の長さと幅の比に比例した値の抵
抗を作成し、トランジスタを電流源で置き換えて図５に
示す抵抗／電流源網を作成する。なお、図４のＡ，Ｂ，
Ｃは子供セルの外部ノードで親セル２０の電源配線２２
に接続されている。
【００１７】ステップＳ２では、図５の抵抗／電流源網
のノード数と同一のｎ（ここではｎ＝１）元の一次方程
式からなる節点方程式Ｉ＝ＧＶから、外部ノードＡ，
Ｂ，Ｃ以外の電圧変数を消去して、外部接続端子数と同
一のｍ元の一次方程式からなる節点方程式ｉ＝ｇｖを作
成して図６に示す等価回路網に変換する。
のノード数と同一のｎ（ここではｎ＝１）元の一次方程
式からなる節点方程式Ｉ＝ＧＶから、外部ノードＡ，
Ｂ，Ｃ以外の電圧変数を消去して、外部接続端子数と同
一のｍ元の一次方程式からなる節点方程式ｉ＝ｇｖを作
成して図６に示す等価回路網に変換する。
【００１８】ステップＳ３では図７に示す子供セル２２
を除外した親セルを抵抗／電流源網作成部１１に供給し
て図８に示すノードＮ２１〜Ｎ２７を付与した抵抗／電
流源網を作成する。
を除外した親セルを抵抗／電流源網作成部１１に供給し
て図８に示すノードＮ２１〜Ｎ２７を付与した抵抗／電
流源網を作成する。
【００１９】ステップＳ４では抵抗／電流源網作成部１
１で図６と図８夫々の抵抗／電流源網を外部ノードＡ，
Ｂ，Ｃで互いに接続し、更に電圧源接続部１３で外部ノ
ードＤに供給電圧と同一電圧の電圧源を接続して図９に
示す抵抗／電流源網を作成する。
１で図６と図８夫々の抵抗／電流源網を外部ノードＡ，
Ｂ，Ｃで互いに接続し、更に電圧源接続部１３で外部ノ
ードＤに供給電圧と同一電圧の電圧源を接続して図９に
示す抵抗／電流源網を作成する。
【００２０】ステップＳ５では、図９の抵抗／電流源網
で連立一次方程式求解部１４に供給し、親セル内の各ノ
ードＡ，Ｂ，Ｃ，Ｎ２１〜Ｎ２７夫々の電圧値を求め
る。
で連立一次方程式求解部１４に供給し、親セル内の各ノ
ードＡ，Ｂ，Ｃ，Ｎ２１〜Ｎ２７夫々の電圧値を求め
る。
【００２１】ステップＳ６では、電圧源設計部１３で図
５に示す子供セルの抵抗／電流源網の外部ノードＡ，
Ｂ，Ｃ夫々にステップＳ５で求めた親セルのノードＡ，
Ｂ，Ｃ夫々の電圧値と同一電圧の電圧源を接続した図１
０に示す抵抗／電流源網を作成する。
５に示す子供セルの抵抗／電流源網の外部ノードＡ，
Ｂ，Ｃ夫々にステップＳ５で求めた親セルのノードＡ，
Ｂ，Ｃ夫々の電圧値と同一電圧の電圧源を接続した図１
０に示す抵抗／電流源網を作成する。
【００２２】ステップＳ７では図１０の抵抗／電流源網
を連立一次方程式求解部１４に供給して子供セル内の各
ノードＮ１〜Ｎ１１夫々の電圧値を求める。
を連立一次方程式求解部１４に供給して子供セル内の各
ノードＮ１〜Ｎ１１夫々の電圧値を求める。
【００２３】従来は図２の親セル２０からそのまま抵抗
／電流源網を作成するため、親セル２０は２２ノードと
なり、２２元連立一次方程式を解かなければならない
が、上記実施例では図９に示す親セル２０は１１ノード
で表わされ、１１元連立一次方程式を解けば子供セル２
１を除く親セル２０内の各ノードの電圧値を得ることが
できる。更に子供セル２１内の各ノードの電圧値は１１
元の連立一次方程式を解けば良く、連立方程式は元の数
が多くなるほど解析時間は急激に長くなるため、１１元
連立方程式を２回解く方が従来の２２元連立方程式を１
回解くよりも短時間で済む。
／電流源網を作成するため、親セル２０は２２ノードと
なり、２２元連立一次方程式を解かなければならない
が、上記実施例では図９に示す親セル２０は１１ノード
で表わされ、１１元連立一次方程式を解けば子供セル２
１を除く親セル２０内の各ノードの電圧値を得ることが
できる。更に子供セル２１内の各ノードの電圧値は１１
元の連立一次方程式を解けば良く、連立方程式は元の数
が多くなるほど解析時間は急激に長くなるため、１１元
連立方程式を２回解く方が従来の２２元連立方程式を１
回解くよりも短時間で済む。
【００２４】
【発明の効果】上述の如く、本発明の電源配線の電圧算
出装置及びその算出方法によれば、子供セルを含む親セ
ルの各ノードの電圧値を従来に比して短い時間で算出で
き、実用上きわめて有用である。
出装置及びその算出方法によれば、子供セルを含む親セ
ルの各ノードの電圧値を従来に比して短い時間で算出で
き、実用上きわめて有用である。
【図１】本発明装置の一実施例のブロック図である。
【図２】親セルのレイアウトデータを示す図である。
【図３】電圧算出処理のフローチャートである。
【図４】子供セルのレイアウトデータを示す図である。
【図５】図４の抵抗／電流源網を示す図である。
【図６】図５の等価回路網を示す図である。
【図７】子供セルを除く親セルのレイアウトデータを示
す図である。
す図である。
【図８】図７の抵抗／電流源網を示す図である。
【図９】親セルの抵抗／電流源網を示す図である。
【図１０】子供セルの抵抗／電流源網を示す図である。
２０ 親セル ２１ 子供セル ２２ 電源配線 Ａ，Ｂ，Ｃ，Ｄ 外部ノード Ｎ１〜Ｎ２７ ノード Ｓ１〜Ｓ７ ステップ
Claims (2)
- 【請求項１】 階層的に設計されて親セル内に子供セル
が含まれる集積回路のレイアウトデータから電源配線折
れ曲がり点及び接続点であるノード夫々の電圧算出を行
なう電源配線の電圧算出装置において、 該子供セルを除く親セル及び該子供セル夫々のレイアウ
トデータから夫々の抵抗／電流源網を作成する抵抗／電
流源網作成部と、 該子供セルの抵抗／電流源網をこれと等価でノード数が
少ない等価回路網に変換する等価回路変換部と、 該子供セルの等価回路網を該子供セルを除く親セルの抵
抗／電流源網に組み込み、外部に接続されるノードに電
圧源を設定した抵抗／電流源網と、該子供セルの抵抗／
電流源網の外部に接続されるノードに電圧源を設定した
抵抗／電流源網との夫々の連立一次方程式を解いて該親
セルの各ノードの電圧値を求める連立一次方程式求解部
とを有することを特徴とする電源配線の電圧算出装置。 - 【請求項２】 階層的に設計されて親セル内に子供セル
が含まれる集積回路のレイアウトデータから電源配線折
れ曲がり点及び接続点であるノード夫々の電圧算出を行
なう電源配線の電圧算出方法において、 該子供セルを除く親セル及び該子供セル夫々のレイアウ
トデータから夫々の抵抗／電流源網を作成し、 該子供セルの抵抗／電流源網をこれと等価でノード数が
少ない等価回路網に変換し、 該子供セルの等価回路網を該子供セルを除く親セルの抵
抗／電流源網に組み込み、外部に接続されるノードに電
圧源を設定した抵抗／電流源網の連立一次方程式を解い
て子供セルを除く親セルの各ノードの電圧値を求め、 該子供セルの抵抗／電流源網の外部に接続されるノード
に電圧源を設定した抵抗／電流源網の連立一次方程式を
解いて該子供セルの各ノードの電圧値を求めることを特
徴とする電源配線の電圧算出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203046A JPH0547928A (ja) | 1991-08-13 | 1991-08-13 | 電源配線の電圧算出装置及びその算出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203046A JPH0547928A (ja) | 1991-08-13 | 1991-08-13 | 電源配線の電圧算出装置及びその算出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547928A true JPH0547928A (ja) | 1993-02-26 |
Family
ID=16467454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3203046A Pending JPH0547928A (ja) | 1991-08-13 | 1991-08-13 | 電源配線の電圧算出装置及びその算出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547928A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368091A (ja) * | 2001-06-08 | 2002-12-20 | Fujitsu Ltd | 電源網解析方法、電源網解析方法を実行するコンピュータプログラム、記録媒体、及び電源網解析装置 |
-
1991
- 1991-08-13 JP JP3203046A patent/JPH0547928A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368091A (ja) * | 2001-06-08 | 2002-12-20 | Fujitsu Ltd | 電源網解析方法、電源網解析方法を実行するコンピュータプログラム、記録媒体、及び電源網解析装置 |
| US6748572B2 (en) | 2001-06-08 | 2004-06-08 | Fujitsu Limited | Power supply network analyzing method, computer program for executing the method, storage medium and power supply network analyzing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dial | Minimal-revenue congestion pricing part II: An efficient algorithm for the general case | |
| Mulder et al. | General current-mode analysis method for translinear filters | |
| US20050273309A1 (en) | Circuit simulation method, device model, and simulation circuit | |
| JP3253571B2 (ja) | 低電圧ｍｏｓｆｅｔを持つ電流ミラーを使用した積算機及び神経網シナプス | |
| EP0382518A2 (en) | Multi-feedback circuit apparatus | |
| Naiknaware et al. | Automated hierarchical CMOS analog circuit stack generation with intramodule connectivity and matching considerations | |
| JPH0547928A (ja) | 電源配線の電圧算出装置及びその算出方法 | |
| JPH04227575A (ja) | 論理回路シミュレーション方法 | |
| JP7296391B2 (ja) | 基準電圧回路、及び、電子機器 | |
| Tsitouras | Neural networks with multidimensional transfer functions | |
| CN114779878A (zh) | 一种电力系统仿真步长时间的计算系统及方法 | |
| US5461575A (en) | Simulation of sequential circuits for calculating timing characteristics to design/manufacture a logic network | |
| JP3129240B2 (ja) | 電流発生回路 | |
| Stanojević et al. | Cell Designer-a Comprehensive TCAD-Based Framework for DTCO of Standard Logic Cells | |
| US20090222253A1 (en) | System and Method for Switch-Level Linear Simulation Using Verilog | |
| El-Hajj et al. | Time domain analysis of linear systems using spreadsheets | |
| JP3139867B2 (ja) | 半導体生産システム | |
| JPH0648782B2 (ja) | 定電流源 | |
| JP3964483B2 (ja) | 集積回路の論理シミュレーション方法 | |
| JP3883593B2 (ja) | Ｍｏｓｆｅｔ集積回路の設計支援装置 | |
| KR100555473B1 (ko) | 반도체 집적회로에서의 전압강하를 고속으로 해석하기 위한 선형회로망 해석방법 | |
| Tielo-Cuautle et al. | An heuristic circuit-generation technique for the design-automation of analog circuits | |
| US6513150B1 (en) | Method of generating mesh for process simulation | |
| Naderi et al. | Circuit implementation of programmable high-resolution rational-powered membership functions in standard CMOS technology | |
| Afacan et al. | Post-Silicon Validation of Yield-Aware Analog Circuit Synthesis |