JP3139867B2 - 半導体生産システム - Google Patents

半導体生産システム

Info

Publication number
JP3139867B2
JP3139867B2 JP4372693A JP4372693A JP3139867B2 JP 3139867 B2 JP3139867 B2 JP 3139867B2 JP 4372693 A JP4372693 A JP 4372693A JP 4372693 A JP4372693 A JP 4372693A JP 3139867 B2 JP3139867 B2 JP 3139867B2
Authority
JP
Japan
Prior art keywords
unit
simulation
process flow
information
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4372693A
Other languages
English (en)
Other versions
JPH06260380A (ja
Inventor
悦生 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4372693A priority Critical patent/JP3139867B2/ja
Priority to US08/031,881 priority patent/US5495417A/en
Publication of JPH06260380A publication Critical patent/JPH06260380A/ja
Priority to US08/562,173 priority patent/US5694325A/en
Application granted granted Critical
Publication of JP3139867B2 publication Critical patent/JP3139867B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、複数の製造工程から
なる生産システムにおいて、製品を製造する前に、完成
品の様々な特性、例えば、電気特性、信頼性等のシミュ
レーションを行なう技術に関する。
【0002】
【従来の技術】半導体製造においては、一連の処理の流
れを表す情報(プロセスフロー情報)が存在し、この情
報を基に半導体装置は生産されている。これらの情報
は、技術者が自分の経験やノウハウを基に製品の完成度
を彼等なりに予測して作成している。この場合、条件を
一意に決定することは非常に難しいため、確定していな
い処理条件は、あらかじめ複数条件設定し、実際に製品
を処理する時点で製品を分割して生産していた。このた
め、製品の分割/合流作業や、作業終了後のデータ解析
等に要する時間が多大になり、製品の工期を長くしてい
た。
【0003】また、処理条件の予測を行う場合に、プロ
セス/デバイスシミュレータや回路シミュレータ等のシ
ミュレーションを利用しているが、これらシミュレーシ
ョンの結果とプロセスフローへの処理条件のフィードバ
ックは、技術者の判断により行われており、個人差や、
適格なフィードバックを行うことができなかった。
【0004】さらに、プロセスフローが決定し、製品が
実際に生産され、完成した後の電気特性や信頼性のデー
タの解析は技術者が行っており、不良が生じた場合に
は、処理されたプロセスフローの情報を1つ1つ解析す
るか、技術者の経験から判断し、解析を行っていた。ま
た、この実際の製品の結果はシミュレーション等へはフ
ィードバックされることが困難であったため、シミュレ
ーションの精度向上が難しかった。
【0005】
【発明が解決しようとする課題】この様に、従来の半導
体製造における処理の流れの情報(プロセスフロー)と
各種シミュレーションと生産システムとは互いの情報を
交換することが困難であった。
【0006】このため、処理条件振りや製品の分割等が
増加し、結果的に工期を長くしていた。また、各シミュ
レーションからの計算結果を効果的にプロセスフローに
取り込むことが困難であり、さらに、完成した製品の結
果とシミュレーションの結果との比較を行い、製品の不
良解析や、シミュレーション自体の精度向上も困難であ
った。
【0007】そこで本発明では、この様な従来の事情の
鑑みてなされたものであり、その目的とするところは、
プロセスフローの性質を各種シミュレーションの結果か
ら予測し、最良のプロセスフローを作成することができ
る半導体生産システムを提供することである。
【0008】さらに、この発明の他の目的は、最良のプ
ロセスフローから得られた製品の結果と最初に予測した
シミュレーションの結果から、製品の不良解析や、シミ
ュレーション自体の精度向上を行うことができる半導体
生産システムを提供することである。
【0009】
【課題を解決するための手段】上記目的を構成するため
に、この発明に従う半導体生産システムは、プロセスフ
ローを作成するシステムと、各種シミュレーションと、
シミュレーションの結果をプロセスフローにフィードバ
ックする手段と、製品を流す事と、処理結果情報を収集
することを目的とする生産管理システムと、処理結果情
報を解析するシステムと、処理結果情報と予測したシミ
ュレーション結果から、不良解析や、シミュレーション
にフィードバックする手段とから構成されている。
【0010】
【作用】上記構成において、この発明では、各種シミュ
レーションにより得られた予測結果をプロセスフロー生
成部にフィードバックし、最良のプロセスフローが作成
される。作成されたプロセスフローは、生産システムへ
転送され、製品を処理される。処理結果は収集され、各
種の解析がなされ、その解析結果とシミュレーションに
より予測した結果と比較され、製品の不良解析と、シミ
ュレーションの精度向上が行われる。
【0011】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
【0012】図1は、「半導体生産システム」の機能ブ
ロック図である。
【0013】図1に示す如く、この「半導体生産システ
ム」は、プロセスフロー生成部101、プロセスシミュ
レーション部102、形状シミュレーション部103、
デバイスシミュレーション部104、回路シミュレーシ
ョン部105、レイアウトシミュレーション部106、
レチクルデータ生成部107、マスク情報取込部10
8、装置レシピ情報取込部109、プロセスフロー格納
部110、生産/進捗管理部111、装置管理部11
2、装置データ格納部114、装置データ解析部11
5、データ修正/比較・フィードバック部116から構
成されている。
【0014】次に、上記のそれぞれの機能について、そ
の機能内容を説明する。
【0015】プロセスフロー生成部101は、半導体装
置を製造するために必要な情報(プロセスフロー情
報)、例えば、処理条件、その処理の流れ、装置情報
(装置レシピ、装置指定のための変数等)、処理指示情
報等を作成する機能を有している。通常これらの情報
は、複数の英数字を用いたコードにより表現されている
が、漢字コードや他のコードにより構成されていても構
わない。ただし、このデータを変換する等の方法を用い
て、後述するシミュレーションや生産/進捗管理部で使
用可能でなければならない。つまり、シミュレーション
部や、後述する生産/進捗管理部へ、上記の製品を製造
するために必要な情報(プロセスフロー情報)を受け渡
し、そこで利用できる表現方法であるならば、その表記
形式は問わない。図7にその1例を示す。ここでは、英
数字により1つ1つのプロセス条件が記述されている。
図7では、1行が1プロセスを表しており、左に付随し
ているシーケンス番号順に処理が行われることを示して
いる。プロセスフロー生成部101には、シミュレーシ
ョンに先立って、プロセスフロー情報の適当な初期条件
が与えられる。
【0016】プロセスシミュレーション部102は、プ
ロセスフロー生成部101で生成されたプロセスフロー
情報と、後述するマスク情報取込部から得られるマスク
情報を用いて、シリコン基板内の不純物のプロファイル
や、閾値等を計算する手段である。代表的なものとして
はプロセスシミュレータ「SUPREM」がある。ただ
し、プロセス条件の模擬計算が行えるシミュレータなら
ば、その計算方法・手法はどの様なものでも良い。
【0017】形状シミュレーション部103は、上記プ
ロセスシミュレーション部102と同様に、プロセスフ
ロー生成部101で生成されたプロセスフロー情報と、
後述するマスク情報取込部から得られるマスク情報を用
いて、製品の処理過程における各半導体素子要素の形状
を模擬計算する部分である。例として、半導体生産にお
いては、シリコン基板上の堆積膜の断面形状や表面凹凸
の模擬計算を行なう。プロセスシミュレーション部10
2と同様、その計算方法・手法は問わず、その機能が果
たせるシミュレータならいかなるものを用いても構わな
い。
【0018】デバイスシミュレーション部104は、プ
ロセスシミュレーション部102と、形状シミュレーシ
ョン部103の計算結果(結果データ)を用いて、製
品を構成する半導体素子の電気的特性等を模擬計算する
部分である。例えば、MOSFETの電流−電圧特性
や、閾値電圧等の模擬計算を行う。プロセスシミュレー
ション部102と同様、その計算方法・手法は問わず、
その機能が果たせるシミュレータならいかなるものを用
いても構わない。
【0019】回路シミュレーション部105は、デバイ
スシミュレーション部104の結果、例えば、デバイス
モデルパラメータ等を用いて、製品(LSI)の回路動
作を模擬計算する部分である。プロセスシミュレーショ
ン部102と同様、その計算方法・手法は問わず、その
機能が果たせるシミュレータなら何でも良い。
【0020】レイアウトシミュレーション部106は、
回路シミュレーション部105の結果を用いて、製品
(LSI)の最適と思われる回路レイアウトを模擬計算
する部分である。プロセスシミュレーション部102と
同様、その計算方法・手法は問わず、その機能が果たせ
るシミュレータなら何でも良い。
【0021】レチクルデータ生成部107は、レイアウ
トシミュレーション部106の結果から、製品(LS
I)の露光工程において使用するレチクルを作成するた
めに必要な情報を模擬計算する部分である。プロセスシ
ミュレーション部102と同様、その計算方法・手法は
問わず、その機能が果たせるものなら何でも良い。
【0022】マスク情報取込部108は、レチクルデー
タ生成部107の計算結果から、設計図(パターン)の
長さ等のマスク情報を生成し、その情報をプロセスフロ
ー生成部101に引き渡す部分である。例えば、半導体
生産においては、回路の設計図面に長さ情報であり、図
5にその1例を示す。図5によれば、ある原点からの長
さa1,a2,a3,a4,a5,a6 がここで言う長さ情報に当たる。
ただし、このa1,a2,a3,a4,a5,a6 は1次元の情報である
が、ラインlを上下にある間隔でスキャンニングするこ
とで模擬的な2次元の長さ情報を得る事も可能である。
ただし、プロセスシミュレーション部102と同様、そ
の計算方法・手法は問わず、その機能が果たせるものな
らどの様な方法と取っても良い。図6に、マスク情報の
取り込みと、レイア情報の生成に関する具体的な例を示
す。ここでは、各プロセスでの断面図2例と夫れ夫れに
対するマスクデータと、そこから得られるレイア情報と
が図示されている。
【0023】尚、後に詳細に説明する様に、各シミュレ
ーション部102−105のシミュレーションの結果は
適宜プロセスフロー生成部101にフィードバックし、
シミュレーションの範囲内でプロセスフロー情報の最適
化が行われる。
【0024】装置レシピ情報取込部109は、後述する
装置管理部112から装置の処理シーケンス情報(レシ
ピ)を組込み、プロセスフロー生成部101へ引き渡す
部分である。例えば、酸化拡散工程を例に取ると、温度
とガス圧・流量等の条件を規定の値に設定するまでの一
連の装置の動作をレシピと言い、ここで収集する情報
は、温度とその上昇速度の関係や、ガス流量とその注入
時間の関係等の情報である。図7に半導体における酸化
拡散工程のレシピ情報の1例を示す。図7の編み掛けの
部分の情報を数値データとして装置レシピ情報取込部1
09では取込み、プロセスフロー生成部101へ引き渡
している。数値データとは、図7を例にとれば、温度と
時間の関係や、ガス流量と時間の関係がそれに当たる。
なお、図7の前半の編み掛けのレシピ情報では、t1,t2
までは温度が850℃、t3の間に850℃から1000
℃まで温度を上昇させ、t4の間1000℃のまま温度を
保ち、t1からt4までO2 をn[l/min]で注入すること
を示している。装置レシピ情報取込部109はこの様な
情報を数値データとして取り込む機能を有している。
【0025】プロセスフロー格納部110は、プロセス
フロー生成部101で生成され装置レシピやマスク情報
を含むプロセス情報を後述する生産/進捗管理部で使用
する前に格納する部分である。
【0026】生産/進捗管理部111は、製品を正確に
処理するために、プロセスフロー生成部101からプロ
セスフロー格納部110を通して渡されたプロセスフロ
ー情報から得られる処理の流れや、処理条件を管理し、
これらの情報を処理装置や、検査装置等へプロセスの流
れに従って転送する機能を有している。例えば、図8に
プロセスフローの情報の1例を示す。生産/進捗管理部
111は、このプロセスフローの情報を左側に付随して
いるシーケンス番号順に、プロセスフロー情報、例えば
シーケンス番号3の「OX:GAS=02,TEMP=900,TIME=50S;
(酸素ガスを用いて900℃、50分の酸化を行う)」
と言う情報を処理装置や、検査装置等へ適宜転送する機
能を有している。
【0027】装置管理部112は、複数の処理装置や、
検査装置を管理し、各々の処理に必要なレシピ情報を転
送する機能を有している。また、処理・検査装置から生
じる様々な情報、例えば、処理中の電流、電圧、真空度
等や、処理時間、処理結果データ等を格納したり、それ
らのデータを後述する装置データ格納部へ転送する役目
も有している。さらに、装置管理部112は、前述した
装置レシピ情報取込部109へ、各装置の全レシピ情報
を転送する機能も有している。
【0028】装置データ格納部114は、装置管理部1
12から転送された各処理・検査装置の処理情報全てを
格納する機能を有しており、ハードディスク等の記録媒
体で構成される。
【0029】装置データ解析部115は、装置データ格
納部114から情報をもらい、データをいろいろな手法
により解析・管理する機能を有している。そして、この
結果は、後述するデータ修正/比較・フィードバック部
116へ転送され、データ修正/比較・フィードバック
部116内にて、後述するデータ修正/比較・フィード
バックの処理が行なわれる。
【0030】データ修正/比較・フィードバック部11
6は、プロセスシミュレーション部102、形状シミュ
レーション部103、デバイスシミュレーション部10
4、回路シミュレーション部105、レイアウトシミュ
レーション部106の模擬結果と、装置データ解析部1
15から得られる実処理結果を比較し、それに基づいて
実験を行なった条件を修正してプロセスフロー生成部1
01から最適と思われるプロセスフロー情報を生成す
る。
【0031】次に、図2を参照して、本発明の「生産管
理システム」のハードウェア構成について説明する。
【0032】基本的に、本発明の「生産管理システム」
全機能を1つのコンピュータに格納することは可能であ
る。その場合処理効果は全て、コンピュータの性能に依
存する。それぞれの機能とデータの流れが約束されれ
ば、それぞれの機能が複数または単体のコンピュータの
どこに依存していても、本発明の問題なく実施出来る。
図2は、本発明の「生産管理システム」のハードウェア
構成図の一例である。プロセスフロー生成部101、プ
ロセスシミュレーション部102、形状シミュレーショ
ン部103、デバイスシミュレーション部104、回路
シミュレーション部105、レイアウトシミュレーショ
ン部106、レチクルデータ生成部107、マスク情報
取込部108、装置レシピ情報取込部109、データ修
正/比較・フィードバック部116はコンピュータ20
1、例えばEWS(EngineeringWork Station)等に格納
されている。ただし、コンピュータ201の性能より、
複数のコンピュータに各機能を分散して格納しても良
い。特に、デバイスシミュレーション部104や、回路
シミュレーション部105や、レイアウトシミュレーシ
ョン部106は、その計算量が膨大であるため、他の大
型コンピュータ202等に別に格納することもできる。
ただし、コンピュータ201とコンピュータ202は、
LAN等の通信手段で接続されている。
【0033】プロセスフロー格納部110と、生産/進
捗管理部111、装置データ格納部114、装置データ
解析部115もコンピュータ201にその能力があれ
ば、201に格納しても良いが、図の例では別のコンピ
ュータ203に格納してある。ただし、プロセスフロー
格納部110、装置データ格納部114は、ハードディ
スク等の磁気記憶媒体で構成される。
【0034】装置管理部112もコンピュータ203に
格納しても良いが、この例では別のコンピュータ205
に分散して格納されている。図2では、このコンピュー
タ203に複数の処理装置、検査装置等が通信手段を用
いて接続され、図1を用いて説明した機能が実現され
る。
【0035】当然の事ながら、図2の様に複数のコンピ
ュータにて本発明の機能部を分散管理する場合には、各
コンピュータはそれぞれ図2に示す通信手段206,2
07,208a,208b,・・・,208iを用いて
接続され、適宜情報交換を行ないながら各処理がなされ
ることになる。
【0036】次に、図1,3,4を用いて、実際に本発
明の情報と機能の流れについて具体的に説明する。
【0037】[ステップ01]:プロセスフロー生成部
101で生成された、プロセスフロー情報(0)に、マ
スク情報取込部108、装置レシピ情報取込部109か
ら得られる装置レシピ情報(0)とマスク情報(0)が
付加され、プロセスフロー/マスク情報/装置レシピ情
報(1)が生成する。
【0038】[ステップ02]:プロセスフロー/マス
ク情報/装置レシピ(1)は、プロセスシミュレーショ
ン部102、形状シミュレーション部103へ転送さ
れ、それぞれの計算が行われる。
【0039】[ステップ03]:プロセスシミュレーシ
ョン部102、形状シミュレーション部103の計算結
果は、デバイスシミュレーション部104へ送られ、デ
バイス特性等の計算が行われる。この時同時に、データ
修正/比較・フィードバック部116へも計算結果は
転送され、この時点でユーザが期待する結果が得られた
か否かを判断することができ、もし、この時点での模擬
計算結果が期待する結果と異なる場合には、プロセスフ
ロー情報をプロセスフロー生成部101で修正し、再度
[ステップ01]からワークをやりなおす(フィードバ
ック)。
【0040】[ステップ04]:デバイスシミュレーシ
ョン部104で得られた計算結果は、回路シミュレーシ
ョン部105へ送られ、計算が行われる。同時に、回路
シミュレーション部104の計算結果は、データ修正/
比較・フィードバック部116へも計算結果は転送さ
れ、上記[ステップ03]と同様にプロセスフローに情
報をフィードバックすることができる。
【0041】[ステップ05]:回路シミュレーション
部105で得られた計算結果は、レイアウトシミュレー
ション部106へ送られ、計算が行われる。同時に、レ
イアウトシミュレーション部106の計算結果は、デー
タ修正/比較・フィードバック部116へも計算結果は
転送され、上記[ステップ03]と同様にプロセスフロ
ーに情報をフィードバックすることができる。
【0042】[ステップ06]:レイアウトシミュレー
ション部106で得られた計算結果は、レチクルデータ
生成部107へ送られ、計算が行われる。同時に、デー
タ修正/比較・フィードバック部116へも計算結果は
転送され、上記[ステップ03]と同様にプロセスフロ
ーに情報をフィードバックすることができる。
【0043】[ステップ07]:レチクルデータ生成部
107で生成されたレティクルデータは、マスク取込部
へ転送され、前にあったマスク情報(0)と異なる場合
には、新たに生成したマスク情報(1)へ書換えられ
る。
【0044】ステップ01からステップ07を繰り返す
事で、最良のプロセスフロー情報を得る。
【0045】[ステップ21]:ステップ01からステ
ップ07を通して、人間または、データ修正/比較・フ
ィードバック部116で良いと判断されたプロセスフロ
ー/マスク情報/装置レシピ情報(2)は、プロセスフ
ロー格納部110へ転送される。
【0046】[ステップ22]:プロセスフロー格納部
110に格納されたプロセスフロー情報は、その情報が
付随する製品の処理の順番が来ると、生産/進捗管理部
111から、処理に該当する装置管理部112へ送られ
る。
【0047】[ステップ23]:この場合、装置管理部
112に送られたプロセスフロー/マスク情報/装置レ
シピ情報(2)は、直接または、装置で使用できるデー
タに変換され、各処理・検査装置へ転送され、半導体の
製生に関わる実際の処理が行われる。これと同時に、元
の装置レシピ情報(1)に変更が生じた場合には、装置
管理部112は、新たな装置レシピ(2)を装置レシピ
情報取込部109に転送し、元あった装置レシピ情報
(1)を更新する。
【0048】[ステップ24]:処理が終了すると、そ
こで発生した装置データ(2)の全てが装置管理部11
2を介して、装置データ格納部114に格納される。
【0049】[ステップ25]:装置データ格納部11
4に格納された装置データ(2)は、装置データ解析部
115で解析または適当な計算が行われ、製造された半
導体装置に関する様々データが得られる。
【0050】[ステップ26]:装置データ解析部11
5で解析または、計算された計算結果と装置データ
(2)はデータ修正/比較・フィードバック部116へ
送られ、ステップ02からステップ05の各シミュレー
ションで計算された結果と比較を行う。
【0051】[ステップ27]:ステップ26にて、相
違が生じた場合には、その結果を各シミュレーション1
02から105の計算機能部にその結果をフィードバッ
クする。すなわち、この比較情報を用いてシミュレーシ
ョンの結果が実際の製造工程をより性格に模倣する様に
シミュレーションの計算手順や条件を変更する。また、
この比較情報は、プロセスフロー/マスク情報/装置レ
シピ(2)にフィードバックし、新たなプロセスフロ
ー/マスク情報/装置レシピをプロセスフロー生成部1
01で生成し、再度、ステップ21からの工程を繰り返
す。
【0052】意か、所望の製品が得られる迄ステップ0
1から07、ステップ21から27を適宜繰返す。
【0053】
【発明の効果】以上説明してきたように、この発明によ
る装置によれば、各種シミュレーションを多用すること
により、製品を処理する前に最良のプロセスフロー情報
を作成することができる。この事により、処理条件を分
割して処理を行うことや、複数の製品を処理すること
で、処理条件の最適化を行ってきた作業が削減され、そ
の結果、製品の工期を大幅に短縮することが可能とな
る。
【0054】また、実際の処理で得られた膜厚、膜の抵
抗値等のプロセスデータや、トランジスタ閾値電圧、各
種電気特性等のデバイスデータ等と、各種シミュレーシ
ョンで予測された結果を比較することで、シミュレーシ
ョンの精度をより実デバイスに近付けることが可能とな
る。
【0055】さらに、この様なシステムを構築すること
で、シミュレーションと実際の製造との情報交換をスム
ーズにすることができ、新規製品や新たに条件を変更し
なければならない製品の開発を短期間で効率的に行うこ
とが可能となる。
【図面の簡単な説明】
【図1】この発明に従う生産管理システムの機能構成を
表すブロック図である。
【図2】生産管理システムのハードウェア構成の1例で
ある。
【図3】本発明に伴う各機能と情報の流れを示した図で
ある。
【図4】本発明に伴う各機能と情報の流れを示した図で
ある。
【図5】マスク情報の一例を示す。
【図6】マスク情報の取り込み及びレイア情報の生成を
示す。
【図7】装置レシピ情報の一例を示す。
【図8】プロセスフロー情報の一例を示す。
【符号の説明】
101 プロセスフロー生成部 102 プロセスシミュレーション部 103 形状シミュレーション部 104 デバイスシミュレーション部 105 回路シミュレーション部 106 レイアウトシミュレーション部 107 レチクルデータ生成部 108 マスク情報取込部 109 装置レシピ情報取込部 110 プロセスフロー格納部 111 生産/進捗管理部 112 装置管理部 113(a,b,,,i,,) 装置群 114 装置データ格納部 115 装置データ解析部 116 データ修正/比較・フィードバック部

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体装置の生産に用いる各処理条件か
    らなるプロセスフロー情報を生成するプロセスフロー生
    成部と、このプロセスフロー生成部からプロセスフロー
    情報を受け前記半導体装置の生産のシミュレーションを
    行うシミュレーション部と、このシミュレーション部で
    行われたシミュレーションの結果を対応する期待値と比
    較し、その比較結果をプロセスフロー生成部へ転送する
    フィードバック部とを備え、前記プロセスフロー生成部
    では、シミュレーション結果と期待値とのずれに基づい
    て、より最適と思われるプロセスフロー情報を再度生成
    することを特徴とする半導体生産システム。
  2. 【請求項2】 前記シミュレーション結果に基づいて、
    より最適と思われる回路レイアウトを設計するレイアウ
    ト設計部とをさらに備えたことを特徴とする請求項1の
    半導体生産システム。
  3. 【請求項3】 前記レイアウト設計部で設計された回路
    レイアウトに基づいて、レチクルデータを生成するレチ
    クルデータ生成部とをさらに備えたことを特徴とする請
    求項2の半導体生産システム。
  4. 【請求項4】 前記レチクルデータ生成部で生成された
    レチクルデータをマスク情報として格納するマスク情報
    取り込み部をさらに備えたことを特徴とする請求項3の
    半導体生産システム。
  5. 【請求項5】 前記シミュレーション部は、不純物の分
    布を計算するプロセスシミュレーション部と、前記半導
    体装置を構成する回路素子の各処理過程における表面形
    状を計算する形状シミュレーション部、前記半導体装置
    を構成する回路素子の特性を計算するデバイスシミュレ
    ーション部と、前記半導体装置の回路動作を計算する回
    路シミュレーション部とからなることを特徴とする請求
    項1の半導体生産システム。
  6. 【請求項6】 半導体装置の製造に必要なプロセスフロ
    ー情報を生成するプロセスフロー生成部と、前記プロセ
    スフロー情報を受け前記半導体装置の生産のシミュレー
    ションを行うシミュレーション部と、前記プロセスフロ
    ー情報に基づいて実際の半導体装置の製造を行う製造装
    置と、前記製造装置で製造された半導体装置の装置デー
    タを解析する装置データ解析部と、前記シミュレーショ
    ン部で行われたシミュレーションの結果と前記装置デー
    タ解析部で解析された装置データと比較し、シミュレー
    ションの計算方法を調整することを特徴とする半導体生
    産システム。
JP4372693A 1990-08-14 1993-03-04 半導体生産システム Expired - Fee Related JP3139867B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4372693A JP3139867B2 (ja) 1993-03-04 1993-03-04 半導体生産システム
US08/031,881 US5495417A (en) 1990-08-14 1993-03-16 System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line
US08/562,173 US5694325A (en) 1990-08-14 1995-11-22 Semiconductor production system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4372693A JP3139867B2 (ja) 1993-03-04 1993-03-04 半導体生産システム

Publications (2)

Publication Number Publication Date
JPH06260380A JPH06260380A (ja) 1994-09-16
JP3139867B2 true JP3139867B2 (ja) 2001-03-05

Family

ID=12671800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4372693A Expired - Fee Related JP3139867B2 (ja) 1990-08-14 1993-03-04 半導体生産システム

Country Status (1)

Country Link
JP (1) JP3139867B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3367201B2 (ja) * 1994-05-06 2003-01-14 株式会社日立製作所 電子回路装置の製造方法
US7160739B2 (en) 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
JP5141028B2 (ja) * 2007-02-07 2013-02-13 富士通セミコンダクター株式会社 マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPH06260380A (ja) 1994-09-16

Similar Documents

Publication Publication Date Title
CN111562769B (zh) 用于工业数字孪生的ai扩展和智能模型验证
Li et al. An effective hybrid algorithm for integrated process planning and scheduling
US4796194A (en) Real world modeling and control process
Van der Plas et al. AMGIE-A synthesis environment for CMOS analog integrated circuits
Kumar et al. A review of yield modelling techniques for semiconductor manufacturing
US6247162B1 (en) Method and apparatus for generating layout data for a semiconductor integrated circuit device
TW200947251A (en) Process control using process data and yield data
Altiparmak et al. Buffer allocation and performance modeling in asynchronous assembly system operations: An artificial neural network metamodeling approach
US20220398373A1 (en) Multi-stage fpga routing method for optimizing time division multiplexing
Yan et al. Testing the robustness of two-boundary control policies in semiconductor manufacturing
CN113868280B (zh) 参数化单元数据更新方法、装置、计算机设备和存储介质
CN107153724B (zh) 基于迭代算法的芯片温度分析方法
JP3139867B2 (ja) 半導体生産システム
Hosack et al. Recent advances in process synthesis for semiconductor devices
CN110676852B (zh) 考虑潮流特征的改进极限学习机快速概率潮流计算方法
CN107093904B (zh) 基于随机矩阵谱分析的配电网无功补偿动作点选取方法
Chiang et al. Optimization of TQFP molding process using neuro-fuzzy-GA approach
WO2023284088A1 (zh) 基于人工智能的电路设计方法与实现系统
TWI782360B (zh) 探索裝置、探索程式及電漿處理裝置
Monch et al. Improving the performance of dispatching rules in semiconductor manufacturing by iterative simulation
Piplani et al. Simplification strategies for simulation models of semiconductor facilities
CN112667957A (zh) 一种基于深度神经网络的智能电能表失效率预测方法
Minixhofer TCAD as an integral part of the semiconductor manufacturing environment
JPH1056167A (ja) 半導体のシミュレーション方法
Chang et al. Efficient and robust path tracing algorithm for DC convergence problem

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees