JPH054614B2 - - Google Patents
Info
- Publication number
- JPH054614B2 JPH054614B2 JP7350187A JP7350187A JPH054614B2 JP H054614 B2 JPH054614 B2 JP H054614B2 JP 7350187 A JP7350187 A JP 7350187A JP 7350187 A JP7350187 A JP 7350187A JP H054614 B2 JPH054614 B2 JP H054614B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- section
- output
- synchro
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、シンクロ３線信号（以下「シンクロ
信号」という）をデジタル値に変換するシンクロ
デジタル変換装置の改善に関する。
信号」という）をデジタル値に変換するシンクロ
デジタル変換装置の改善に関する。
＜従来の技術＞
以下、従来の技術を第２図の従来のシンクロデ
ジタル変換装置の概要構成図を用いて説明する。
ジタル変換装置の概要構成図を用いて説明する。
第２図において、シンクロ信号S1，S2，S3はシ
ンクロ信号発信器１から出力される。この時のシ
ンクロ信号発信器１の各端子間のシンクロ電圧
は、 V(s3-s1)＝Vsinωt・sinθ V(s1-s2)＝ Vsinωt・sin（θ−120°） V(s2-s3)＝ Vsinωt・sin（θ−240°） ……(1) となつている。但し、θはシンクロ電気角、ωは
入力周波数。このシンクロ電圧は、スコツトトラ
ンスSTに導かれてレゾルバー信号（電圧）に変
換される。即ち、スコツトトランスSTの出力端
子S30−S10，S40−S20間には、 V(s30-s10)＝Vsinωt・sinθ V(s40-s20)＝Vsinωt・cosθ ……(2) なる電圧が得られる。このスコツトトランスST
の電圧出力は、象現選択部２において、夫々アツ
プダウンカウンタ３からのアツプ又はダウン信号
αに基づいて正弦／余弦の象現選択をして符号が
与えられる。Ｖ（s30−s10）に対応する電圧値と
してEoKsinωt・sinθがcosマルチプライヤ４に、
Ｖ（s40−s20）に対応する電圧値として−Ep
Ksinωt・cosθがsinマルチプライヤ５に夫々出力
する。但し、Epはシンクロ発信器のノミナル電
圧、Ｋは定数。
ンクロ信号発信器１から出力される。この時のシ
ンクロ信号発信器１の各端子間のシンクロ電圧
は、 V(s3-s1)＝Vsinωt・sinθ V(s1-s2)＝ Vsinωt・sin（θ−120°） V(s2-s3)＝ Vsinωt・sin（θ−240°） ……(1) となつている。但し、θはシンクロ電気角、ωは
入力周波数。このシンクロ電圧は、スコツトトラ
ンスSTに導かれてレゾルバー信号（電圧）に変
換される。即ち、スコツトトランスSTの出力端
子S30−S10，S40−S20間には、 V(s30-s10)＝Vsinωt・sinθ V(s40-s20)＝Vsinωt・cosθ ……(2) なる電圧が得られる。このスコツトトランスST
の電圧出力は、象現選択部２において、夫々アツ
プダウンカウンタ３からのアツプ又はダウン信号
αに基づいて正弦／余弦の象現選択をして符号が
与えられる。Ｖ（s30−s10）に対応する電圧値と
してEoKsinωt・sinθがcosマルチプライヤ４に、
Ｖ（s40−s20）に対応する電圧値として−Ep
Ksinωt・cosθがsinマルチプライヤ５に夫々出力
する。但し、Epはシンクロ発信器のノミナル電
圧、Ｋは定数。
ところで、cosマルチプライヤ４とsinマルチプ
ライヤ５には夫々アツプダウンカウンタ３からデ
ジタル角度φが導かれているので、これ等に基づ
く正弦，余弦の角度φが定まるから、cosマルチ
プライヤ４においては入力したEpKsinωt・sinθ
と決定されたcosφとが乗算されてEpKsinωt・
sinθ・cosφが得られ、sinマルチプライヤ５にお
いては入力した−EpKsinωt・cosθと決定された
sinφとが乗算されて−EpKsinωt・cosθ・sinφが
得られる。このcosマルチプライヤ４とsinマルチ
プライヤ５との出力は加算器６において加算され
る。加算出力はEpKsinωt・sin（θ−φ）となる。
この加算出力が位相検波部７に導かれる。位相検
波部７には基準電圧Vref＝Epsinωtが入力してい
るのでsin（θ−φ）に基づく極性と振幅が得られ
る。ここで極性出力はアツプダウンカウンタ３に
導かれてアツプ又はダウンを決定し、振幅出力は
アツプダウンカウンタ３のデジタル出力φを変化
させるためのVCO（可変周波数発信器）８の周波
数を決定する。
ライヤ５には夫々アツプダウンカウンタ３からデ
ジタル角度φが導かれているので、これ等に基づ
く正弦，余弦の角度φが定まるから、cosマルチ
プライヤ４においては入力したEpKsinωt・sinθ
と決定されたcosφとが乗算されてEpKsinωt・
sinθ・cosφが得られ、sinマルチプライヤ５にお
いては入力した−EpKsinωt・cosθと決定された
sinφとが乗算されて−EpKsinωt・cosθ・sinφが
得られる。このcosマルチプライヤ４とsinマルチ
プライヤ５との出力は加算器６において加算され
る。加算出力はEpKsinωt・sin（θ−φ）となる。
この加算出力が位相検波部７に導かれる。位相検
波部７には基準電圧Vref＝Epsinωtが入力してい
るのでsin（θ−φ）に基づく極性と振幅が得られ
る。ここで極性出力はアツプダウンカウンタ３に
導かれてアツプ又はダウンを決定し、振幅出力は
アツプダウンカウンタ３のデジタル出力φを変化
させるためのVCO（可変周波数発信器）８の周波
数を決定する。
このように構成することで、シンクロ信号θ
を、シンクロ角に対応したデジタル信号（量）φ
に変換して出力することができる。
を、シンクロ角に対応したデジタル信号（量）φ
に変換して出力することができる。
＜発明が解決しようとする問題点＞
しかしながら、従来のシンクロデジタル変換装
置は、スコツトトランスでシンクロ信号からレゾ
ルバー信号に変換する構成となつているために、
スコツトトランスの精度で変換装置全体の精度が
決定されることとなる。即ち、装置の変換精度を
上げるためには、高精度のスコツトトランスを用
いる必要がある。ところが高精度のスコツトトラ
ンスは極めて高価である上にその形状も大きくな
るという問題点がある。
置は、スコツトトランスでシンクロ信号からレゾ
ルバー信号に変換する構成となつているために、
スコツトトランスの精度で変換装置全体の精度が
決定されることとなる。即ち、装置の変換精度を
上げるためには、高精度のスコツトトランスを用
いる必要がある。ところが高精度のスコツトトラ
ンスは極めて高価である上にその形状も大きくな
るという問題点がある。
本発明は、この従来の技術の問題点に鑑みてな
されたものであつて、スコツトトランスを不要と
することで装置全体を小形化し且つハイブリツド
化しやすく変換精度を高精度とするシンクロデジ
タル変換装置を提供することを目的とする。
されたものであつて、スコツトトランスを不要と
することで装置全体を小形化し且つハイブリツド
化しやすく変換精度を高精度とするシンクロデジ
タル変換装置を提供することを目的とする。
＜問題点を解決するための手段＞
上述の目的を達成するための本発明のシンクロ
デジタル変換装置は、入力されるシンクロ３線信
号を分圧して２系統の分圧信号を出力する分圧回
路と、前記２系統の分圧信号を夫々をバツフアリ
ングするバツフア部と、デジタル化された信号を
出力すると共に該デジタル化された信号の120°ず
つずれた信号を出力するデジタル出力部と、前記
バツフア部から出力される２系統のバツフア信号
と前記デジタル出力部からの120°ずつずれた信号
とを夫々入力して夫々乗算した上で加算する演算
部と、該演算部の演算結果を入力して基準電圧に
基づいて位相検波して前記デジタル出力部に位相
検波信号を出力する位相検波部と、を具備してな
ることを特徴とするものである。
デジタル変換装置は、入力されるシンクロ３線信
号を分圧して２系統の分圧信号を出力する分圧回
路と、前記２系統の分圧信号を夫々をバツフアリ
ングするバツフア部と、デジタル化された信号を
出力すると共に該デジタル化された信号の120°ず
つずれた信号を出力するデジタル出力部と、前記
バツフア部から出力される２系統のバツフア信号
と前記デジタル出力部からの120°ずつずれた信号
とを夫々入力して夫々乗算した上で加算する演算
部と、該演算部の演算結果を入力して基準電圧に
基づいて位相検波して前記デジタル出力部に位相
検波信号を出力する位相検波部と、を具備してな
ることを特徴とするものである。
＜実施例＞
以下本発明を第１図の本発明の具体的実施例を
示すシンクロデジタル変換装置のブロツク線図に
基づき説明する。尚第１図において第２図と重複
する部分は同一番号を付してその説明は省略す
る。
示すシンクロデジタル変換装置のブロツク線図に
基づき説明する。尚第１図において第２図と重複
する部分は同一番号を付してその説明は省略す
る。
第１図において、９は抵抗Ｒで等負荷化構成さ
れた分圧回路、１０は第１バツフアB1と第２バ
ツフアB2とから成るバツフア部、１１は第１乗
算部１１ａと第２乗算部１１ｂとから成る乗算
部、６０は加算部、βはVCO8とアツプダウンカ
ウンタ３と第１記憶要素ROM1と第２記憶要素
ROM2とから成る位相シフト部１２とから成るデ
ジタル出力部である。
れた分圧回路、１０は第１バツフアB1と第２バ
ツフアB2とから成るバツフア部、１１は第１乗
算部１１ａと第２乗算部１１ｂとから成る乗算
部、６０は加算部、βはVCO8とアツプダウンカ
ウンタ３と第１記憶要素ROM1と第２記憶要素
ROM2とから成る位相シフト部１２とから成るデ
ジタル出力部である。
この様な構成において、シンクロ信号S1〜S3
は、３相間の負荷インピーダンスが等しく又通常
のオペアンプで取り扱える信号レベル（例えば±
10Vp-p程度）になるように抵抗値Ｒから成る抵
抗Ｒで等負荷化構成された分圧回路９で受け、分
圧される。この時、分圧回路９は、シンクロ信号
S1が接続される入力端子T1と出力端子T12との間
に抵抗Ｒが接続され、シンクロ信号S3が接続され
る入力端子T3と出力端子T32との間に抵抗Ｒが接
続され、入力端子T1と入力端子T3との間に抵抗
Ｒ，Ｒが直列接続されて接続し、出力端子T12と
出力端子T32との間に抵抗Ｒ，Ｒが直列接続され
て接続し、シンクロ信号S2が接続される入力端子
T2と出力端子T12／T32間に接続される抵抗Ｒ，
Ｒの接続点ａとが接続し且つこれがシグナルグラ
ンドに接続される構成となつている。
は、３相間の負荷インピーダンスが等しく又通常
のオペアンプで取り扱える信号レベル（例えば±
10Vp-p程度）になるように抵抗値Ｒから成る抵
抗Ｒで等負荷化構成された分圧回路９で受け、分
圧される。この時、分圧回路９は、シンクロ信号
S1が接続される入力端子T1と出力端子T12との間
に抵抗Ｒが接続され、シンクロ信号S3が接続され
る入力端子T3と出力端子T32との間に抵抗Ｒが接
続され、入力端子T1と入力端子T3との間に抵抗
Ｒ，Ｒが直列接続されて接続し、出力端子T12と
出力端子T32との間に抵抗Ｒ，Ｒが直列接続され
て接続し、シンクロ信号S2が接続される入力端子
T2と出力端子T12／T32間に接続される抵抗Ｒ，
Ｒの接続点ａとが接続し且つこれがシグナルグラ
ンドに接続される構成となつている。
今、分圧回路９の入力端子T1〜T3に(1)式のよ
うなシンクロ信号が入力すると、出力端子T12か
ら第１バツフアB1には、 −Kpsinωt・sin（θ−120°） ……(3) が出力され、出力端子T32から第２バツフアB2に
は、 Kpsinωt・sin（θ＋120°） ……(4) が出力される。但し、Kpは定数。第１，２バツ
フアB1，B2においてこれ等分圧回路９の２系統
の分圧信号の出力が夫々バツフアリングされる。
その後に第１，２バツフアB1，B2の出力が第１
乗算部１１ａと第２乗算部１１ｂに夫々導かれ
る。
うなシンクロ信号が入力すると、出力端子T12か
ら第１バツフアB1には、 −Kpsinωt・sin（θ−120°） ……(3) が出力され、出力端子T32から第２バツフアB2に
は、 Kpsinωt・sin（θ＋120°） ……(4) が出力される。但し、Kpは定数。第１，２バツ
フアB1，B2においてこれ等分圧回路９の２系統
の分圧信号の出力が夫々バツフアリングされる。
その後に第１，２バツフアB1，B2の出力が第１
乗算部１１ａと第２乗算部１１ｂに夫々導かれ
る。
この時、デジタル出力部βにおいて、まずデジ
タル化された信号φ（最初の時点では任意の値）
を出力するアツプダウンカウンタ３からの出力φ
を120°ずつずらすために設けられたROMテーブ
ルを有する第１記憶要素ROM1と第２記憶要素
ROM2へ出力する。このことにより、第１記憶要
素ROM1からsin（φ＋120°）が第１乗算部１１ａ
に、第２記憶要素ROM2からsin（φ−120）が第
２乗算部１１ｂに夫々出力される。
タル化された信号φ（最初の時点では任意の値）
を出力するアツプダウンカウンタ３からの出力φ
を120°ずつずらすために設けられたROMテーブ
ルを有する第１記憶要素ROM1と第２記憶要素
ROM2へ出力する。このことにより、第１記憶要
素ROM1からsin（φ＋120°）が第１乗算部１１ａ
に、第２記憶要素ROM2からsin（φ−120）が第
２乗算部１１ｂに夫々出力される。
第１乗算部１１ａと第２乗算部１１ｂにおいて
は、第１，２バツフアB1，B2からの入力信号と
デジタル出力部βの第１，２記憶要素ROM2，
ROM2からの120°ずつずれた信号を乗算する。そ
の結果、第１乗算部１１ａからは、 −Kpsinωt・sin（θ−120°） ×sin（φ＋120°） ……(5) が出力され、第２乗算部１１ｂからは、 Kpsinωt・sin（θ＋120°） ×sin（φ−120°） ……(6) が夫々出力され、加算部６０において加算され
る。加算出力は、 ｛（３）1/2／２｝Kpsin（θ−φ） ×sinωt ……(7) となる。この加算出力は位相検波部７に導かれて
基準電圧Vrefを用いて位相検波され、sin（θ−
φ）に基づく極性と振幅とが抽出された位相検波
信号が出力する。この位相検波信号はデジタル出
力部βに導かれて、位相検波信号の内の極性出力
でアツプダウンカウンタ３のアツプ又はダウンが
決定され、位相検波信号の内の振幅出力でアツプ
ダウンカウンタ３のカウント値であるデジタル出
力φを変化させるためのVCO（可変周波数発信
器）８の周波数が決定される。これら夫々の決定
条件に基づいてアツプダウンカウンタ３の動作が
決定され、θ≠φの内はデジタル出力φが第１記
憶要素ROM1と第２記憶要素ROM2に導かれてθ
＝φとなるまでこの制御系のループ動作が繰返さ
れ、θ＝φとなつた時にこのループ動作が停止す
るので、アツプダウンカウンタ３からはシンクロ
信号θに対応するデジタル出力φaが得られるこ
ととなる。勿論このデジタル出力φaはθ≠φの
間も絶えず得られるがこの間は変化しているので
採用されない。
は、第１，２バツフアB1，B2からの入力信号と
デジタル出力部βの第１，２記憶要素ROM2，
ROM2からの120°ずつずれた信号を乗算する。そ
の結果、第１乗算部１１ａからは、 −Kpsinωt・sin（θ−120°） ×sin（φ＋120°） ……(5) が出力され、第２乗算部１１ｂからは、 Kpsinωt・sin（θ＋120°） ×sin（φ−120°） ……(6) が夫々出力され、加算部６０において加算され
る。加算出力は、 ｛（３）1/2／２｝Kpsin（θ−φ） ×sinωt ……(7) となる。この加算出力は位相検波部７に導かれて
基準電圧Vrefを用いて位相検波され、sin（θ−
φ）に基づく極性と振幅とが抽出された位相検波
信号が出力する。この位相検波信号はデジタル出
力部βに導かれて、位相検波信号の内の極性出力
でアツプダウンカウンタ３のアツプ又はダウンが
決定され、位相検波信号の内の振幅出力でアツプ
ダウンカウンタ３のカウント値であるデジタル出
力φを変化させるためのVCO（可変周波数発信
器）８の周波数が決定される。これら夫々の決定
条件に基づいてアツプダウンカウンタ３の動作が
決定され、θ≠φの内はデジタル出力φが第１記
憶要素ROM1と第２記憶要素ROM2に導かれてθ
＝φとなるまでこの制御系のループ動作が繰返さ
れ、θ＝φとなつた時にこのループ動作が停止す
るので、アツプダウンカウンタ３からはシンクロ
信号θに対応するデジタル出力φaが得られるこ
ととなる。勿論このデジタル出力φaはθ≠φの
間も絶えず得られるがこの間は変化しているので
採用されない。
ところで、本発明は、デジタル出力部βを第１
図のような各ブロツクで構成することに限定され
るものではなく、例えば位相検波部７のアナログ
出力をアナロクデジタル変換器を用いてデジタル
変換すれば、デジタル出力部βはマイクロコンピ
ユータで構成してもよい。
図のような各ブロツクで構成することに限定され
るものではなく、例えば位相検波部７のアナログ
出力をアナロクデジタル変換器を用いてデジタル
変換すれば、デジタル出力部βはマイクロコンピ
ユータで構成してもよい。
＜発明の効果＞
以上、実施例と共に具体的に本発明を説明した
ように、本発明のシンクロデジタル変換装置によ
れば、スコツトトランスが不要となるために装置
全体を小形化できる上にハイブリツド化しやすい
とことなる。又スコツトトランスを用いる必要が
無いので高精度な装置を比較的安価に製作するこ
とができる等の効果がある。
ように、本発明のシンクロデジタル変換装置によ
れば、スコツトトランスが不要となるために装置
全体を小形化できる上にハイブリツド化しやすい
とことなる。又スコツトトランスを用いる必要が
無いので高精度な装置を比較的安価に製作するこ
とができる等の効果がある。
第１図は本発明の具体的実施例を示すシンクロ
デジタル変換装置のブロツク線図、第２図は従来
のシンクロデジタル変換装置の概要構成図であ
る。 １……シンクロ信号発信器、３……アツプダウ
ンカウンタ、６……加算器、７……位相検波部、、
８……VCO（可変周波数発信器）、９……分圧回
路、１０……バツフア部、１１……乗算部、６０
……加算部、１２……位相シフト部。
デジタル変換装置のブロツク線図、第２図は従来
のシンクロデジタル変換装置の概要構成図であ
る。 １……シンクロ信号発信器、３……アツプダウ
ンカウンタ、６……加算器、７……位相検波部、、
８……VCO（可変周波数発信器）、９……分圧回
路、１０……バツフア部、１１……乗算部、６０
……加算部、１２……位相シフト部。
Claims (1)
- １ 入力されるシンクロ３線信号を分圧して２系
統の分圧信号を出力する分圧回路と、前記２系統
の分圧信号を夫々をバツフアリングするバツフア
部と、デジタル化された信号を出力すると共に該
デジタル化された信号の120°ずつずれた信号を出
力するデジタル出力部と、前記バツフア部から出
力される２系統のバツフア信号と前記デジタル出
力部からの120°ずつずれた信号とを夫々入力して
夫々乗算した上で加算する演算部と、該演算部の
演算結果を入力して基準電圧に基づいて位相検波
して前記デジタル出力部に位相検波信号を出力す
る位相検波部と、を具備してなることを特徴とす
るシンクロデジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7350187A JPS63238512A (ja) | 1987-03-27 | 1987-03-27 | シンクロデジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7350187A JPS63238512A (ja) | 1987-03-27 | 1987-03-27 | シンクロデジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63238512A JPS63238512A (ja) | 1988-10-04 |
| JPH054614B2 true JPH054614B2 (ja) | 1993-01-20 |
Family
ID=13520065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7350187A Granted JPS63238512A (ja) | 1987-03-27 | 1987-03-27 | シンクロデジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63238512A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015117959A (ja) * | 2013-12-17 | 2015-06-25 | 多摩川精機株式会社 | シンクロ信号のデジタル変換方法及び装置 |
-
1987
- 1987-03-27 JP JP7350187A patent/JPS63238512A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63238512A (ja) | 1988-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4669024A (en) | Multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs | |
| NO149522B (no) | Anordning ved posisjonsmaaler. | |
| US4594540A (en) | Angular measurement system | |
| US5034743A (en) | AC encoded signal to digital converter | |
| US4328483A (en) | Multiplexed-demultiplexed synchro demodulation apparatus | |
| RU2161773C2 (ru) | Устройство для определения угла | |
| US3577088A (en) | Sine-cosine to magnitude-phase angle converter | |
| JPH04145303A (ja) | 角度位置および軸線方向の位置を同時に検知する方法および装置 | |
| JPH054614B2 (ja) | ||
| US3639850A (en) | Demodulator for angularly related signals | |
| US6498471B2 (en) | Apparatus and method for direct digital measurement of electrical properties of passive components | |
| GB1462823A (en) | Area navigation computer | |
| JP2606999B2 (ja) | レゾルバ信号の接続装置 | |
| US3636554A (en) | Synchro-to-digital converter | |
| RU2062475C1 (ru) | Устройство для измерения фазовых сдвигов между синусоидальными сигналами | |
| JPH0449892B2 (ja) | ||
| JPH054613B2 (ja) | ||
| JPH0740173Y2 (ja) | 角度検出器 | |
| JPS63286713A (ja) | シンクロ・デイジタル変換装置 | |
| SU1162043A1 (ru) | Преобразователь угла поворота вала в код | |
| SU894770A1 (ru) | Преобразователь сигналов синусно-косинусного датчика угла в код | |
| JPS6267401A (ja) | 角度検出装置 | |
| SU579642A1 (ru) | Преобразователь угла поворота вала в код | |
| SU789818A1 (ru) | Преобразователь посто нного напр жени в переменное | |
| JPS6371618A (ja) | レゾルバ・デジタル変換器 |