JPH0546113U - Variable attenuator circuit - Google Patents

Variable attenuator circuit

Info

Publication number
JPH0546113U
JPH0546113U JP9351991U JP9351991U JPH0546113U JP H0546113 U JPH0546113 U JP H0546113U JP 9351991 U JP9351991 U JP 9351991U JP 9351991 U JP9351991 U JP 9351991U JP H0546113 U JPH0546113 U JP H0546113U
Authority
JP
Japan
Prior art keywords
transistor
transistors
base
current source
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9351991U
Other languages
Japanese (ja)
Inventor
徳 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP9351991U priority Critical patent/JPH0546113U/en
Publication of JPH0546113U publication Critical patent/JPH0546113U/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【目的】 信号ラインと制御ラインを分離し制御系から
の干渉を排除する。 【構成】 差動増幅器14及び16を用い、信号ライン
と制御ラインとを分離する。減衰率がIB /IA により
決定され、定電流源の制御のみによって利得を変更でき
るため、信号ラインと制御ラインが分離される。入力イ
ンピーダンスが一定に保たれ、IC化した場合には温度
的に安定となる。
(57) [Summary] [Purpose] The signal line and control line are separated to eliminate interference from the control system. [Structure] The differential amplifiers 14 and 16 are used to separate a signal line and a control line. Since the attenuation rate is determined by I B / I A and the gain can be changed only by controlling the constant current source, the signal line and the control line are separated. The input impedance is kept constant, and when integrated into an IC, the temperature becomes stable.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、信号減衰率を可変できるアッテネータ回路、すなわち可変アッテネ ータ回路の改良に関する。 The present invention relates to an improvement of an attenuator circuit capable of varying a signal attenuation rate, that is, a variable attenuator circuit.

【0002】[0002]

【従来の技術】[Prior Art]

信号を減衰させまたは増幅させる際に、その減衰率又は利得を調整するのに手 段として可変アッテネータ回路が用いられている。図3には、一従来例に係る可 変アッテネータ回路の合成が示されている。この図に示される回路は、演算増幅 器10の入力抵抗と帰還抵抗の比をアナログスイッチ群12のタップ切り替え制 御によって可変し、利得を変更している。すなわち、演算増幅器10の非反転入 力端子は接地されており、反転入力端子には6個の抵抗R1 〜R6 がアナログス イッチ群12を介して接続されている。このような回路において、アナログスイ ッチ群12に属するアナログスイッチのうち1個、例えばR3 とR4 の接続点を 演算増幅器10の反転入力端子に接続するアナログスイッチのみをオンさせ、他 をオフさせた場合、演算増幅器10の入力抵抗はR1 +R2 +R3 となり、帰還 抵抗はR4 +R5 +R6 となる。この回路の電圧利得、すなわちVOUT /VINは 、帰還抵抗と入力抵抗の比で定まるので、入力スイッチ群12に対するタップ切 り替え制御によって、電圧利得を切り替えることができる。When a signal is attenuated or amplified, a variable attenuator circuit is used as a means for adjusting the attenuation rate or gain. FIG. 3 shows the synthesis of a variable attenuator circuit according to a conventional example. In the circuit shown in this figure, the ratio of the input resistance and the feedback resistance of the operational amplifier 10 is changed by the tap switching control of the analog switch group 12 to change the gain. That is, the non-inverting input terminal of the operational amplifier 10 is grounded, and the six resistors R 1 to R 6 are connected to the inverting input terminal through the analog switch group 12. In such a circuit, one of the analog switches belonging to the analog switch group 12, for example, only the analog switch that connects the connection point of R 3 and R 4 to the inverting input terminal of the operational amplifier 10 is turned on, and the other switch is turned on. When turned off, the input resistance of the operational amplifier 10 becomes R 1 + R 2 + R 3 and the feedback resistance becomes R 4 + R 5 + R 6 . Since the voltage gain of this circuit, that is, V OUT / V IN, is determined by the ratio of the feedback resistance and the input resistance, the voltage gain can be switched by the tap switching control for the input switch group 12.

【0003】[0003]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかしながら、このような従来回路においては、アナログスイッチを制御する ための制御ラインが直接に信号ラインに入りこんでいるため、信号が制御ライン からの干渉を受けやすいという問題が生じていた。 However, in such a conventional circuit, since the control line for controlling the analog switch directly enters the signal line, there is a problem in that the signal is likely to be interfered with from the control line.

【0004】 本考案は、このような問題点を解決することを課題としてなされたものであり 、信号ラインと制御ラインを分離することにより、制御系からの干渉を受けにく い可変アッテネータ回路を提供することを目的とする。The present invention has been made to solve the above problems, and by separating the signal line and the control line, a variable attenuator circuit that is less susceptible to interference from the control system is provided. The purpose is to provide.

【0005】[0005]

【課題を解決するための手段】[Means for Solving the Problems]

このような目的を達成するために、本考案の請求項1は、ダイオード接続され た第1のトランジスタ、第1のトランジスタに差動接続されベースが接地された 第2のトランジスタ、第1及び第2のトランジスタのコレクタにそれぞれ接続さ れた第1及び第2のアクティブロード、第1及び第2のトランジスタのエミッタ に共通接続された第1の定電流源を含み、第1のトランジスタのベースに信号電 流が入力される第1の差動増幅器と、ベースが接地された第3のトランジスタ、 第3のトランジスタに差動接続された第4のトランジスタ、第3及び第4のトラ ンジスタのコレクタにそれぞれ接続された第3及び第4のアクティブロード、第 3及び第4のトランジスタのエミッタに共通接続された第2の定電流源を含み、 第4のトランジスタのベースに第1のトランジスタのコレクタ電位が入力され第 4のトランジスタのコレクタから信号電流が出力される第2の差動増幅器と、を 備え、第1及び/又は第2の定電流源が可変定電流源であることを特徴とする。 また、本考案の請求項2は、ダイオード接続された第1のトランジスタ、第1 のトランジスタに差動接続された第2のトランジスタ、第1及び第2のトランジ スタのコレクタにそれぞれ接続された第1及び第2のアクティブロード、第1及 び第2のトランジスタのエミッタに共通接続された第1の定電流源を含み、第1 のトランジスタのベースに信号電流が入力される第1の差動増幅器と、第3のト ランジスタ、第3のトランジスタに差動接続されベースが接地された第4のトラ ンジスタ、第3及び第4のトランジスタのコレクタにそれぞれ接続された第3及 び第4のアクティブロード、第3及び第4のトランジスタのエミッタに共通接続 された第2の定電流源を含み、第4のトランジスタのコレクタから信号電流が出 力される第2の差動増幅器と、第1のトランジスタのコレクタ電位とアース電位 が同一になる様に、第2及び第3のトランジスタのベース電位を制御する演算増 幅器とを備え、第1及び/又は第2の定電流源が可変定電流源であることを特徴 とする。 In order to achieve such an object, the first aspect of the present invention provides a first transistor which is diode-connected, a second transistor which is differentially connected to the first transistor and whose base is grounded, first and second transistors. The first and second active loads respectively connected to the collectors of the two transistors, and the first constant current source commonly connected to the emitters of the first and second transistors, and the base of the first transistor. A first differential amplifier to which a signal current is input, a third transistor whose base is grounded, a fourth transistor differentially connected to the third transistor, and collectors of the third and fourth transistors. A third constant current source commonly connected to the emitters of the third and fourth transistors, a third constant current source connected to the A second differential amplifier in which the collector potential of the first transistor is input to the base of the first transistor and a signal current is output from the collector of the fourth transistor, and the first and / or second constant current source is It is a variable constant current source. According to a second aspect of the present invention, the first transistor is diode-connected, the second transistor is differentially connected to the first transistor, and the first and second transistors are respectively connected to the collectors of the first and second transistors. A first differential circuit including first and second active loads, a first constant current source commonly connected to the emitters of the first and second transistors, and a signal current being input to the base of the first transistor. An amplifier, a third transistor, a fourth transistor differentially connected to the third transistor and having its base grounded, and third and fourth transistors connected to the collectors of the third and fourth transistors, respectively. A second constant current source, which is commonly connected to the emitters of the active load and the third and fourth transistors, and which outputs a signal current from the collector of the fourth transistor. A dynamic amplifier and an operational amplifier that controls the base potentials of the second and third transistors so that the collector potential of the first transistor and the ground potential are the same, and the first and / or second The constant current source is a variable constant current source.

【0006】 そして、本考案の請求項3に係る可変利得増幅回路は、請求項1又は2記載の 可変アッテネータ回路において、信号電圧を電流に変換して第1のトランジスタ のベースに入力する電流変換抵抗と、第2の差動増幅器から出力される信号電流 を増幅しつつ電圧に変換する反転増幅器と、を備えることを特徴とする。A variable gain amplifier circuit according to a third aspect of the present invention is the variable attenuator circuit according to the first or second aspect, in which the signal voltage is converted into a current and is input to the base of the first transistor. It is characterized by including a resistor and an inverting amplifier that amplifies the signal current output from the second differential amplifier and converts it into a voltage.

【0007】[0007]

【作用】[Action]

本考案の請求項1においては、第1のトランジスタのベースエミッタ間電圧VBE1 が、次の式(1)により第1の定電流源の電流値IA 及び信号電流IINから 決定される。In the first aspect of the present invention, the base-emitter voltage V BE1 of the first transistor is determined from the current value I A and the signal current I IN of the first constant current source by the following equation (1).

【0008】[0008]

【数1】 [Equation 1]

【0009】 ここに、kはボルツマン定数で1.38×10-23 [J/K]、Tは絶対温度 [K]、qは単位電荷で1.6×10-19 [C]、IS1は第1のトランジスタの ベースエミッタ間暗電流である。Here, k is Boltzmann's constant 1.38 × 10 −23 [J / K], T is absolute temperature [K], q is unit charge 1.6 × 10 −19 [C], I S1 Is the base-emitter dark current of the first transistor.

【0010】 同様に、第2のトランジスタのベースエミッタ間電圧VBE2 には、次の式(2 )により定まる。Similarly, the base-emitter voltage V BE2 of the second transistor is determined by the following equation (2).

【0011】[0011]

【数2】 [Equation 2]

【0012】 ここに、IS2は第2のトランジスタのベースエミッタ間暗電流である。Here, I S2 is a base-emitter dark current of the second transistor.

【0013】 従って、第1の差動増幅器における差動入力△e01は、Therefore, the differential input Δe 01 in the first differential amplifier is

【0014】[0014]

【数3】 [Equation 3]

【0015】 ただし、ここでは簡略化のためIS1=IS2としている。However, here, for simplification, I S1 = I S2 .

【0016】 また、第4のトランジスタのベースエミッタ間電圧VBE4 は、The base-emitter voltage V BE4 of the fourth transistor is

【0017】[0017]

【数4】 [Equation 4]

【0018】 と表わされる。ここに、IB は第2の定電流源の電流値、IOUT は第4のトラン ジスタのコレクタから出力される信号電流、IS4は第4のトランジスタのベース エミッタ間暗電流、VBE3 は第3のトランジスタのベースエミッタ間電圧、△e02 は第2の差動増幅器の差動入力である。同様に、第3のトランジスタのベース エミッタ間電圧VBE3 は次のような式(5)で表わされる。Is represented as Where I B is the current value of the second constant current source, I OUT is the signal current output from the collector of the fourth transistor, I S4 is the dark current between the base and emitter of the fourth transistor, and V BE3 is The base-emitter voltage of the third transistor, Δe 02, is the differential input of the second differential amplifier. Similarly, the base-emitter voltage V BE3 of the third transistor is expressed by the following equation (5).

【0019】[0019]

【数5】 [Equation 5]

【0020】 従って(4)及び(5)から、第2の差動増幅器の差動入力△e02は、Therefore, from (4) and (5), the differential input Δe 02 of the second differential amplifier is

【0021】[0021]

【数6】 [Equation 6]

【0022】 と表わされる。ここでも、式の簡略化のためIS3=IS4としている。Is represented as Here again, I S3 = I S4 is set to simplify the formula.

【0023】 ここにおいて、第2のトランジスタのベース、第3のトランジスタのベースが 同電位、第1のトランジスタのベースと第4のトランジスタのベースが同電位で あることから、差動入力△e01=△e02であるため、Here, since the bases of the second transistor and the third transistor have the same potential, and the bases of the first and fourth transistors have the same potential, the differential input Δe 01 = Δe 02 , so

【0024】[0024]

【数7】 [Equation 7]

【0025】 の式が成り立つ。すなわち、請求項1においては、出力される信号電流IOUT が 、定電流源の電流値の比IB /IA で入力に係る信号電流IINを減衰させた値と なる。本考案においては、第1及び/第2の定電流源が可変定電流源であるため 、IA 及び/又はIB が制御可能である。従って、請求項1においては、信号経 路と分離された定電流源の制御により減衰率を設定可能となり、制御系からの干 渉を受けにくい可変アッテネータ回路が実現される。The following equation holds. That is, in claim 1, the signal current I OUT to be output, a value obtained by attenuating the signal current I IN of the input at a ratio I B / I A of the current value of the constant current source. In the present invention, since the first and / or second constant current sources are variable constant current sources, I A and / or I B can be controlled. Therefore, in the first aspect, the attenuation factor can be set by controlling the constant current source separated from the signal path, and a variable attenuator circuit that is less susceptible to interference from the control system is realized.

【0026】 また、本考案の請求項2においても式(7)が成り立ち、信号ラインと制御ラ インとが分離される。ただし、この請求項の場合、第4のトランジスタのベース が接地され、第3のトランジスタのベース電位が信号電流に応じて変化する点が 異なる。Also, in claim 2 of the present invention, the equation (7) is established, and the signal line and the control line are separated. However, in this claim, the base of the fourth transistor is grounded, and the base potential of the third transistor changes in accordance with the signal current.

【0027】 請求項3においては、信号電圧が電流IINに変換された後に第1のトランジス タのベースに入力され、第2の差動増幅器から出力される信号電流IOUT が反転 増幅器により電圧に変換される。すなわち、電圧入力電圧出力の可変アッテネー タ増幅回路が実現される。[0027] In claim 3, is input to the base of the first transistor data after the signal voltage is converted into a current I IN, the signal current I OUT that is output from the second differential amplifier the voltage by inverting amplifier Is converted to. That is, a variable attenuator amplifier circuit for voltage input voltage output is realized.

【0028】[0028]

【実施例】【Example】

以下、本考案の好適な実施例について図面に基づき説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

【0029】 図1には、本考案の第1実施例に係る可変アッテネータ回路の構成が示されて いる。この図に示される実施例は、差動増幅器14、16及び演算増幅器18を 備えている。差動増幅器14は、2個のトランジスタQ1 、Q2 、カレントミラ ー回路を構成するアクティブロードQ5 、Q6 、定電流源IA から構成されてい る。トランジスタQ1 のベースには、電流変換抵抗RINを介して信号電圧VINが 印加される。電流変換抵抗RINは信号電圧VINを電流IINに変換する抵抗である 。FIG. 1 shows the configuration of a variable attenuator circuit according to the first embodiment of the present invention. The embodiment shown in this figure comprises differential amplifiers 14, 16 and an operational amplifier 18. The differential amplifier 14 is composed of two transistors Q 1 and Q 2 , active loads Q 5 and Q 6 forming a current mirror circuit, and a constant current source I A. The signal voltage V IN is applied to the base of the transistor Q 1 via the current conversion resistor R IN . The current conversion resistor R IN is a resistor that converts the signal voltage V IN into the current I IN .

【0030】 トランジスタQ1 は、コレクタベース間が短絡されたいわゆるダイオード接続 のトランジスタである。トランジスタQ1 はトランジスタQ2 と差動接続されて いる。トランジスタQ1 及びQ2 のコレクタはそれぞれアクティブロードQ5 及 びQ6 に接続されており、エミッタは定電流源IA に共通接続されている。アク ティブロードQ5 及びQ6 は電源+Vccに、定電流源IA は電源−Vccに、それ ぞれ接続されている。The transistor Q 1 is a so-called diode-connected transistor whose collector and base are short-circuited. The transistor Q 1 is differentially connected to the transistor Q 2 . The collectors of the transistors Q 1 and Q 2 are connected to the active loads Q 5 and Q 6 , respectively, and the emitters thereof are commonly connected to the constant current source I A. Accession tee Broad Q 5 and Q 6 is the power source + V cc, the constant current source I A to the power supply -V cc, are their respective connections.

【0031】 差動増幅器16は、差動増幅器14と同様、トランジスタQ3 、Q4 、アクテ ィブロードQ7 、Q8 、定電流源IB から構成されている。トランジスタQ3 と Q4 は差動接続されている。これらのコレクタにはカレントミラー回路を構成す るアクティブロードQ7 、Q8 がそれぞれ接続されており、エミッタには定電流 源IB が接続されている。アクティブロードQ7 、及びQ8 は電源+Vccに、定 電流源IB は電源−Vccに、それぞれ接続されている。The differential amplifier 16 is similar to the differential amplifier 14, the transistor Q 3, Q 4, Akti Iburodo Q 7, Q 8, and a constant current source I B. Transistors Q 3 and Q 4 are differentially connected. Active loads Q 7 and Q 8 forming a current mirror circuit are connected to these collectors, respectively, and a constant current source I B is connected to the emitters. Active load Q 7, and Q 8 is the power supply + V cc, a constant current source I B to the power supply -V cc, are connected.

【0032】 トランジスタQ2 のベースとQ3 のベースは共に接地されており、一定電位に 保たれている。また、トランジスタQ1 のベース(及びコレクタ)とトランジス タQ4 のベースは接続されており、従って、差動増幅器14及び16の差動入力 は等しい値となる。すなわち、前述の式(1)〜(7)が成り立つ。The bases of the transistors Q 2 and Q 3 are both grounded and kept at a constant potential. Further, the base (and collector) of the transistor Q 1 and the base of the transistor Q 4 are connected, so that the differential inputs of the differential amplifiers 14 and 16 have the same value. That is, the above equations (1) to (7) are established.

【0033】 反転増幅器18は、トランジスタQ4 のコレクタから信号電流を取り出し、こ れを帰還抵抗ROUT により電圧に変換し、信号電圧VOUT として出力する。従っ て、本実施例においては、信号電圧VINが信号電流IINに変換された後、式(7 )に基づき減衰され、さらに信号電圧VOUT に変換された後出力される。さらに 本実施例においては、定電流源IB の電流値が可変設定可能とされている。この 結果、減衰率が可変設定可能となり、かつ、信号経路と分離された定電流源IB の制御のみによって利得(減衰率)制御が可能となる。なお、本実施例において は電流源IB の制御について述べたが、これは、定電流源IA を制御するように してもよく、あるいは両者を制御するようにしてもよい。The inverting amplifier 18 takes out a signal current from the collector of the transistor Q 4, converts the Re this into a voltage by the feedback resistor R OUT, and outputs it as the signal voltage V OUT. Therefore, in this embodiment, the signal voltage V IN is converted into the signal current I IN , attenuated based on the equation (7), further converted into the signal voltage V OUT , and then output. Further, in this embodiment, the current value of the constant current source I B can be variably set. As a result, the attenuation factor becomes variably set, and the gain by controlling only the constant current source I B which is separated from the signal path (attenuation factor) control becomes possible. Although the control of the current source I B is described in the present embodiment, this may be controlled to the constant current source I A , or both of them may be controlled.

【0034】 加えて、本実施例によれば、図3のような抵抗タップ方式ではないため、入力 インピーダンスを一定に保つことができる。これは、入力インピーダンスを決定 する信号経路が、トランジスタQ1 〜Q4 や、固定抵抗RIN、ROUT から決定さ れることによる。さらに、本実施例の回路を集積回路化した場合、差動増幅器1 4及び16の温度係数をほぼ0とすることができ、抵抗RINとROUT の温度係数 を一致させるのみで、回路全体の利得の温度変動をほぼ無くすことができる。従 って、温度的に安定な可変アッテネータ回路が実現されることとなる。In addition, according to the present embodiment, since the resistance tap method as shown in FIG. 3 is not used, the input impedance can be kept constant. This is because the signal path that determines the input impedance is determined by the transistors Q 1 to Q 4 and the fixed resistors R IN and R OUT . Further, when the circuit of this embodiment is integrated, the temperature coefficients of the differential amplifiers 14 and 16 can be made almost 0, and the temperature coefficient of the resistors R IN and R OUT can be made to coincide with each other, and the whole circuit can be obtained. It is possible to almost eliminate the temperature fluctuation of the gain of. Therefore, a temperature-stable variable attenuator circuit is realized.

【0035】 図2には、本考案の第2実施例に係る可変アッテネータ回路の構成が示されて いる。この図に示される回路においては、トランジスタQ4 のベースがトランジ スタQ1 のコネクタ及びベースに接続されるのではなく、接地されている。また 、トランジスタQ2 及びQ3 のベースが接地されるのではなく演算増幅器20の 出力端子に接続されている。演算増幅器20の反転入力端子はトランジスタQ1 のベースコレクタに接続されている。FIG. 2 shows the configuration of a variable attenuator circuit according to the second embodiment of the present invention. In the circuit shown in this figure, the base of transistor Q 4 is grounded rather than connected to the connector and base of transistor Q 1 . Further, the bases of the transistors Q 2 and Q 3 are not grounded but are connected to the output terminal of the operational amplifier 20. The inverting input terminal of the operational amplifier 20 is connected to the base collector of the transistor Q 1 .

【0036】 このような回路においても、第1実施例と同様の作用・効果を得ることができ る。Also in such a circuit, the same operation and effect as those of the first embodiment can be obtained.

【0037】[0037]

【考案の効果】[Effect of the device]

以上説明したように、本考案によれば、2個の差動増幅器により信号減衰率を 設定し、信号ラインと制御ラインとを分離可能としたため、制御系回路の干渉を 受けにくい可変アッテネータ回路が実現される。また、入力インピーダンスを一 定に保つことができ、さらにIC化した場合には温度係数を無くして減衰率の温 度変動のない安定な可変アッテネータ回路を実現できる。 As described above, according to the present invention, the signal attenuating rate is set by the two differential amplifiers, and the signal line and the control line can be separated. Will be realized. Further, the input impedance can be kept constant, and when integrated into an IC, the temperature coefficient can be eliminated to realize a stable variable attenuator circuit with no temperature fluctuation of the attenuation rate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の第1実施例に係る可変アッテネータ回
路の構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a variable attenuator circuit according to a first embodiment of the present invention.

【図2】本考案の第2実施例に係る可変アッテネータ回
路の構成を示す回路図である。
FIG. 2 is a circuit diagram showing a configuration of a variable attenuator circuit according to a second embodiment of the present invention.

【図3】一従来例に係る可変アッテネータ回路の構成を
示す回路図である。
FIG. 3 is a circuit diagram showing a configuration of a variable attenuator circuit according to a conventional example.

【符号の説明】[Explanation of symbols]

14,16 差動増幅器 18 反転増幅器 20 演算増幅器 Q1 ,Q2 ,Q3 ,Q4 トランジスタ Q5 ,Q6 ,Q7 ,Q8 アクティブロード IA ,IB 定電流源 RIN,ROUT 抵抗 BIN 入力信号電圧 IIN 入力信号電流 VOUT 出力信号電圧 IOUT 出力信号電流14, 16 differential amplifier 18 inverting amplifier 20 operational amplifier Q 1, Q 2, Q 3 , Q 4 transistors Q 5, Q 6, Q 7 , Q 8 active load I A, I B constant current source R IN, R OUT Resistance B IN Input signal voltage I IN Input signal current V OUT Output signal voltage I OUT Output signal current

Claims (3)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 ダイオード接続された第1のトランジス
タ、第1のトランジスタに差動接続されベースが接地さ
れた第2のトランジスタ、第1及び第2のトランジスタ
のコレクタにそれぞれ接続された第1及び第2のアクテ
ィブロード、第1及び第2のトランジスタのエミッタに
共通接続された第1の定電流源を含み、第1のトランジ
スタのベースに信号電流が入力される第1の差動増幅器
と、 ベースが接地された第3のトランジスタ、第3のトラン
ジスタに差動接続された第4のトランジスタ、第3及び
第4のトランジスタのコレクタにそれぞれ接続された第
3及び第4のアクティブロード、第3及び第4のトラン
ジスタのエミッタに共通接続された第2の定電流源を含
み、第4のトランジスタのベースに第1のトランジスタ
のコレクタ電位が入力され、第4のトランジスタのコレ
クタから信号電流が出力される第2の差動増幅器と、 を備え、 第1及び/又は第2の定電流源が可変定電流源であるこ
とを特徴とする可変アッテネータ回路。
1. A diode-connected first transistor, a second transistor differentially connected to the first transistor and having its base grounded, and first and second transistors connected to the collectors of the first and second transistors, respectively. A first differential amplifier including a second active load, a first constant current source commonly connected to the emitters of the first and second transistors, and a signal current input to the base of the first transistor; A third transistor whose base is grounded, a fourth transistor differentially connected to the third transistor, third and fourth active loads respectively connected to collectors of the third and fourth transistors, and a third transistor And a second constant current source commonly connected to the emitter of the fourth transistor, and the collector current of the first transistor at the base of the fourth transistor. Is input and a signal current is output from the collector of the fourth transistor, and the first and / or second constant current source is a variable constant current source. Adjustable attenuator circuit.
【請求項2】 ダイオード接続された第1のトランジス
タ、第1のトランジスタに差動接続された第2のトラン
ジスタ、第1及び第2のトランジスタのコレクタにそれ
ぞれ接続された第1及び第2のアクティブロード、第1
及び第2のトランジスタのエミッタに共通接続された第
1の定電流源を含み、第1のトランジスタのベースに信
号電流が入力される第1の差動増幅器と、 第3のトランジスタ、第3のトランジスタに差動接続さ
れベースが接地された第4のトランジスタ、第3及び第
4のトランジスタのコレクタにそれぞれ接続された第3
及び第4のアクティブロード、第3及び第4のトランジ
スタのエミッタに共通接続された第2の定電流源を含
み、第4のトランジスタのコレクタから信号電流が出力
される第2の差動増幅器と、 第1のトランジスタのコレクタ電位とアース電位が同一
になる様に、第2及び第3のトランジスタのベース電位
を制御する演算増幅器と、 を備え、 第1及び/又は第2の定電流源が可変定電流源であるこ
とを特徴とする可変アッテネータ回路。
2. A diode-connected first transistor, a second transistor differentially connected to the first transistor, and first and second active transistors respectively connected to collectors of the first and second transistors. Road, first
And a first differential amplifier including a first constant current source commonly connected to the emitters of the second transistor and a signal current input to the base of the first transistor, a third transistor, and a third transistor. A fourth transistor differentially connected to the transistor and having a base grounded; and a third transistor connected to the collectors of the third and fourth transistors, respectively.
And a fourth active load, a second constant current source commonly connected to the emitters of the third and fourth transistors, and a second differential amplifier outputting a signal current from the collector of the fourth transistor, , An operational amplifier that controls the base potentials of the second and third transistors so that the collector potential of the first transistor and the ground potential are the same, and the first and / or second constant current source Variable attenuator circuit characterized by being a variable constant current source.
【請求項3】 請求項1又は2記載の可変アッテネータ
回路において、 信号電圧を電流に変換して第1のトランジスタのベース
に入力する電流変換抵抗と、 第2の差動増幅器から出力される信号電流を電圧に変換
する反転増幅器と、 を備えることを特徴とする可変アッテネータ回路。
3. The variable attenuator circuit according to claim 1 or 2, wherein a current conversion resistor for converting a signal voltage into a current and inputting the current into the base of the first transistor, and a signal output from the second differential amplifier. A variable attenuator circuit comprising: an inverting amplifier that converts a current into a voltage.
JP9351991U 1991-11-14 1991-11-14 Variable attenuator circuit Pending JPH0546113U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9351991U JPH0546113U (en) 1991-11-14 1991-11-14 Variable attenuator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9351991U JPH0546113U (en) 1991-11-14 1991-11-14 Variable attenuator circuit

Publications (1)

Publication Number Publication Date
JPH0546113U true JPH0546113U (en) 1993-06-18

Family

ID=14084584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9351991U Pending JPH0546113U (en) 1991-11-14 1991-11-14 Variable attenuator circuit

Country Status (1)

Country Link
JP (1) JPH0546113U (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915315A (en) * 1982-07-15 1984-01-26 Sony Corp Variable gain circuit
JPS63244910A (en) * 1987-03-30 1988-10-12 Toshiba Corp Variable gain circuit
JPH02137508A (en) * 1988-11-18 1990-05-25 Toshiba Corp Gain control circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915315A (en) * 1982-07-15 1984-01-26 Sony Corp Variable gain circuit
JPS63244910A (en) * 1987-03-30 1988-10-12 Toshiba Corp Variable gain circuit
JPH02137508A (en) * 1988-11-18 1990-05-25 Toshiba Corp Gain control circuit

Similar Documents

Publication Publication Date Title
JPH0834395B2 (en) Amplifier circuit with switch
JP2000504900A (en) Temperature compensated logarithmic detector
EP0526423B1 (en) An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance
US4404529A (en) Lowpass filter with electronic control of cutoff and resonance
JPH01317011A (en) Gain control amplifier
US5134318A (en) Adjustable analog filter circuit with temperature compensation
JPH0546113U (en) Variable attenuator circuit
JP3517760B2 (en) Variable gain amplifier
US4013972A (en) Amplifier with gain control means
CN1074612C (en) Circuit arrangement comprising differential amplifier
JP2694767B2 (en) Integrator
JP2719251B2 (en) Noise attenuation circuit with main signal path and auxiliary signal path with high-pass filter characteristics
JP2553135B2 (en) Base current compensation circuit for variable gain circuit
JPS62173807A (en) Constant current source bias circuit
JPH0233387Y2 (en)
JP2515821B2 (en) Control amplifier
JPH0115228Y2 (en)
JPH0513051Y2 (en)
JPH066612Y2 (en) Variable gain circuit
JPS63171006A (en) Gain control circuit
JP2911901B2 (en) Damping circuit
JPH0346406A (en) Variable gain amplifier
JPH03284004A (en) Emitter-follower circuit
JPH0363847B2 (en)
JPS6242410B2 (en)