JPH0546104Y2 - - Google Patents
Info
- Publication number
- JPH0546104Y2 JPH0546104Y2 JP1990097442U JP9744290U JPH0546104Y2 JP H0546104 Y2 JPH0546104 Y2 JP H0546104Y2 JP 1990097442 U JP1990097442 U JP 1990097442U JP 9744290 U JP9744290 U JP 9744290U JP H0546104 Y2 JPH0546104 Y2 JP H0546104Y2
- Authority
- JP
- Japan
- Prior art keywords
- monitor signal
- microcomputer
- output
- bit
- watchdog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 3
- 238000004378 air conditioning Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は、マイクロコンピユータを用いた車輌
用制御装置に関するものである。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a vehicle control device using a microcomputer.
(従来の技術)
マイクロコンピユータを用いて車輌用制御装置
を構成する場合、マイクロコンピユータにより実
行される制御プログラムが暴走状態になつたか否
かを監視するため、ウオツチドツグタイマを用い
た異常検出システムを組込むことが公知である
(例えば特開平2−40735号公報)。(Prior art) When configuring a vehicle control device using a microcomputer, abnormality detection using a watchdog timer is used to monitor whether a control program executed by the microcomputer has gone out of control. It is known to incorporate a system (for example, Japanese Patent Application Laid-Open No. 2-40735).
ところで、このような車輌用制御装置にあつて
は、プログラムの暴走の監視のほか、マイクロコ
ンピユータによる制御状態を監視したいという要
求が生じる。 By the way, in the case of such a vehicle control device, there is a demand for monitoring the control state by the microcomputer in addition to monitoring for runaway programs.
この要求を満たすため、例えば第3図に示され
るようにマイクロコンピユータ1によつて所要の
車輌用システム2を制御する場合、正常作動時に
所定周期でウオツチドツグパルスWDをマイクロ
コンピユータ1のポート1aから出力し、これに
よりウオツチドツグタイマ3がオーバーフロー状
態となる前にリセツトし、マイクロコンピユータ
1の作動に異常が生じウオツチドツグパルスWD
が所定の周期で出力されなくなつた場合に、ウオ
ツチドツグタイマ3からリセツトパルスRPを出
力し、マイクロコンピユータ1をリセツトする構
成とすると共に、別のポート1bより車輌用シス
テム2の所要の制御の状態を示すモニタ信号MS
を出力し、モニタ信号読取装置4へ供給する構成
が公知である。 In order to meet this requirement, for example, when the microcomputer 1 is used to control a required vehicle system 2 as shown in FIG. This resets the watchdog timer 3 before it reaches an overflow state, causing an abnormality in the operation of the microcomputer 1 and causing the watchdog pulse WD to be output from 1a.
When the microcomputer 1 is no longer output at a predetermined period, the watchdog timer 3 outputs a reset pulse RP and the microcomputer 1 is reset. Monitor signal MS indicating control status
A configuration for outputting the signal and supplying it to the monitor signal reading device 4 is known.
(考案が解決しようとする課題)
この従来の構成によると、ウオツチドツグパル
ス出力用のポートとモニタ信号出力用のポートと
が別個に必要となり、ポートの有効活用という点
で問題を生じるほか、出力信号毎に1つのポート
を割当てると、ポート不足を生じない場合であつ
ても、ソフトウエアに対する負荷が大きくなると
いう不具合を生じる。(Problem to be solved by the invention) According to this conventional configuration, a port for outputting watchdog pulses and a port for outputting monitor signals are required separately, which causes problems in terms of effective use of the ports. If one port is assigned to each output signal, even if there is no shortage of ports, a problem arises in that the load on the software increases.
本考案の目的は、したがつて、1つのポートか
らの出力によつてウオツチドツグタイマの制御と
システムの作動状態のモニタとを行なうことがで
きるようにした、マイクロコンピユータを用いた
車輌用制御装置を提供することにある。 Therefore, an object of the present invention is to provide a microcomputer-based microcomputer capable of controlling a watchdog timer and monitoring the operating status of the system using the output from a single port. The purpose is to provide a control device.
(課題を解決するための手段)
上記課題を解決するための本考案の特徴は、所
定の制御プログラムに従つて車輌用システムの制
御を行なうと共に、上記車輌用システムの制御状
態を示すモニタ信号を外部に出力するように構成
されているマイクロコンピユータを用いた車輌用
制御装置において、上記モニタ信号を、レベルが
相異なるように設定されているスタートビツトと
ストツプビツトとにより1組のデータを識別しう
るようにしたビツトシリアルなデイジタルデータ
として連続的に出力すると共に、上記モニタ信号
におけるストツプビツトとスタートビツトとの間
のレベル変化に少なくとも応答してリセツトされ
るウオツチドツクタイマを設けた点にある。(Means for Solving the Problems) A feature of the present invention for solving the above problems is that it controls a vehicle system according to a predetermined control program, and also outputs a monitor signal indicating the control state of the vehicle system. In a vehicle control device using a microcomputer that is configured to output the monitor signal to the outside, it is possible to identify a set of data using a start bit and a stop bit set to different levels of the monitor signal. The present invention is characterized in that a watchdog timer is provided which continuously outputs the bit-serial digital data and is reset in response to at least a level change between the stop bit and the start bit in the monitor signal.
(作用)
正常作動時の場合、マイクロコンピユータから
は、モニタ信号が所定の周期で連続的に出力され
る。したがつて、所定のレベル変化がストツプビ
ツトとスタートビツトとの間で必ず周期的に生じ
るため、ウオツチドツクタイマは少なくともこれ
に応答してリセツトされ、ウオツチドツクタイマ
がオーバーフロー状態になることがない。なお、
データ中に上記所定のレベル変化と同じレベル変
化が生じた場合は、それによつてもウオツチドツ
クタイマがリセツトされる。このモニタ信号は、
また、適宜のモニタ回路に入力され、モニタ信号
に基づいて制御状態の監視を行なうことができ
る。(Operation) During normal operation, the microcomputer continuously outputs a monitor signal at a predetermined period. Therefore, since the predetermined level change necessarily occurs periodically between the stop bit and the start bit, the watchdog timer is at least reset in response to this, and the watchdog timer does not become overflowed. . In addition,
If the same level change as the predetermined level change occurs in the data, this also resets the watchdog timer. This monitor signal is
Further, the control state can be monitored based on the monitor signal inputted to an appropriate monitor circuit.
一方、制御プログラムが暴走するなどして異常
作動状態になり、モニタ信号の出力が停止し、あ
るいは出力周期が長くなる等の状態が生じると、
ウオツチドツクタイマに対するリセツト動作が予
定通り行なわれなくなり、ウオツチドツクタイマ
がオーバーフロー状態となつてマイクロコンピユ
ータをリセツトする。 On the other hand, if the control program goes out of control and becomes abnormally operating, the output of the monitor signal stops or the output cycle becomes longer.
The reset operation for the watchdog timer is no longer performed as planned, and the watchdog timer overflows, resetting the microcomputer.
(実施例)
以下、図面を参照しながら本考案の一実施例に
つき詳細に説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第1図は本考案の一実施例を示し、第1図にお
いて、11はマイクロコンピユータ、12はマイ
クロコンピユータ11によつて制御される車輌用
システムである車輌用空気調和システム、13は
ウオツチドツグタイマ、14はモニタ信号読取装
置である。 FIG. 1 shows an embodiment of the present invention. In FIG. 1, 11 is a microcomputer, 12 is a vehicle air conditioning system which is a vehicle system controlled by the microcomputer 11, and 13 is a watch. The clock timer 14 is a monitor signal reading device.
マイクロコンピユータ11内のメモリ15内に
は、車輌用空気調和システム12を制御するため
の制御プログラムがストアされており、車輌用空
気調和システム12内に設けられた温度センサ及
びその他のセンサから(図示せず)出力される状
態信号Aが、マイクロコンピユータ11に入力さ
れている。マイクロコンピユータ11では、状態
信号Aに基づいて制御プログラムに従うデータ処
理が実行され、マイクロコンピユータ11から車
輌用空気調和システム12を制御するための制御
信号Bが出力され、車輌用空気調和システム12
は制御信号Bによつて制御される。 A control program for controlling the vehicle air conditioning system 12 is stored in the memory 15 in the microcomputer 11, and a control program for controlling the vehicle air conditioning system 12 is stored in the memory 15. The output status signal A (not shown) is input to the microcomputer 11. The microcomputer 11 executes data processing according to the control program based on the status signal A, and the microcomputer 11 outputs a control signal B for controlling the vehicle air conditioning system 12.
is controlled by control signal B.
マイクロコンピユータ11は、メモリ15内に
ストアされている制御プログラムに従つて、車輌
用空気調和システム12の所要の作動状態を示す
モニタ信号MSを出力する機能を有しており、モ
ニタ信号MSは、出力ポート11aから出力され
る。 The microcomputer 11 has a function of outputting a monitor signal MS indicating a required operating state of the vehicle air conditioning system 12 according to a control program stored in the memory 15, and the monitor signal MS is It is output from the output port 11a.
モニタ信号MSは、第2図に示されるように、
1データ分の信号が、「L」レベルのスタートビ
ツトSR、8ビツトから成るデータビツトDB、パ
リテイビツトPB、「H」レベルのストツプビツト
STから構成される。ビツトシリアルなデイジタ
ルデータである。モニタ信号MSは、このように
構成された1組のデータが連続して連なつている
信号であり、「H」レベルのストツプビツトSTの
次には必ず「L」レベルのスタートビツトSRが
現れることになる。したがつて、1データ分の信
号の伝達に要する時間Tを越えないうちに必ず
「H」→「L」のレベル変化がモニタ信号MSに
おいて生じることになる。 The monitor signal MS is as shown in FIG.
The signal for one data consists of a start bit SR at "L" level, data bit DB consisting of 8 bits, parity bit PB, and stop bit at "H" level.
Consists of ST. It is bit serial digital data. The monitor signal MS is a signal in which a set of data configured in this way is continuously connected, and a start bit SR at an "L" level always appears after a stop bit ST at an "H" level. become. Therefore, a level change from "H" to "L" always occurs in the monitor signal MS before the time T required for transmitting a signal for one data is exceeded.
出力ポート11aから出力されるこのモニタ信
号MSは、抵抗器17,18から成る抵抗器回路
を介してバツフア増幅器19の入力に接続されて
おり、その出力は抵抗器20を介してモニタ信号
読取装置14に入力されている。モニタ信号読取
装置14では、モニタ信号MSの内容の解読が行
なわれ、その結果は表示装置21において表示さ
れる。 This monitor signal MS outputted from the output port 11a is connected to the input of a buffer amplifier 19 via a resistor circuit consisting of resistors 17 and 18, and its output is connected to the monitor signal reading device via a resistor 20. 14 is input. The monitor signal reading device 14 decodes the contents of the monitor signal MS, and the result is displayed on the display device 21.
第2図に基づいて説明したように、モニタ信号
MSは、1データ分の信号の伝達に要する時間T
を越えないうちに必ず「H」→「L」のレベル変
化を生じる性質を有しており、第1図に示した本
考案によるシステムにおいては、モニタ信号MS
のこの性質を利用して、ウオツチドツクタイマ1
3のリセツト動作を行なわせる構成となつてい
る。 As explained based on Fig. 2, the monitor signal
MS is the time T required to transmit a signal for one data
It has a property that the level always changes from "H" to "L" before the monitor signal MS
By using this property, watchdog timer 1
The configuration is such that the reset operation described in No. 3 is performed.
すなわち、出力ポート11aから出力されるモ
ニタ信号MSは、コンデンサ16を介してウオツ
チドツクタイマ13のウオツチドツクパルス入力
端子13aに印加されており、ウオツチドツグタ
イマ13は、モニタ信号MSにおいて「H」→
「L」のレベル変化が生じた場合にリセツトされ
る構成となつている。 That is, the monitor signal MS output from the output port 11a is applied to the watchdog pulse input terminal 13a of the watchdog timer 13 via the capacitor 16, and the watchdog timer 13 receives the monitor signal MS. "H" →
It is configured to be reset when a change in the level of "L" occurs.
すでに説明したように、モニタ信号MSは、少
なくとも時間T毎に「H」→「L」のレベル変化
を生じるので、ウオツチドツクタイマ13は時間
T以下の周期でリセツトされる。ウオツチドツク
タイマ13がリセツトされてからオーバーフロー
状態となり、その出力端子13bからマイクロコ
ンピユータ11をリセツトするためのリセツトパ
ルスRPが出力されるまでの時間Xは、時間Tよ
りも長く設定されており、したがつて、制御プロ
グラムが正常に実行されており、モニタ信号MS
が連続的に出力されている限り、マイクロコンピ
ユータ11のリセツト端子にはリセツト
パルスRPが与えられることはない。しかし、制
御プログラムの暴走によりモニタ信号MSの出力
が停止されるか、又は出力されても所定のフオー
マツトで出力されない場合には、ウオツチドツク
タイマ13はオーバーフロー状態となり、マイク
ロコンピユータ11の端子にリセツトパ
ルスRPを与え、マイクロコンピユータ11をリ
セツト状態とすることができる。 As already explained, since the monitor signal MS changes in level from "H" to "L" at least every time T, the watchdog timer 13 is reset at a cycle shorter than the time T. The time X from when the watchdog timer 13 is reset until it enters an overflow state and a reset pulse RP for resetting the microcomputer 11 is output from its output terminal 13b is set longer than the time T. Therefore, the control program is running normally and the monitor signal MS
As long as RP is continuously output, the reset pulse RP will not be applied to the reset terminal of the microcomputer 11. However, if the output of the monitor signal MS is stopped due to a runaway of the control program, or if it is not output in a predetermined format even if it is output, the watchdog timer 13 becomes overflowed and is reset to the terminal of the microcomputer 11. The microcomputer 11 can be reset by applying the pulse RP.
なお、上記説明から判るように、モニタ信号
MSにおいては、そのストツプビツトSTとスタ
ートビツトSRとの間以外において「H」→「L」
のレベル変化状態が発生する可能性があるが、こ
れによりウオツチドツクタイマ13がリセツト状
態とされたとしても何ら不都合は生じないもので
ある。 Furthermore, as can be seen from the above explanation, the monitor signal
In the MS, the signal changes from "H" to "L" except between the stop bit ST and start bit SR.
However, even if the watchdog timer 13 is reset due to this, no problem will occur.
上記構成によると、1つの出力ポートから、所
定のフオーマツトのモニタ信号を外部に送り出す
ことにより、制御状態の監視を行なうことができ
るのは勿論のこと、ウオツチドツクタイマ13の
制御をも同時に行なうことができる。したがつ
て、マイクロコンピユータ11のプログラムの負
荷を軽減させることができる上に、使用ポートの
数の低減を図ることができ、残りのポートを他の
目的に使用することができるので、設計の自由度
が増す等の利点を有する。 According to the above configuration, by sending a monitor signal in a predetermined format to the outside from one output port, it is possible to not only monitor the control state but also control the watchdog timer 13 at the same time. be able to. Therefore, not only can the program load on the microcomputer 11 be reduced, but also the number of ports used can be reduced, and the remaining ports can be used for other purposes, resulting in greater design freedom. It has advantages such as increased strength.
上記実施例では、本考案を車輌用空気調和シス
テムの制御のために用いた例を示したが、本考案
はこの実施例の構成に限定されるものではなく、
たの如何なる車輌用制御システムに対しても同様
に適用しうるものである。 Although the above embodiment shows an example in which the present invention is used to control a vehicle air conditioning system, the present invention is not limited to the configuration of this embodiment.
The present invention can be similarly applied to any vehicle control system.
(考案の効果)
本考案によれば、上述の如く、マイクロコンピ
ユータの1つの出力ポートから出力されるモニタ
信号によつて制御状態の監視とウオツチドツクタ
イマの制御とを行なうことができるので、プログ
ラムの負荷を軽減させることができる上に、使用
ポートの数の低減を図ることができ、残りのポー
トを他の目的に使用することができるので、設計
の自由度が増す等の効果を奏する。(Effects of the invention) According to the invention, as described above, the control state can be monitored and the watchdog timer can be controlled by the monitor signal output from one output port of the microcomputer. In addition to reducing the program load, the number of ports used can be reduced, and the remaining ports can be used for other purposes, resulting in increased design freedom. .
第1図は本考案の一実施例を示すブロツク図、
第2図は第1図に示すマイクロコンピユータの出
力ポートから出力されるモニタ信号のフオーマツ
トを示す図、第3図は従来の装置の構成例を示す
ブロツク図である。
11……マイクロコンピユータ、11b……出
力ポート、12……車輌用空気調和システム、1
3……ウオツチドツグタイマ、14……モニタ信
号読取装置、MS……モニタ信号、SR……スター
トビツト、ST……ストツプビツト。
FIG. 1 is a block diagram showing an embodiment of the present invention.
FIG. 2 is a diagram showing the format of a monitor signal output from the output port of the microcomputer shown in FIG. 1, and FIG. 3 is a block diagram showing an example of the configuration of a conventional device. 11...Microcomputer, 11b...Output port, 12...Vehicle air conditioning system, 1
3...Watchdog timer, 14...Monitor signal reading device, MS...Monitor signal, SR...Start bit, ST...Stop bit.
Claims (1)
の制御を行なうと共に、前記車輌用システムの制
御状態を示すモニタ信号を外部に出力するように
構成されているマイクロコンピユータを用いた車
輌用制御装置において、前記モニタ信号を、レベ
ルが相異なるように設定されているスタートビツ
トとストツプビツトとにより1組のデータを識別
しうるようにしたビツトシリアルなデイジタルデ
ータとして連続的に出力すると共に、前記モニタ
信号におけるストツプビツトとスタートビツトと
の間のレベル変化に少なくとも応答してリセツト
されるウオツチドツクタイマを設けたことを特徴
とするマイクロコンピユータを用いた車輌用制御
装置。 In a vehicle control device using a microcomputer configured to control a vehicle system according to a predetermined control program and output a monitor signal indicating a control state of the vehicle system to the outside, The monitor signal is continuously output as bit-serial digital data in which a set of data can be identified by the start bit and stop bit set to different levels, and the stop bit and stop bit in the monitor signal are 1. A vehicle control device using a microcomputer, characterized in that it is provided with a watchdog timer that is reset in response to at least a level change between the start bit and the start bit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990097442U JPH0546104Y2 (en) | 1990-09-17 | 1990-09-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990097442U JPH0546104Y2 (en) | 1990-09-17 | 1990-09-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0455647U JPH0455647U (en) | 1992-05-13 |
JPH0546104Y2 true JPH0546104Y2 (en) | 1993-12-01 |
Family
ID=31837815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1990097442U Expired - Lifetime JPH0546104Y2 (en) | 1990-09-17 | 1990-09-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0546104Y2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60179854A (en) * | 1984-02-28 | 1985-09-13 | Yamatake Honeywell Co Ltd | Monitoring system of computer |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3086453U (en) * | 2001-11-26 | 2002-06-21 | 智之 床田 | Squid fishing hook |
-
1990
- 1990-09-17 JP JP1990097442U patent/JPH0546104Y2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60179854A (en) * | 1984-02-28 | 1985-09-13 | Yamatake Honeywell Co Ltd | Monitoring system of computer |
Also Published As
Publication number | Publication date |
---|---|
JPH0455647U (en) | 1992-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0319571B2 (en) | ||
JPH0351002B2 (en) | ||
JPH0546104Y2 (en) | ||
JP2003044323A (en) | Arithmetic unit | |
CA1270576A (en) | Ic device compatible with input signals in the formats for two-line and four-line type bus lines | |
JPS63224446A (en) | Communication system | |
JPS6231447A (en) | Bus analyzer | |
US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
JP2774595B2 (en) | Operation monitoring device for CPU system | |
JPS622685Y2 (en) | ||
JP2715678B2 (en) | I / O device occupancy control method and occupancy control device | |
JPH11175103A (en) | Control arithmetic device | |
JP3347230B2 (en) | Data transmission control device | |
JPH02281343A (en) | Cpu operation monitor system | |
JPH0395636A (en) | Diagnostic system for fail-safe circuit | |
JPS6323598B2 (en) | ||
JPS59210787A (en) | Monitor and control system | |
JP2749994B2 (en) | Numerical control unit | |
KR0174008B1 (en) | Data communication device for self diagnosis operation | |
JPH0418044Y2 (en) | ||
JPS62168204A (en) | Digital controller | |
JP2734473B2 (en) | Data processing device for remote control | |
JPS6133551A (en) | Monitoring device of microprocessor | |
JPH037962B2 (en) | ||
JPS59223860A (en) | Fault diagnosis method of data processor |