JPH0545381A - 電子機器用サージ保護装置 - Google Patents

Abstract

(57)【要約】 【目的】 ひずみゲージおよびひずみ測定器をサージ電
圧から保護すると共にパルス状のノイズがひずみ測定器
に印加されるのを抑制すること。 【構成】 ひずみゲージ１ａ〜１ｄをブリッジ接続した
ブリッジ回路の入力ラインＬ１，Ｌ２に誘導するサージ
電圧は、アモルファスコア５ａ，５ｂに巻装したコイル
６ａ，６ｂで遅延させて、その遅延時間中に入力ライン
Ｌ１，Ｌ２のサージ電圧をガスアレスタ３ａ，３ｂを通
して大地に放電させる。一方、出力ラインＬ３，Ｌ４に
誘導されたサージ電圧は、アモルファスコア５ｃ，５ｄ
に巻装されたコイル６ｃ，６ｄにより遅延させ、その遅
延時間中に出力ラインＬ３，Ｌ４のサージ電圧をガスア
レスタ３ｃ，３ｄを通して大地に放電させ、これによっ
てひずみゲージ１ａ〜１ｄとアンプ７をサージ電圧から
保護する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器用サージ保護
装置に関し、より詳細には電子回路や電子素子に雷サー
ジなどのサージ電圧が印加されても保護できるようにし
た電子機器用サージ保護装置に関するものである。

【０００２】

【従来の技術】雷サージには、直撃雷と誘導雷サージと
がある。このうち、後者の誘導雷サージは、建物の外部
にある送配電線や通信回線などに誘導され、建物内部の
各種機器に進入して、重要な部品を破壊する。

【０００３】このような雷サージの発生メカニズムとし
て、次の２通りが考えられる。 （１） 雷雲に電荷があるため、大地との間にある電線
に静電誘導を誘起する。その誘導された電位が変化し、
電線を通して雷サージになる。 （２） 空間放電や大地に落電する際に発生する強烈な
電磁波が電線をアンテナとして、誘起し、電磁誘導の雷
サージになる。

【０００４】いずれにしても、雷サージは、電圧波高値
が高く、電圧峻度（ｄｖ／ｄｔ Ｖ：電圧、ｔ：時間）
の急なサージである。しかも、非常に大きな電流をとも
なうものである。この雷サージは、過渡現像で三角波と
して考えられている。

【０００５】図８は、このような雷サージから電子機器
を保護する従来の電子機器用サージ保護装置の回路図で
ある。この図８において、１はひずみゲージ用埋設計器
であり、雷サージに対する被保護対象であり、ひずみゲ
ージ１ａ〜１ｄをブリッジ（ホイートストンブリッジ）
接続して構成され、外筐２内に収納されて、地中に埋設
されている。

【０００６】ひずみゲージ１ａ〜１ｄによるブリッジ回
路の二つの入力端には、入力ラインＬ１，Ｌ２が接続さ
れており、この入力ラインＬ１，Ｌ２間には、図示され
ていないがブリッジ電源を接続されている。ブリッジ回
路の二つの出力端には、出力ラインＬ３，Ｌ４が接続さ
れており、被側定対象の物理的変化量の検出に応じた出
力電圧を取リ出し得るようになっている。

【０００７】このブリッジ回路の二つの出力端は、出力
ラインＬ３，Ｌ４を介して、図示しないひずみ測定器な
どの電子回路の入力端に接続され、出力端に現われる出
力電圧を出力ラインＬ３，Ｌ４を通して電子回路に導く
ようにしている。

【０００８】これらの入力ラインＬ１，Ｌ２および出力
ラインＬ３，Ｌ３とアース間、すなわち、外筐２間に
は、サージ電圧吸収用のガスアレスタ３ａ〜３ｄが接続
されている。

【０００９】次に、動作について説明する。雷サージな
どのサージ電圧が、ラインＬ１〜Ｌ４に誘導されても、
ラインＬ１〜Ｌ４に誘導されたサージ電圧は、ガスアレ
スタ３ａ〜３ｄに印加され、放電されるから、ガスアレ
スタ３ａ〜３ｄを通して、サージ電圧を大地に逃がすこ
ととなる。このようにガスアレスタは、ブリッジ回路を
構成する各ひずみゲージ１ａ〜１ｄに高圧が印加される
のを防止し、これらのひずみゲージ１ａ〜１ｄのサージ
電圧に対する保護作用を行う。

【００１０】

【発明が解決しようとする課題】このように、ガスアレ
スタ３ａ〜３ｄは、サージ電圧吸収作用があるが、一つ
の難点としては、雷サージが発生した瞬間から数μｓ遅
れて働くため、その遅れ時間の間、サージ電圧がひずみ
ゲージ１ａ〜１ｄに印加してしまうことである。

【００１１】また、繰返し雷サージ（数１００Ｖ〜数１
０ＫＶ）のようなサージ電圧がひずみゲージ１ａ〜１ｄ
に印加されると、やがて、抵抗線や箔によるひずみゲー
ジ１ａ〜１ｄの性能が劣化することになる。

【００１２】また、ガスアレスタ３ａ〜３ｄの他の難点
は、個々に放電開始時間のバラツキがあり、このため、
ひずみゲージ１ａ〜１ｄに印加するサージ電圧の印加時
間にもバラツキが生じ、ひずみゲージ１ａ〜１ｄの劣化
にもバラツキを生じ、延いては、ブリッジ回路の出力、
すなわち、被測定対象の物理量の検出誤差を招くなどの
悪影響を生じることである。

【００１３】本発明は、上述の事情に鑑みてなされたも
ので、その目的とするところは、電子回路または電子素
子をサージ電圧から完全に保護でき、しかも入力ノイズ
の保護対策にもなり得る電子機器用サージ保護装置を提
供することにある。

【００１４】

【課題を解決するための手段】請求項１に記載の発明
は、上記目的を達成するために、電子回路または電子素
子の入力ラインに挿入されこの入力ラインに印加される
サージ電圧が上記電子回路または電子素子に印加される
のを遅延させる入力側のリアクタンス要素と、この入力
側のリアクタンス要素の入力側において上記入力ライン
とアース間に挿入され上記入力ラインのサージ電圧を吸
収するガスアレスタと、上記電子回路または電子素子の
出力ラインに挿入されこの出力ラインに印加されるサー
ジ電圧が上記電子回路または電子素子に印加されるのを
遅延する出力側のリアクタンス要素と、この出力側のリ
アクタンス要素の入力側において上記出力ラインとアー
ス間に挿入され上記出力ラインに印加されるサージ電圧
を吸収する出力側のガスアレスタとを具備することを特
徴としたものである。

【００１５】また、請求項２に記載の発明は、上記入力
側のリアクタンス要素および出力側のリアクタンス要素
は、それぞれアモルファスコアに巻装されたコイルであ
ることを特徴としたものである。

【００１６】請求項３に記載の発明は、上記入力側のリ
アクタンス要素および出力側のリアクタンス要素は、そ
れぞれ上記入力ラインおよび出力ラインの数ごとに設け
られて一つの入力側のアモルファスコアおよび一つの出
力側のアモルファスコアに巻装されるコイルであること
を特徴としたものである。

【００１７】請求項４に記載の発明は、上記入力側のリ
アクタンス要素および出力側のリアクタンス要素は、そ
れぞれ共通の１個のアモルファスコアに巻装されたコイ
ルであることを特徴としたものである。

【００１８】請求項５に記載の発明は、上記入力側のリ
アクタンス要素および出力側のリアクタンス要素は、そ
れぞれ入力側のアモルファスコアおよび出力側のアモル
ファスコアにコモンモード巻きに巻装されるコイルであ
ることを特徴としたものである。

【００１９】請求項６に記載の発明は、少なくとも一辺
がひずみゲージで形成され且つ地中に埋設されるホイー
トストンブリッジ回路のブリッジ電圧供給ラインに印加
されるサージ電圧が上記ホイートストンブリッジ回路に
印加されるのを遅延させるために上記ホイートストンブ
リッジ回路の近傍における上記ブリッジ供給ラインに挿
入される入力側のリアクタンス要素と、この入力側のリ
アクタンス要素の入力側において上記ブリッジ電圧供給
ラインとアース間に挿入され上記ブリッジ電圧供給ライ
ンのサージ電圧を吸収するガスアレスタと、上記ホイー
トストンブリッジ回路の近傍における上記ホイートスト
ンブリッジ回路の出力ラインに挿入されこの出力ライン
に印加されるサージ電圧が上記ホイートストンブリッジ
回路に印加されるのを遅延させる出力側のリアクタンス
要素と、この出力側のリアクタンス要素の出力側におい
て上記出力ラインとアース間に挿入され上記出力ライン
に印加されるサージ電圧を吸収する出力側のガスアレス
タとを具備することを特徴としたものである。

【００２０】

【作用】上記のように構成された電子機器用サージ保護
装置によれば、入力ラインに誘導されたサージ電圧は、
リアクタンス要素により遅延され、その遅延時間の間
に、このサージ電圧は入力側のガスアレスタによって放
電され、入力側のガスアレスタを通してアースに放電す
る。従って、入力ラインのサージ電圧は、電子回路また
は電子素子に印加されなくなり、電子回路または電子素
子は、入力ラインのサージ電圧から保護される。

【００２１】また、出力ラインに誘導されたサージ電圧
は、出力側のリアクタンス要素で出力側から電子回路ま
たは電子素子へ印加されるのを遅延され、この遅延時間
の間に出力側のガスアレスタによって出力ラインに誘導
されたサージ電圧が放電される。従って出力ラインに誘
導されたサージ電圧は、出力側のガスアレスタを通して
すべて大地に放電されることになり、電子回路または電
子素子は、出力ラインのサージ電圧に対しても確実に保
護される。

【００２２】また、入力側のリアクタンス要素および出
力側のリアクタンス要素として、それぞれアモルファス
コアに巻回されたコイルを用いた場合には、高飽和磁束
密度特性を有し、高周波域での十分な減衰特性を有し、
ローパスフィルタとしての機能を果たし、サージ電圧の
充分な遅延作用に加えて、高電圧パルス性ノイズ除去作
用を発揮する。

【００２３】また、入力側のリアクタンス要素および出
力側のリアクタンス要素として、それぞれ１個のアモル
ファスコアに巻装したコイルを用いることで、それぞれ
入力ラインおよび出力ラインに誘導されたサージ電圧を
遅延させる機能と上記ローパスフィルタの機能を持たせ
つつ、小型化を実現させ得る。

【００２４】

【実施例】以下、本発明の実施例を図面に基づいて具体
的に説明する。図１は、この発明に係る電子機器用サー
ジ保護装置の一実施例の全体構成を示す回路図である。

【００２５】この図１において、Ｌ１，Ｌ２はそれぞれ
入力ラインであり、入力ラインＬ１，Ｌ２は、ホイート
ストンブリッジ回路（以下「ブリッジ回路」という）の
ニつの入力端に接続されている。

【００２６】ブリッジ回路は、この実施例の場合、４つ
のひずみゲージ１ａ〜１ｄをブリッジ接続して構成さ
れ、サージ電圧からの第１の保護対象となるものであ
り、ひずみゲージ１ａ〜１ｄは、抵抗線または箔あるい
は半導体ひずみゲージなどが使用される。この実施例で
は、サージ電圧に対する第１の保護対象である電子回路
または電子素子として、ブリッジ回路を例示している。

【００２７】このひずみゲージ１ａ〜１ｄにより、ブリ
ッジ回路を構成して、ひずみゲージ用埋設計器１とし
て、外筐２内に収納して、地中に埋設している場合を示
している。

【００２８】上記ラインＬ１，Ｌ２間には、外筐２から
かなり離れた地点に設けられるブリッジ電圧供給源とし
ての電源４が接続されており、ブリッジ回路の入力端間
に所定のブリッジ電圧を印加するようになっている。こ
の入力ラインＬ１とＬ２には、それぞれリアクタンス要
素として、アモルファスコア５ａ，５ｂに巻装されたコ
イル６ａ，６ｂが挿入されている。

【００２９】このコイル６ａ，６ｂの入力側、すなわ
ち、電源４側とアース間、すなわち、外筐２間には、ガ
スアレスタ３ａ，３ｂがそれぞれ接続されている。この
ガスアレスタ３ａ，３ｂは、それぞれ入力ラインＬ１，
Ｌ２に誘導されるサージ電圧吸収用であり、また、コイ
ル６ａ，６ｂはこのサージ電圧遅延用に使用されてい
る。

【００３０】ブリッジ回路の二つの出力端は、それぞれ
出力ラインＬ３，Ｌ４に接続されている。この出力ライ
ンＬ３，Ｌ４には、それぞれリアクタンス要素として、
コイル６ｃ，６ｄが挿入されている。これらのコイル６
ｃ，６ｄも、上記コイル６ａ，６ｂと同様に、アモルフ
ァスコア５ｃ，５ｄに巻装されている。

【００３１】出力ラインＬ３，Ｌ４は、外筐２からかな
り離れた地点に設けられる、たとえば、電子回路として
のひずみ測定器を構成するアンプ７の入力端に接続され
ている。このアンプ７は、ブリッジ回路の出力端に現わ
れる出力信号を適宜増幅するためのものである。

【００３２】上記コイル６ｃ，６ｄの出力側、すなわ
ち、アンプ７の入力端側において、出力ラインＬ３，Ｌ
４とアース間、すなわち、外筐２間には、ガスアレスタ
３ｃ，３ｄが接続されている。これらのガスアレスタ３
ｃ，３ｄは、出力ラインＬ３，Ｌ４に誘導されたサージ
電圧吸収用である。

【００３３】また、上記コイル６ｃ，６ｄは、出力ライ
ンＬ３，Ｌ４に誘導されたサージ電圧がひずみゲージ１
ａ〜１ｄに印加されるのを遅延するためのものである。

【００３４】上記アモルファスコア５ａ〜５ｄは、高電
圧パルス用ノイズフィルタに使用されるものが適用され
ている。

【００３５】次に、このように構成されたこの実施例の
動作について説明する。入力ラインＬ１，Ｌ２に雷サー
ジなどのサージ電圧が誘導されると、このサージ電圧
は、コイル６ａ，６ｂにより遅延されるため、ブリッジ
回路に印加されるまでに遅延時間がかかる。

【００３６】この遅延時間の間に、ガスアレスタ３ａ，
３ｂがサージ電圧により放電され、ラインＬ１，Ｌ２に
誘導されたサージ電圧がガスアレスタ３ａ，３ｂを通
し、さらに外筐２を介して、大地に放電される。

【００３７】ところで、ガスアレスタは、応答性能に難
があり、一般的に定格電圧は、直流の放電開始電圧Ｅｚ
を採用しているが、雷サージ電圧の波形の立ち上がり峻
度（ｄＶ／ｄｔ）が高くなると、この放電開始電圧Ｅｚ
では動作ができず、もっと高い電圧になってしまい、そ
の結果、保護対象回路の十分な保護を全うすることがで
きない。

【００３８】しかしながら、本発明では、遅延素子とし
て、コイル６ａ，６ｂが使用されており、入力ラインＬ
１，Ｌ２に誘導されたサージ電圧を遅延するので、この
サージ電圧がひずみゲージ１ａ〜１ｄに印加されること
がなくなり、これらのひずみゲージ１ａ〜１ｄをサージ
電圧から保護することができる。

【００３９】また、出力ラインＬ３，Ｌ４に誘導された
サージ電圧も全く同様にして、アモルファスコア５ｃ，
５ｄに巻装されたコイル６ｃ，６ｄにより遅延されて、
ひずみゲージ１ａ〜１ｄに印加するのを遅延され、この
遅延されている間に、出力ラインＬ３，Ｌ４に重畳され
たサージ電圧でガスアレスタ３ｃ，３ｄが放電するの
で、出力ラインＬ３，Ｌ４のサージ電圧をガスアレスタ
３ｃ，３ｄを通して大地に放電させることができる。

【００４０】したがって、出力ラインＬ３，Ｌ４に誘導
したサージ電圧がひずみゲージ１ａ〜１ｄに印加される
前に大地に放電され、ひずみゲージ１ａ〜１ｄはサージ
電圧から確実に保護されることになる。

【００４１】また、コイル６ａ〜６ｄは、いずれもアモ
ルファスコア５ａ〜５ｄに巻装されているが、このアモ
ルファスコア５ａ〜５ｄは、高飽和磁束密度を有し、高
電圧パルス性ノイズの減衰作用もあり、しかも透磁率の
周波数特性もすぐれているので、コイル６ａ〜６ｄはロ
ーパスフィルタとしての機能を果たすことになり、高電
圧パルス性ノイズを除去する作用も兼ねることになる。

【００４２】このように、図１の実施例では、入力ライ
ンＬ１，Ｌ２、出力ラインＬ３，Ｌ４にそれぞれリアク
タンス要素として、アモルファスコア５ａ〜５ｄに巻装
されにコイル６ａ〜６ｄにより、サージ電圧を遅延さ
せ、その遅延時間内に入力ラインＬ１，Ｌ２、出力ライ
ンＬ３，Ｌ４とアース間に接続されたガスアレスタを放
電させて、サージ電圧を吸収するように構成したから、
ひずみゲージ１ａ〜１ｄをサージ電圧から保護すること
ができる。

【００４３】なお、本発明は、上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲内において、
種々変形実施ができるものである。

【００４４】たとえば、上記図１の実施例（第１の実施
例）の場合には、入力ラインＬ１，Ｌ２、出力ラインＬ
３，Ｌ４に挿入されるコイル６ａ〜６ｄを、それぞれ別
個のアモルファスコア５ａ〜５ｄに巻装する場合につい
て例示したが、図２に示す第２の実施例のように、入力
ラインＬ１，Ｌ２に挿入するコイル６ａ，６ｂと、出力
ラインＬ３，Ｌ４に挿入するコイル６ｃ，６ｄをそれぞ
れ１個のアモルファスコア５Ａ，５Ｂに巻装しても、上
記図１の実施例の場合と同様にひずみゲージ１ａ〜１ｄ
をサージ電圧から保護することができる。

【００４５】また、このようにすることにより、アモル
ファスコアを２個で済ませることができ、それだけ構成
が簡略になり、小型軽量かつ安価に製作できる利点を有
する。

【００４６】さらに、図３に示す第３の実施例のよう
に、入力ラインＬ１，Ｌ２、出力ラインＬ３，Ｌ４にそ
れぞれ挿入されるコイル６ａ〜６ｄを共通の１個のアモ
ルファスコア５に巻装するようにしても、上記図１，図
２の場合と同様にひずみゲージ１ａ〜１ｄおよびアンプ
７をサージ電圧から保護することができるという効果に
加え、アモルファスコア５を１個で済ませることがで
き、図２の第２の実施例よりさらに、小型軽量にして、
かつ安価に製作できる利点を有する。

【００４７】図４は、本発明の第４の実施例の構成を示
す回路図である。この第４の実施例の場合は、入力ライ
ンＬ１，Ｌ２に挿入されるコイル６ａ，６ｂを一つのア
モルファスコア５Ａにコモンモード巻きにするととも
に、出力ラインＬ３，Ｌ４に挿入されるコイル６ｃ，６
ｄも、一つのアモルファスコア５Ｂにコモン巻きに巻装
している。

【００４８】また、入力ラインＬ１，Ｌ２からガスアレ
スタ３ａ，３ｂを介して接続点Ｐ１に接続するととも
に、出力ラインＬ３，Ｌ４からガスアレスタ３ｃ，３ｄ
を介して接続点Ｐ１に接続されている。このように構成
することにより、コモンモードのノイズを除去するよう
にしている。

【００４９】ところで、伝導ノイズの伝搬形態には、ノ
ーマルモード成分とコモンモード成分があり、図４の実
施例では、後者のコモンモード成分を除去しようとする
ものである。ノーマルモードノイズは、出力端子間に発
生するノイズであり、コモンモードノイズは、出力端子
とアース間に発生するノイズであり、出力端子間では同
じ相のノイズである。

【００５０】このコモンモードノイズの減衰は、入力ラ
インＬ１，Ｌ２、出力ラインＬ３，Ｌ４に挿入されてい
るコイル６ａ〜６ｄにより行われ、コイル６ａ〜６ｄを
巻装するコアの磁気特性に大きく影響するものである。

【００５１】一般に、コアの磁気特性と、高電圧パルス
との間には、次の（１）式のような比例関係が成立す
る。

【００５２】Ｖ・ｔ∝ΔＢ・Ｎ・Ａ ……（１） ここで、ΔＢは、コアの磁束密度の変化量、Ｖは、パル
ス電圧、ｔは、パルス時間幅、Ｎは、コイルの巻線数、
Ａは、コアの断面積、をそれぞれ示す。

【００５３】上記（１）式より明らかなように、電圧時
間積（Ｖ・ｔ積）が大きなサージ電圧を効果的に減衰さ
せるためには、コア寸法、巻線数、飽和磁束密度がそれ
ぞれ大きな方が望ましいことになる。

【００５４】ここで、軽量、小型化傾向にしたがって、
コア寸法、巻線数をある限度に抑えるためには、大きな
磁束密度の変化量ΔＢが必要である。つまり、高電圧パ
ルス用のノイズフィルタに用いられるコアには、高飽和
磁束密度材が要求されることになる。

【００５５】そこで、従来は、飽和磁束密度Ｂｍ≒０．
５ＴであるＭｎ−Ｚｎ系高透磁率フェライトが多用され
ていたが、本発明では、図１〜図４のいずれにも、鉄系
アモルファス合金を用いたコア５ａ〜５ｄ，５Ａ，５
Ｂ，５がそれぞれ使用されている。

【００５６】本発明の各実施例に使用されるコアは、ア
モルファス合金薄帯（板厚約２０μｍ）をトロイダル状
に形成しており、このうち、図４の実施例におけるコア
５Ａ，５Ｂは、その外径寸法３７ｍｍ，内径２０ｍｍ，
高さ１２ｍｍ程度とし、特殊な熱処理を施している。こ
のコア５Ａ，５Ｂの磁気特性として、Ｂ−Ｈ曲線を示す
と、図５のようになり、透磁率μの周波数特性を図６に
それぞれフェライトと比較して示している。

【００５７】図５からも明らかなように、本発明のコア
５Ａ，５Ｂに使用されるアモルファス合金の方が、フェ
ライトよりも飽和磁束密度が高く、約３倍であることが
示されている。

【００５８】同様に、図６からも明らかなように、透磁
率の周波数特性も、フェライトに対して、本発明のコア
５Ａ，５Ｂに使用される上記アモルファス合金の方が周
波数特性がすぐれていることがわかる。

【００５９】また、実際のノイズフィルタに組み込んで
高電圧パルス減衰特性を測定した結果が、図７に示され
ている。この図７では、上記アモルファス合金の特性と
対比するために、フェライトコアの特性も示されてい
る。

【００６０】この図７より明らかなように、アモルファ
ス合金の高飽和磁束特性を反映して、フェライトコアに
比べ、十分な減衰特性が得られ、高電圧パルス用ノイズ
フィルタコアとしても十分な性能を発揮するものであ
る。

【００６１】そこで、図４の実施例では、上記のような
良好な諸特性を有するコア５Ａ，５Ｂを使用し、これら
のコア５Ａ，５Ｂにそれぞれコイル６ａと６ｂ、６ｃと
６ｄをコモンモード巻きに巻装することにより、入力ラ
インＬ１とＬ２、出力ラインＬ３とＬ４のコモンモード
のノイズをそれぞれ除去するようにしており、入力ライ
ンＬ１とＬ２、出力ラインＬ３とＬ４に誘導される高電
圧パルス性ノイズを除去することができる。

【００６２】しかも、コイル６ａ〜６ｄは、それぞれサ
ージ電圧や高電圧パルス性ノイズに対しても、図１〜図
３の実施例同様に遅延させるから、入力ラインＬ１，Ｌ
２に誘導されたサージ電圧をひずみゲージ１ａ〜１ｄに
印加するのをコイル６ａ，６ｂにより遅延させ、その間
に、ガスアレスタ３ａ，３ｂをこのサージ電圧あるいは
高電圧パルス性ノイズで放電させ、サージ電圧あるいは
高電圧パルス性ノイズを大地に放電させることができ
る。

【００６３】出力ラインＬ３，Ｌ４に誘導されたサージ
電圧あるいは高電圧パルス性ノイズも全く同様にして、
コイル６ｃ，６ｄでひずみゲージ１ａ〜１ｄに印加する
のを遅延させ、その遅延時間内にガスアレスタ３ｃ，３
ｄを放電させることによって、出力ラインＬ３，Ｌ４に
誘導されたサージ電圧あるいは高電圧パルス性ノイズを
ガスアレスタ３ｃ，３ｄを通して大地に放電する。した
がって、ひずみゲージ１ａ〜１ｄには、サージ電圧ある
いは高電圧パルス性ノイズが印加されないため、ひずみ
ゲージ１ａ〜１ｄを破壊から保護することができる。

【００６４】なお、この図４の実施例の場合も、コア５
Ａ，５Ｂの２個を使用するのみであるから、図１の実施
例に対して、図２の実施例と同様に、小型かつ軽量で低
コスト化が可能となる。

【００６５】また、上述した実施例は、いずれもひずみ
ゲージをサージ電圧から確実に保護するようにしたが、
ひずみゲージ以外の、地中に埋設される差動トランス、
静電容量変換器等の素子あるいは電子回路を同様に保護
することができる。

【００６６】また、上記したところでは、地中に埋設さ
れる電子素子（または回路）側を保護する場合について
説明したが、例えば第１図〜第４図に示すような電源４
あるいはアンプ７のように地中には埋設されない電子回
路側をサージ電圧から保護する場合にも適用可能であ
る。

【００６７】この場合は、コイル６ａ，６ｂおよび６
ｃ，６ｄを、それぞれ入力ラインＬ１，Ｌ２および出力
ラインＬ３，Ｌ４のそれぞれ電源４およびアンプ７側の
近傍位置に回路挿入し、ガスアレスタ３ａ，３ｂおよび
３ｃ，３ｄをそれぞれコイル６ａ，６ｂおよび６ｃ，６
ｄの入力側（コイル６ａ，６ｂおよびコイル６ｃ，６ｄ
に対し電源４およびアンプ７とは反対側）において上記
入力ラインＬ１，Ｌ２および出力ラインＬ３，Ｌ４とア
ース間に回路挿入すればよい。

【００６８】

【発明の効果】以上詳述したように、請求項１に記載の
発明によれば、電子回路または電子素子の入力ラインお
よび出力ラインにそれぞれリアクタンス要素を挿入する
とともに、入力ラインのリアクタンス要素の入力側とア
ース間および出力ラインのリアクタンス要素の出力側と
アース間にそれぞれガスアレスタを接続し、入力ライン
および出力ラインに誘導されたサージ電圧をそれぞれリ
アクタンス要素で遅延させ、入力ラインのサージ電圧を
電子回路または電子素子に印加するのを遅延させるとと
もに出力ラインのサージ電圧を出力ラインに接続される
各種の電子回路へ印加するのを遅延させ、その各遅延時
間中にガスアレスタを通して大地にサージ電圧を放電す
るように構成したので、電子回路または電子素子をサー
ジ電圧から確実に保護することができるとともに、また
入力ノイズの保護対策にもなる電子機器用サージ保護装
置を提供することができる。

【００６９】また、請求項２に記載の発明によれば、入
力ライン、出力ラインに挿入される各リアクタンス要素
をアモルファスコアに巻装したコイルを使用するように
構成したから、上述のサージ電圧に対する電子回路ある
いは電子素子の保護機能に加えて、アモルファスコアの
有する高飽和磁束密度特性と高電圧パルス性ノイズに対
する減衰特性により、良好なローパスフィルタとしての
機能を果たすことから、高電圧パルス性ノイズの除去も
兼備する電子機器用サージ保護装置を提供することがで
きる。

【００７０】請求項３に記載の発明によれば、入力ライ
ンおよび出力ラインに挿入するリアクタンス要素をそれ
ぞれ入力ライン、出力ラインごとに各１個のアモルファ
スコアに巻装したコイルを使用したので、請求項２に記
載の発明の効果に加えて、アモルファスコアを２個で済
ませることができ、軽量、小型化および低コスト化が可
能となる。

【００７１】請求項４に記載の発明によれば、入力ライ
ンおよび出力ラインに挿入されるリアクタンス要素を入
力ラインと出力ラインのリアクタンス要素に共通の１個
のアモルファスコアに巻装したコイルとすることによ
り、請求項２の発明の効果に加えて、アモルファスコア
を１個で済ませることができ、より一層の小型、軽量化
と低コスト化が可能となる電子機器用サージ保護装置を
提供することができる。

【００７２】請求項５に記載の発明によれば、入力ライ
ンおよび出力ラインに挿入するリアクタンス要素として
入力ライン、出力ラインごとに１個の共通のアモルファ
スコアにコモンモード巻きにしたコイルを使用するよう
にしたので、請求項３の発明の効果に加えて、コモンモ
ードのノイズも除去でき、ノイズ対策も兼ねた電子機器
用サージ保護装置を提供することができる。

【００７３】また、請求項６に記載の発明によれば、サ
ージ保護対象として、少なくとも一辺がひずみゲージで
形成され且つ地中に埋設されるブリッジ回路およびこの
ブリッジ回路の出力電圧を適宜増幅等の処理をするひず
み測定器に本発明を適用する構成としたので、耐電圧が
極めて低く雷サージによって破壊され易いうえ、外部か
らの誘導ノイズの侵入し易い埋設状態のブリッジ回路
を、サージ電圧から確実に保護し得るとともに、高電圧
パルス性ノイズのひずみ測定器への印加を効果的に抑制
し得る電子機器用サージ保護装置を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の電子機器用サージ保護装置の第１の実
施例の構成を示す回路図である。

【図２】本発明の電子機器用サージ保護装置の第２の実
施例の構成を示す回路図である。

【図３】本発明の電子機器用サージ保護装置の第３の実
施例の構成を示す回路図である。

【図４】本発明の電子機器用サージ保護装置の第４の実
施例の構成を示す回路図である。

【図５】本発明の電子機器用サージ保護装置に使用され
たアモルファスコアとフェライトコアとを対比して示す
Ｂ−Ｈ特性図である。

【図６】本発明の電子機器用サージ保護装置に使用され
るアモルファスコアとフェライトコアとを対比して示す
透磁率の周波数特性図である。

【図７】本発明の電子機器用サージ保護装置に使用され
るアモルファスコアとフェライトコアとを対比して示す
パルス減衰特性図である。

【図８】従来の電子機器用サージ電圧保護装置の構成を
示す回路図である。

【符号の説明】

１ ひずみゲージ用埋設計器 １ａ〜１ｄ ひずみゲージ ２ 外筐 ３ａ〜３ｄ ガスアレスタ ４ 電源 ５，５Ａ，５Ｂ，５ａ〜５ｄ アモルファスコア ６ａ〜６ｄ コイル ７ アンプ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 電子回路または電子素子の入力ラインに
   挿入されこの入力ラインに印加されるサージ電圧が上記
   電子回路または電子素子に印加されるのを遅延させる入
   力側のリアクタンス要素と、この入力側のリアクタンス
   要素の入力側において上記入力ラインとアース間に挿入
   され上記入力ラインのサージ電圧を吸収するガスアレス
   タと、上記電子回路または電子素子の出力ラインに挿入
   されこの出力ラインに印加されるサージ電圧が上記電子
   回路または電子素子に印加されるのを遅延する出力側の
   リアクタンス要素と、この出力側のリアクタンス要素の
   入力側において上記出力ラインとアース間に挿入され上
   記出力ラインに印加されるサージ電圧を吸収する出力側
   のガスアレスタとを具備することを特徴とする電子機器
   用サージ保護装置。
2. 【請求項２】 上記入力側のリアクタンス要素および出
   力側のリアクタンス要素は、それぞれアモルファスコア
   に巻装されたコイルであることを特徴とする請求項１記
   載の電子機器用サージ保護装置。
3. 【請求項３】 上記入力側のリアクタンス要素および出
   力側のリアクタンス要素は、それぞれ上記入力ラインお
   よび出力ラインの数ごとに設けられて一つの入力側のア
   モルファスコアおよび一つの出力側のアモルファスコア
   に巻装されるコイルであることを特徴とする請求項１記
   載の電子機器用サージ保護装置。
4. 【請求項４】 上記入力側のリアクタンス要素および出
   力側のリアクタンス要素は、それぞれ共通の１個のアモ
   ルファスコアに巻装されたコイルであることを特徴とす
   る請求項１記載の電子機器用サージ保護装置。
5. 【請求項５】 上記入力側のリアクタンス要素および出
   力側のリアクタンス要素は、それぞれ入力側のアモルフ
   ァスコアおよび出力側のアモルファスコアにコモンモー
   ド巻きに巻装されるコイルであることを特徴とする請求
   項１記載の電子機器用サージ保護装置。
6. 【請求項６】 少なくとも一辺がひずみゲージで形成さ
   れ且つ地中に埋設されるホイートストンブリッジ回路の
   ブリッジ電圧供給ラインに印加されるサージ電圧が上記
   ホイートストンブリッジ回路に印加されるのを遅延させ
   るために上記ホイートストンブリッジ回路の近傍におけ
   る上記ブリッジ供給ラインに挿入される入力側のリアク
   タンス要素と、この入力側のリアクタンス要素の入力側
   において上記ブリッジ電圧供給ラインとアース間に挿入
   され上記ブリッジ電圧供給ラインのサージ電圧を吸収す
   るガスアレスタと、上記ホイートストンブリッジ回路の
   近傍における上記ホイートストンブリッジ回路の出力ラ
   インに挿入されこの出力ラインに印加されるサージ電圧
   が上記ホイートストンブリッジ回路に印加されるのを遅
   延させる出力側のリアクタンス要素と、この出力側のリ
   アクタンス要素の出力側において上記出力ラインとアー
   ス間に挿入され上記出力ラインに印加されるサージ電圧
   を吸収する出力側のガスアレスタとを具備することを特
   徴とする電子機器用サージ保護回路。