JPH0543673U - Video signal processing circuit - Google Patents

Video signal processing circuit

Info

Publication number
JPH0543673U
JPH0543673U JP099365U JP9936591U JPH0543673U JP H0543673 U JPH0543673 U JP H0543673U JP 099365 U JP099365 U JP 099365U JP 9936591 U JP9936591 U JP 9936591U JP H0543673 U JPH0543673 U JP H0543673U
Authority
JP
Japan
Prior art keywords
video signal
memory
subtitle
image
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP099365U
Other languages
Japanese (ja)
Inventor
繁 澤田
一夫 浦田
Original Assignee
日本ビクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ビクター株式会社 filed Critical 日本ビクター株式会社
Priority to JP099365U priority Critical patent/JPH0543673U/en
Publication of JPH0543673U publication Critical patent/JPH0543673U/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 アスペクト比16:9のディスプレイを備え
た画像再生装置に用いられる映像信号処理回路に関す
る。特に、映画ソフト等の字幕スーパーの位置を移動で
き、映像及び字幕スーパーの欠落のないアスペクト比1
6:9の画像が得られる回路を提供することを目的とし
ている。 【構成】 字幕用メモリ11と字幕用メモリコントローラ
12と混合器13とから成る字幕スーパー移動回路2によ
り、字幕スーパーを映像信号領域内に移動する。さら
に、画像用メモリ15と走査線補間回路16と画像用メモリ
コントローラ17とから成る走査線補間部3により垂直方
向の画面伸長を行い、映像及び字幕スーパーの欠落のな
いアスペクト比16:9の画像となる映像信号を得る。
(57) [Abstract] [Object] The present invention relates to a video signal processing circuit used in an image reproducing apparatus having a display with an aspect ratio of 16: 9. In particular, the position of the subtitle supermarket such as movie software can be moved, and the aspect ratio 1 without loss of video and subtitle supermarket
It is intended to provide a circuit capable of obtaining a 6: 9 image. [Structure] Subtitle memory 11 and subtitle memory controller
The subtitle super moving circuit 2 composed of 12 and the mixer 13 moves the subtitle super into the video signal area. Further, the scanning line interpolation unit 3 including the image memory 15, the scanning line interpolation circuit 16, and the image memory controller 17 performs screen expansion in the vertical direction, and an image with an aspect ratio of 16: 9 without loss of video and subtitles. To obtain a video signal.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、アスペクト比16:9のディスプレイを備えた画像再生装置に用い られる映像信号処理回路に関する。そして、この考案は特に、映画ソフト等の字 幕の位置を移動できる映像信号処理回路を提供することを目的としている。 The present invention relates to a video signal processing circuit used in an image reproducing apparatus having a display with an aspect ratio of 16: 9. Further, the present invention particularly aims to provide a video signal processing circuit capable of moving the position of the curtain of movie software or the like.

【0002】[0002]

【従来の技術】[Prior Art]

現在、一般的なテレビジョン(TV)受像機は、4:3のアスペクト比のディ スプレイを有し、NTSC信号を信号源として、原信号に時間的な圧縮や伸長の 処理を加えずにディスプレイ上に映像信号を再生している。 これに対して、最近登場したアスペクト比16:9のディスプレイを備えたT V受像機(以下、ワイドTVと記すこともある)では、信号源に応じて原信号に 最適な時間軸処理を行う必要がある。特に、入来する原信号が図2(a)に示す ように、上下が黒でマスク(図面上では白の帯部分として示す)された16:9 のビスタ映像である場合には、その信号に時間軸処理を行わないと、ワイドTV の画面上の画像は、図2(c)に示すように横に伸びたものとなってしまう。そ こで、ワイドTVでは、垂直方向に4/3倍の画面伸長を行うことによって、1 6:9のディスプレイをフルに使用し、図2(b)に示すような入力信号と同等 の真円度を有する画像を映し出している。 At present, a general television (TV) receiver has a display with an aspect ratio of 4: 3, and uses an NTSC signal as a signal source for display without adding temporal compression or expansion processing to the original signal. The video signal is playing on top. On the other hand, a TV receiver (hereinafter also referred to as a wide TV) equipped with a display with an aspect ratio of 16: 9, which has recently appeared, performs optimum time base processing on an original signal according to a signal source. There is a need. In particular, if the incoming original signal is a 16: 9 Vista image masked in black at the top and bottom (shown as white bands in the drawing) as shown in FIG. If the time axis processing is not performed, the image on the screen of the wide TV will be horizontally stretched as shown in FIG. 2 (c). Therefore, in wide TV, by expanding the screen by 4/3 in the vertical direction, the 16: 9 display is fully used, and the true signal equivalent to the input signal as shown in FIG. 2 (b) is used. An image having circularity is displayed.

【0003】[0003]

【考案が解決しようとする課題】[Problems to be solved by the device]

上記4/3倍の画面伸長は、垂直走査振幅を4/3倍に拡大することによって 行っている。しかし、図2(b)に示すフル画面表示では、下部の映像信号の存 在しない部分(黒でマスクされた部分)に字幕スーパーが挿入されている場合、 その字幕スーパーが消失してしまうという問題があった。そこで、下部の映像信 号の存在しない部分に字幕スーパーが存在する場合には、垂直走査の中心を上方 へ変位させ、字幕スーパーを表示するようにしている。しかし、この方法では、 上部の映像部分が欠落するという新たな問題が生じてしまう。 The screen expansion of 4/3 times is performed by expanding the vertical scanning amplitude to 4/3 times. However, in the full-screen display shown in FIG. 2B, if the subtitle super is inserted in the lower part of the video signal (the part masked with black), the subtitle will disappear. There was a problem. Therefore, when the subtitle superimposes in the lower part where there is no video signal, the center of vertical scanning is displaced upward to display the subtitle superimpose. However, this method causes a new problem that the upper image part is missing.

【0004】 さらに、画面伸長や、画面の上下表示位置の切換えを垂直走査系で行っている ため、位置切換えの直後に、画像の垂直方向の振動、バウンドスクロール(一時 的な垂直同期の乱れ)等が発生し、表示画像の品位が劣化することがあった。Furthermore, since the screen is expanded and the vertical display position of the screen is switched by the vertical scanning system, immediately after the position switching, the vertical vibration of the image and the bound scroll (temporary disturbance of vertical synchronization). Occasionally, the quality of the displayed image may deteriorate.

【0005】 この考案が解決しようとする課題は、映像及び字幕スーパーの欠落なしに、ア スペクト比16:9のディスプレイ上にフル画面表示でき、さらに、字幕スーパ ーの表示位置の切換え時に画像の品位が劣化しない映像信号処理回路とするため には、どのような手段を講じればよいかという点にある。The problem to be solved by the present invention is to enable full-screen display on a display with an aspect ratio of 16: 9 without loss of video and subtitle superimpose, and further, when switching the display position of the subtitle super. The point is what kind of measures should be taken to make a video signal processing circuit that does not deteriorate in quality.

【0006】[0006]

【課題を解決するための手段】[Means for Solving the Problems]

そこで、上記課題を解決するために本考案は、 アスペクト比16:9のディスプレイを備えた画像再生装置に用いられる映像 信号処理回路であって、 入来する映像信号をデジタル映像信号に変換するA/D変換器と、 前記A/D変換器から前記デジタル映像信号が供給され、字幕情報を書込む第 1のメモリと、 前記デジタル映像信号内の字幕情報を書込むように前記第1のメモリを制御す ると共に、前記書込まれた字幕情報を所定時間遅延させて読出すように前記第1 のメモリを制御する第1の制御回路と、 前記第1のメモリの出力信号を、前記デジタル映像信号に混合する混合器と、 前記混合器の出力信号を書込む第2のメモリと、 前記第2のメモリの書込み動作を制御すると共に、書込まれた情報を所定時間 遅延させて読出すように前記第2のメモリを制御する第2の制御回路と、 前記第2のメモリの出力信号が供給される走査線補間回路と、 前記走査線補間回路の出力信号をアナログ映像信号に変換するD/A変換器と より構成したことを特徴とする映像信号処理回路を提供するものである。 Therefore, in order to solve the above-mentioned problems, the present invention is a video signal processing circuit used in an image reproducing apparatus having a display with an aspect ratio of 16: 9, which converts an incoming video signal into a digital video signal. A / D converter, a first memory to which the digital video signal is supplied from the A / D converter, and which writes caption information; and a first memory which writes caption information in the digital video signal. And a first control circuit for controlling the first memory so as to delay the written subtitle information by a predetermined time and read the output signal of the first memory. A mixer for mixing with a video signal, a second memory for writing the output signal of the mixer, a write operation for the second memory, and reading the written information with a delay of a predetermined time. Yo A second control circuit for controlling the second memory; a scanning line interpolation circuit to which an output signal of the second memory is supplied; and a D converting the output signal of the scanning line interpolation circuit into an analog video signal. An A / A converter is provided to provide a video signal processing circuit.

【0007】[0007]

【実施例】 この考案の一実施例を図1に示す。図1(a)は一実施例のブロック構成図、 図1(b)はその字幕スーパー移動回路のブロック構成図、図1(c)はその走 査線補間部のブロック構成図である。Embodiment An embodiment of the present invention is shown in FIG. FIG. 1A is a block diagram of an embodiment, FIG. 1B is a block diagram of the subtitle super moving circuit, and FIG. 1C is a block diagram of the scanning line interpolation unit.

【0008】 図1(a)に示すように、入力端子5に入来するビスタモードの映像信号は、 A/D変換器1でデジタル映像信号に変換され、字幕スーパー移動回路2に供給 される。字幕スーパー移動回路2は、字幕スーパーの位置をビスタサイズ映像情 報領域内に移動し、出力を走査線補間部3に供給する。走査線補間部3は、真円 度を保って、アスペクト比16:9のディスプレイ上にフル画面表示できるよう に走査線補間を行い、出力をD/A変換器4に供給する。D/A変換器4は、デ ジタル映像信号をアナログ映像信号に変換し、そのアナログ映像信号は、出力端 子6に送られる。出力端子6から得られる信号をアスペクト比16:9のディス プレイ上に再生すれば、図2(e)に示すように、映像部分に字幕スーパーが重 畳された、映像及び字幕スーパーの欠落のない画像が得られる。なお、10は同 期信号入力端子である。As shown in FIG. 1 (a), the video signal in the Vista mode coming into the input terminal 5 is converted into a digital video signal by the A / D converter 1 and supplied to the subtitle super moving circuit 2. .. The subtitle super moving circuit 2 moves the position of the subtitle super into the Vista size video information area, and supplies the output to the scanning line interpolating unit 3. The scanning line interpolating unit 3 performs scanning line interpolation so as to display a full screen on a display having an aspect ratio of 16: 9 while maintaining the circularity, and supplies the output to the D / A converter 4. The D / A converter 4 converts the digital video signal into an analog video signal, and the analog video signal is sent to the output terminal 6. If the signal obtained from the output terminal 6 is reproduced on a display with an aspect ratio of 16: 9, as shown in FIG. No image is obtained. Reference numeral 10 is a synchronous signal input terminal.

【0009】 次に、字幕スーパー移動回路2の構成と動作を図1(b)と共に説明する。A /D変換器1から供給される、ビスタサイズ映像情報とその領域外の字幕情報を 有するデジタル映像信号は、字幕用メモリ11(第1のメモリ)に入力される。 字幕用メモリ11は、字幕用メモリコントローラ12(第1の制御回路)に制御 されて、字幕情報を書込む。そして、字幕用メモリ11は、字幕用メモリコント ローラ12に制御され、書込んだ字幕情報を所定時間遅延させて混合器13に出 力する。この遅延時間により字幕スーパーの移動位置が決まる。混合器13では 、字幕用メモリ11から読出された字幕情報が、前記デジタル映像信号のビスタ サイズ映像情報領域内に重畳され、混合器13の出力は走査線補間部3に供給さ れる。上記の字幕用メモリコントローラ12は、同期信号入力端子10からの信 号に応じて制御動作を行う。Next, the configuration and operation of the subtitle super moving circuit 2 will be described with reference to FIG. The digital video signal having the Vista size video information and the subtitle information outside the area, which is supplied from the A / D converter 1, is input to the subtitle memory 11 (first memory). The subtitle memory 11 is controlled by the subtitle memory controller 12 (first control circuit) to write subtitle information. Then, the subtitle memory 11 is controlled by the subtitle memory controller 12, delays the written subtitle information for a predetermined time, and outputs the delayed subtitle information to the mixer 13. This delay time determines the moving position of the subtitle supermarket. In the mixer 13, the caption information read from the caption memory 11 is superimposed in the Vista size video information area of the digital video signal, and the output of the mixer 13 is supplied to the scanning line interpolation unit 3. The caption memory controller 12 performs control operation according to the signal from the sync signal input terminal 10.

【0010】 図1(c)に示す走査線補間部3では、混合器13の出力(ビスタサイズ映像 情報領域内に字幕情報が重畳された映像信号)は、まず、画像用メモリ15(第 2のメモリ)に書込まれる。画像用メモリ15は、画像用メモリコントローラ1 7(第2の制御回路)に制御されて、少なくともビスタサイズ領域内の映像情報 を順次書込む。そして、画像用メモリ15は、画像用メモリコントローラ17に 制御されて、書込み速度の3/4の速度で映像情報を読出し、走査線補間回路1 6に出力を供給する。走査線補間回路16は走査線補間を行い、垂直方向に4/ 3倍に画面伸長した映像信号を得る。この映像信号を再生すれば、図2(e)に 示す画像が得られる。 本説明では、垂直方向の画面伸長率4/3倍の走査線補間部のみを備えたもの としたが、入力信号源に応じて画面伸長率を変える場合には、走査線補間部に、 水平走査線補間回路を組合わせればよい。In the scanning line interpolating unit 3 shown in FIG. 1C, the output of the mixer 13 (a video signal in which caption information is superimposed in the Vista size video information area) is first stored in the image memory 15 (second Memory). The image memory 15 is controlled by the image memory controller 17 (second control circuit) to sequentially write at least the video information in the Vista size area. Then, the image memory 15 is controlled by the image memory controller 17 to read the video information at a speed of 3/4 of the writing speed and supply the output to the scanning line interpolation circuit 16. The scanning line interpolation circuit 16 performs scanning line interpolation to obtain a video signal which is screen-expanded by 4/3 times in the vertical direction. When this video signal is reproduced, the image shown in FIG. 2 (e) is obtained. In this description, only the scanning line interpolating unit having a vertical screen expansion ratio of 4/3 is provided, but when the screen expansion ratio is changed according to the input signal source, the scanning line interpolating unit is provided with a horizontal line. A scan line interpolation circuit may be combined.

【0011】 このように、本実施例は、ビスタサイズ映像領域内に字幕スーパーを重畳でき るので、映像及び字幕スーパーの欠落のないアスペクト比16:9の画像が得ら れる。さらに、本実施例は、字幕スーパーの移動処理や画面伸長を垂直走査系で 行っていないので、画像品位の劣化なく字幕スーパーの移動が行える。 また、この実施例は、垂直走査系での画面伸長が不可能な液晶プロジェクショ ン等の画像再生装置にも好適である。As described above, in this embodiment, since the subtitle superimposition can be superimposed in the Vista-size video area, an image having an aspect ratio of 16: 9 without loss of the video and subtitle superimpose can be obtained. Further, in the present embodiment, since the process of moving the subtitle super and the screen expansion are not performed by the vertical scanning system, the subtitle super can be moved without deterioration of image quality. Further, this embodiment is also suitable for an image reproducing apparatus such as a liquid crystal projection in which the screen cannot be expanded in the vertical scanning system.

【0012】 ここで、字幕スーパー移動回路2及び走査線補間部3は、共に時間シフトを伴 うので、実施例でも示したようにメモリを使用したデジタル信号処理回路で実現 するのが最適である。また、字幕スーパーの移動回路2と走査線補間部3とを近 接して配置することにより、A/D変換器、D/A変換器の数を最小にできる 、必要なクロックを共用することができる、EMI(電磁妨害)の対応策も 共通に実施できる等の利点がある。Here, since the subtitle super moving circuit 2 and the scanning line interpolating unit 3 both involve a time shift, it is optimal to realize them by a digital signal processing circuit using a memory as shown in the embodiment. .. Also, by arranging the moving circuit 2 of the subtitle supermarket and the scanning line interpolating unit 3 in close proximity to each other, the number of A / D converters and D / A converters can be minimized, and necessary clocks can be shared. There is an advantage in that it is possible to implement common countermeasures against EMI (electromagnetic interference).

【0013】[0013]

【考案の効果】[Effect of the device]

以上の通り、本考案になる映像信号処理回路は、映像領域内に字幕スーパーを 重畳できるので、映像及び字幕スーパーの欠落のないアスペクト比16:9の画 像が得られる。さらに、この映像信号処理回路は、字幕スーパーの移動処理や画 面伸長を垂直走査系で行っていないので、画像品位の劣化なく字幕スーパーの移 動が行える。 As described above, the video signal processing circuit according to the present invention can superimpose a subtitle super in the video area, and thus an image with an aspect ratio of 16: 9 can be obtained without loss of the video and subtitle. Further, since this video signal processing circuit does not perform the moving process of the subtitle super or the screen expansion in the vertical scanning system, the subtitle super can be moved without deterioration of image quality.

【図面の簡単な説明】[Brief description of drawings]

【図1】一実施例を示す図である。FIG. 1 is a diagram showing an example.

【図2】ビスタサイズ映像信号源と、アスペクト比1
6:9のディスプレイ上に表示される画面との説明図て
ある。
[Fig. 2] Vista-size video signal source and aspect ratio 1
It is explanatory drawing with the screen displayed on the display of 6: 9.

【符号の説明】[Explanation of symbols]

1 A/D変換器 2 字幕スーパー移動回路 3 走査線補間部 4 D/A変換器 5 入力端子 6 出力端子 10 同期信号入力端子 11 字幕用メモリ(第1のメモリ) 12 字幕用メモリコントローラ(第1の制御回路) 13 混合器 15 画像用メモリ(第2のメモリ) 16 走査線補間回路 17 画像用メモリコントローラ(第2の制御回路) DESCRIPTION OF SYMBOLS 1 A / D converter 2 Subtitle super moving circuit 3 Scan line interpolator 4 D / A converter 5 Input terminal 6 Output terminal 10 Sync signal input terminal 11 Subtitle memory (first memory) 12 Subtitle memory controller (No. 1 control circuit) 13 mixer 15 image memory (second memory) 16 scanning line interpolation circuit 17 image memory controller (second control circuit)

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】アスペクト比16:9のディスプレイを備
えた画像再生装置に用いられる映像信号処理回路であっ
て、 入来する映像信号をデジタル映像信号に変換するA/D
変換器と、 前記A/D変換器から前記デジタル映像信号が供給さ
れ、字幕情報を書込む第1のメモリと、 前記デジタル映像信号内の字幕情報を書込むように前記
第1のメモリを制御すると共に、前記書込まれた字幕情
報を所定時間遅延させて読出すように前記第1のメモリ
を制御する第1の制御回路と、 前記第1のメモリの出力信号を、前記デジタル映像信号
に混合する混合器と、前記混合器の出力信号を書込む第
2のメモリと、 前記第2のメモリの書込み動作を制御すると共に、書込
まれた情報を所定時間遅延させて読出すように前記第2
のメモリを制御する第2の制御回路と、 前記第2のメモリの出力信号が供給される走査線補間回
路と、 前記走査線補間回路の出力信号をアナログ映像信号に変
換するD/A変換器とより構成したことを特徴とする映
像信号処理回路。
1. A video signal processing circuit used in an image reproducing apparatus having a display with an aspect ratio of 16: 9, which is an A / D for converting an incoming video signal into a digital video signal.
A converter, a first memory to which the digital video signal is supplied from the A / D converter, and which writes subtitle information; and a first memory which controls the first memory to write subtitle information in the digital video signal. And a first control circuit for controlling the first memory so as to delay the written subtitle information by a predetermined time and read the output signal of the first memory to the digital video signal. A mixer for mixing, a second memory for writing an output signal of the mixer, a write operation of the second memory, and a function of delaying the written information by a predetermined time and reading the information. Second
Second control circuit for controlling the memory, a scanning line interpolation circuit to which the output signal of the second memory is supplied, and a D / A converter for converting the output signal of the scanning line interpolation circuit into an analog video signal A video signal processing circuit characterized by comprising the following.
JP099365U 1991-11-06 1991-11-06 Video signal processing circuit Pending JPH0543673U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP099365U JPH0543673U (en) 1991-11-06 1991-11-06 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP099365U JPH0543673U (en) 1991-11-06 1991-11-06 Video signal processing circuit

Publications (1)

Publication Number Publication Date
JPH0543673U true JPH0543673U (en) 1993-06-11

Family

ID=14245536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP099365U Pending JPH0543673U (en) 1991-11-06 1991-11-06 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JPH0543673U (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63185173A (en) * 1987-01-27 1988-07-30 Matsushita Electric Ind Co Ltd Television receiver
JPH02107080A (en) * 1988-10-17 1990-04-19 Hitachi Ltd Television receiver
JPH04306980A (en) * 1991-04-04 1992-10-29 Matsushita Electric Ind Co Ltd Video signal processing unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63185173A (en) * 1987-01-27 1988-07-30 Matsushita Electric Ind Co Ltd Television receiver
JPH02107080A (en) * 1988-10-17 1990-04-19 Hitachi Ltd Television receiver
JPH04306980A (en) * 1991-04-04 1992-10-29 Matsushita Electric Ind Co Ltd Video signal processing unit

Similar Documents

Publication Publication Date Title
KR100255907B1 (en) Image signal processor and tv signal processing device
JPH05183833A (en) Display device
JPH0543673U (en) Video signal processing circuit
JP3237783B2 (en) Dual screen TV receiver
KR19980013930A (en) Video signal reproducing apparatus of digital video disk and control method thereof
JP2002049365A (en) Display device
JPH08322002A (en) Television receiver
JP3538904B2 (en) Television receiver
JP2953170B2 (en) Video display device
JP2642601B2 (en) Television receiver
JP3138670B2 (en) Video storage and playback device with synchronization signal adjustment function
JPH04351185A (en) Television signal converter
JPH0698300A (en) Number of scanning line converter
JP2708986B2 (en) Multi-screen display device
JPS63263893A (en) Television receiver
JPH05219456A (en) Two-screen display television receiver
JPH05328245A (en) Two-pattern display television receiver
JPH03287299A (en) Image enlarging and reducing device
JPH04306980A (en) Video signal processing unit
JPH05260380A (en) Title movement circuit
JPH0472884A (en) Video signal reproducing device
JPH0595529A (en) Picture display method
JPH0823488A (en) Image reproduction device
JPH07154714A (en) Television receiver
JPH09284722A (en) Reproducing device for information signal