JPH0540912U - 無効電力補償装置 - Google Patents

Abstract

(57)【要約】 【目的】 交流電力系統の母線に接続されたサイリスタ
制御リアクトルを位相制御して系統の無効電力を補償す
る装置において、系統電圧が歪んでサイリスタに過大な
電流が流れたとき、これを直ちに検出し、系統電圧が正
常に復帰するまでサイリスタ電流を制限して、その破損
を防止する。 【構成】 サイリスタの過電流検出回路と、サイリスタ
の点弧が所定の位相角以降に行なわれるように制限する
過電流抑制用ブロック回路と、過電流が検出されたとき
から過電流抑制用ブロック回路を働かせ、過電流が検出
されなくなってから所定のサイクル時間が経過したと
き、その働きを停止させるタイマー回路をサイリスタの
位相制御回路に設ける。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、サイリスタ制御リアクトル（以下ＴＣＲと呼称する）を有し、交 流電力系統の母線に設置されて系統の無効電力を補償する無効電力補償装置（以 下ＳＶＣと呼称する）に関し、特に、系統母線電圧が異常に歪んだときサイリス タに流れる過電流を抑制して、サイリスタの破損を防止する回路を提供すること を目的とする。

【０００２】

【従来の技術】

ＳＶＣは、交流電力系統の電圧変動抑制および高調波吸収等を目的として設置 されるもので、図３に示すように、電源１に接続され負荷２に給電する系統母線 ３に、ＴＣＲとフィルタ（以下ＦＣと呼称する）を並列接続した構成を有する。

【０００３】 ここでＴＣＲは、サイリスタ４と、この定格電圧に降圧するためとリアクトル を兼ねた高インピ−ダンス変圧器５とから構成される。なお、高インピ−ダンス 変圧器５に変えて、通常の変圧器と直列リアクトルの場合もある。ＦＣは、進相 コンデンサ６と、このコンデンサ６とともに母線３の高調波の拡大を防止する直 列リアクトル７とから構成される。このＳＶＣの電圧変動抑制の原理は、負荷２ の変動する無効電力Ｑ_Lに対してＴＣＲの発生する無効電力Ｑ_TCRをサイリスタ４ の位相制御により増減してＱ_L＋Ｑ_TCRを一定化すると同時に、進相コンデンサ６ が発生する一定の進み無効電力−Ｑ_FCにより力率を改善し、系統母線の電源側イ ンピ−ダンス％Ｘによる電圧変動ΔＶ≒％Ｘ・（Ｑ_L＋Ｑ_TCR−Ｑ_FC）を抑制する ものである。

【０００４】 次に上記ＳＶＣで使用しているサイリスタ４の位相制御回路８を説明する。 図３において、９はＱ検出回路で、母線３につながる降圧変圧器ＰＴで検出し た系統電圧Ｖと変流器ＣＴで検出した負荷電流Ｉ_Lを受けて負荷の無効電力Ｑ_Lを 算出し、この値Ｑ_LをＴＣＲの基準容量（１ＰＵ）に換算した電圧（０〜１ＰＵ →０〜−１０Ｖ）で出力する。１０はファンクション回路で、上記電圧（０〜− １０Ｖ）を受け、例えば９゜から８０゜まで制御可能であるＴＣＲのサイリスタ ４の点弧位相角を表すＱ制御電圧信号ｑに線形変換して出力する。１１はＰＬＬ 回路で、降圧変圧器ＰＴの出力を受け位相制御の正確な基準となる商用周波同期 信号を発生する。１２はＳＡＷ回路で、商用周波同期信号に基づき商用周波の正 負のピーク値からゼロクロス点までの１／４周期区間（０°〜９０°）毎に立ち 下がる図４に示すような鋸歯状波ｓを発生する。 １３はブロックゾーン回路で、降圧変圧器ＰＴの出力を受け、サイリスタ４の トリガパルスを発生してはならない期間にブロックゾーン信号ｂ₁を発生する。 １４は比較器で、ファンクション回路１０で線形変換されたＱ制御電圧信号ｑを 前記鋸歯状波ｓと比較し、電圧が一致する交差時にトリガタイミング信号ｔを発 生する。１５はトリガパルス発生回路で、トリガタイミング信号の正負を、ＰＬ Ｌ回路１１の出力する商用周波同期信号で判別し、前記ブロックゾーン信号ｂ₁ でマスキングしてトリガパルスｐを出力する。１６はパルス増幅器で、トリガパ ルス発生回路１５の出力する正負のトリガパルスｐをＴＣＲのサイリスタ４を点 弧するのに十分な大きさに増幅して出力する。この位相制御回路８は、トリガパ ルスｐの位相によってＴＣＲ電流Ｉ_TCRの大きさを制御して、Ｑ検出回路９で検 出した負荷２の無効電力Ｑ_Lの大きさ分だけＴＣＲの発生する無効電力Ｑ_TCRを待 機状態から減少させ、これによって、電源側から見た無効電力Ｑ_L＋Ｑ_TCRを一定 化する。

【０００５】 なお、上記ブロックゾーン信号によるマスキングとは、ブロックゾーン期間中 にトリガタイミング信号ｔが入力されたときに、トリガパルスｐの発生を禁止す るもので、高インピ−ダンス変圧器５と直列接続されたサイリスタ４の点弧可能 な母線電圧Ｖの正負のピーク値から始まる０°〜９０°期間の内、例えば９°〜 ８０°を位相制御期間として用い、これ以外をブロックゾーン信号ｂ₁が発生す るブロックゾーン期間とする。なお、０°〜９°の期間をブロックゾーン期間に 含めたのは、確実にサイリスタ４を点弧できるようになるまでトリガパルスｐの 発生を待機させようとするものであり、８０°〜９０°の期間をブロックゾーン 期間に含めたのは、点弧位相角変化に対してＴＣＲ電流Ｉ_TCRの変化が小さ過ぎ るので制御範囲から外したものである。なお、ブロックゾーン期間中であっても 上記０°〜９°の期間内にトリガタイミング信号ｔが入力された場合は、ブロッ クゾーン期間が終了した直後にトリガパルスｐを発生させる。

【０００６】

【考案が解決しようとする課題】

上記ＴＣＲのサイリスタ定格電流は、母線電圧が歪んでいない通常の状態でＴ ＣＲに定格電流を流す場合を基準として定められている。したがって、母線電圧 が図４に示すように歪んでいない場合は、負荷の無効電力Ｑ_Lが０の待機運転状 態のとき、ＴＣＲに定格電流を流しても支障はない。

【０００７】 しかし、母線電圧ＶがＳＶＣ近傍の他負荷の変圧器投入等により図５のように 歪むと、サイリスタ４を点弧するトリガパルスｐが波形歪みにより増大したピー ク値からの立ち下がりと一致してしまうことがあり、サイリスタ４に過大な電流 が流れ、破損するおそれがある。

【０００８】 そこで、本考案は系統電圧が歪んで、サイリスタ４に過大な電流が流れそうに なったときには、これを直ちに検出し、系統電圧が正常に復帰するまでの間、サ イリスタ電流を自動的に制限する回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】

本考案の無効電力補償装置は、交流電力系統の母線に接続されたサイリスタ制 御リアクトルを位相制御して、系統の無効電力を補償する装置において、 サイリスタの過電流検出回路と、 サイリスタの点弧が所定の位相角以降に行なわれるように制限する過電流抑制 用ブロック回路と、 過電流が検出されたときから過電流抑制用ブロック回路を働かせ、過電流が検 出されなくなってから所定のサイクル時間が経過したとき、その働きを停止させ るタイマー回路とを具備したことを特徴とする。

【００１０】

【作用】

上記構成は、サイリスタ電流が所定値を越えると、サイリスタ点弧の開始点を 定めるブロックゾーン期間の終了時点を遅らせてサイリスタ電流を小さく制限す る。この電流制限はサイリスタ電流が所定値以下になってからも系統電圧の数サ イクルの期間継続され、系統動揺を防止する。

【００１１】

【実施例】

この考案の構成例を、図１に示して説明する。 図１は、図３に示す従来の構成、すなわち電源１につながれ負荷２に給電する 系統母線３に、ＴＣＲと、ＦＣと、サイリスタの位相制御回路８を設けた構成に おいて、その位相制御回路８に過電流検出回路１７、過電流抑制用ブロック回路 １８、タイマー回路１９を付加したものである。この図１において、図３と同一 または同等部分には同一符号を付して説明を省略する。

【００１２】 サイリスタの過電流検出回路１７は、例えば高インピ−ダンス変圧器５の１次 側に結合した変流器ＣＴ_TCRで検出したサイリスタ電流Ｉ_TCRを、設定値と比較し これが定格電流値を越えると過電流検出信号ｃを出力する。

【００１３】 過電流抑制用ブロック回路１７は、降圧変圧器ＰＴの出力を受け、ブロックゾ ーン回路１３と同様の図２に示すブロックゾーン信号ｂ₂を発生する。このブロ ックゾーン信号ｂ₂はサイリスタ電流を制限するため、その終了タイミングを、 前記ブロックゾーン信号ｂ₁よりも遅らせてあり、例えばブロックゾーン信号ｂ₂ の終了タイミングと同時にトリガパルスｐを発生させると、母線電圧が歪んでい ない状態でＴＣＲの発生無効電力Ｑ_TCRは定格の６０％となるように定められる 。このブロックゾーン信号ｂ₂はトリガパルス発生回路１５においてブロックゾ ーン信号ｂ₁とＯＲ条件で使用され、ブロックゾーン信号ｂ_1,ｂ₂が共にパルス発 生回路１４に入力されているときは、双方のブロックゾーン期間が終了しないと 、トリガパルスｐを発生しない。

【００１４】 タイマー回路１９は、ＯＦＦディレータイマーの機能を持つもので、過電流検 出回路１７から過電流検出信号ｃを受けている間及びこの過電流検出信号ｃがな くなってから母線電圧Ｖの数サイクルの間は、過電流制御用ブロック回路１８が 発生しているブロックゾーン信号ｂ₂をパルス発生回路１５へ送る。

【００１５】 上記構成の動作を，図２を参照して説明する。 母線電圧が歪んでいないときは、負荷２の発生無効電力Ｑ_Lが０に近くＴＣＲ が最大の無効電力Ｑ_TCRを発生していても、サイリスタ電流は定格値内に納まり 、過電流検出回路１７は過電流検出信号ｃを発生しない。したがって、タイマー 回路１９は、ブロックゾーン信号ｂ₂をパルス発生回路１５に送らず、パルス発 生回路１５は、例えば９°〜８０°のブロックゾーン信号ｂ₁によってトリガパ ルス発生のマスキングを行なう。これは従来同様の動作である。

【００１６】 ところが他系統の無負荷トランスの投入等の原因で、母線電圧Ｖがピーク値を 増大させながら大きく歪むと、トリガパルスｐが歪んだ母線電圧Ｖのピーク値付 近と一致したとき、サイリスタ電流は過大になる。これは、直ちに過電流検出回 路１７に検出され、過電流検出信号ｃがタイマー回路１９に出力される。そして 次の位相制御タイミングからタイマー回路１９は、過電流抑制用ブロック回路１ ３のブロックゾーン信号ｂ₂をパルス発生回路１５に入力する。これによって、 負荷の無効電力Ｑ_Lに対応するトリガタイミング信号ｔが、制御位相角範囲の０ °より後のブロックゾーン信号ｂ₂の発生期間内であっても、トリガパルスｐの 発生時はブロックゾーン信号ｂ₂終了時点に強制的にシフトされ、サイリスタ電 流は小さく制限される。この電流制限はタイマー回路１９の働きにより、過電流 が最後に検出されてから母線電圧の数サイクル（例えば１００ｍｓｅｃ）の間継 続され系統動揺を防止する。このようにして、過電流が抑制され、過電流の原因 も消滅すると、ブロックゾーン回路１３のブロックゾーン信号ｂ₁のみでマスキ ングを行なう通常の運転状態に復帰する。

【００１７】 なお、過電流抑制用ブロック回路１８に設定するブロックゾーン期間は、実施 例のように通常出力換算で６０％を最大出力とする他に、任意の値をＳＶＣの設 置条件に対応させて決めることができる。

【００１８】 また、この考案はサイリスタ電流が過大になったときブロックゾーンのスライ ドにより、サイリスタ電流を抑制する構成であるので、母線電圧の歪みによらな い他の原因による過電流からもサイリスタ４を保護することができる。

【００１９】

【考案の効果】

本考案は、系統母線電圧が歪む等の原因でＳＶＣのサイリスタに過電流が流れ たとき、これを半サイクル期間内に検出して、サイリスタの点弧位相角を所定タ イミング遅らす電流制限を行なうから、過電流によるサイリスタ破損を防止する ことができる。

【図面の簡単な説明】

【図１】過電流を抑制する本考案の回路を組み込んだ無
効電力補償装置を示すブロック図

【図２】図１に示す無効電力補償装置において、サイリ
スタの点弧位相角をシフトさせることにより過電流を抑
制できる状態を説明する波形図

【図３】従来の無効電力補償装置を示すブロック図

【図４】図３に示す無効電力補償装置におけるサイリス
タの位相制御を説明する波形図

【図５】図３に示す無効電力補償装置において、母線電
圧の歪みにより過電流が発生する状態を示す波形図

【符号の説明】

１ 変電所電源 ２ 負荷 ３ 母線 ４ サイリスタ ５ 高インピーダンス変圧器 ８ 位相制御装置 １７ 過電流検出回路 １８ 過電流抑制用ブロック回路 １９ タイマー回路 ＳＶＣ 無効電力補償装置 ＴＣＲ サイリスタ制御リアクトル ＦＣ フィルタ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 交流電力系統の母線に接続されたサイリ
   スタ制御リアクトルを位相制御して、系統の無効電力を
   補償する装置において、 サイリスタの過電流検出回路と、 サイリスタの点弧が所定の位相角以降に行なわれるよう
   に制限する過電流抑制用ブロック回路と、 過電流が検出されたときから過電流抑制用ブロック回路
   を働かせ、過電流が検出されなくなってから所定のサイ
   クル時間が経過したとき、その働きを停止させるタイマ
   ー回路とを具備したことを特徴とする無効電力補償装
   置。