JPH0540469Y2 - - Google Patents

Info

Publication number
JPH0540469Y2
JPH0540469Y2 JP4704587U JP4704587U JPH0540469Y2 JP H0540469 Y2 JPH0540469 Y2 JP H0540469Y2 JP 4704587 U JP4704587 U JP 4704587U JP 4704587 U JP4704587 U JP 4704587U JP H0540469 Y2 JPH0540469 Y2 JP H0540469Y2
Authority
JP
Japan
Prior art keywords
signal
event
clock signal
delay
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4704587U
Other languages
Japanese (ja)
Other versions
JPS63153182U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4704587U priority Critical patent/JPH0540469Y2/ja
Publication of JPS63153182U publication Critical patent/JPS63153182U/ja
Application granted granted Critical
Publication of JPH0540469Y2 publication Critical patent/JPH0540469Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】[Detailed explanation of the idea] 【産業上の利用分野】[Industrial application field]

この考案は、シンチレーシヨンカメラなどに用
いる放射線検出回路に関し、特に、ランダムなイ
ベント信号に同期したタイミング信号を作る回路
に関する。
This invention relates to a radiation detection circuit used in scintillation cameras and the like, and particularly to a circuit that generates a timing signal synchronized with a random event signal.

【従来の技術】[Conventional technology]

シンチレーシヨンカメラなどの放射線検出装置
では、イベント信号を積分し、サンプルホールド
するなどアナログ的な信号処理を行う必要があ
り、それらの動作をイベント信号に同期して行う
ため、イベント信号に同期したタイミング信号を
作成する必要がある。 一般に、タイミング信号を作成するデイジタル
回路は、温度変化に対する安定性、メンテナンス
が不要である等の観点から基本クロツクを分周し
てタイミング信号を作り出すよう構成することが
多い。 ところが放射線検出回路では、放射線が入射す
るタイミングがランダムであること、タイミング
信号として高い精度(数10nsecオーダー)が必要
であることなどから、上記のように基本クロツク
を分周する方式の場合、基本クロツクを100MHz
以上にする必要があり、そうすると雑音などの悪
影響が生じる(アナログ、デイジタル信号が混在
することからクロツク周波数を上げることができ
ない)ので、結局、このような方式をとることが
できず、ワンシヨツト回路を主体として構成され
ている。
Radiation detection devices such as scintillation cameras require analog signal processing such as integrating event signals and sample-holding, and these operations are performed in synchronization with event signals. You need to create a signal. In general, digital circuits that generate timing signals are often configured to generate timing signals by frequency-dividing a basic clock from the viewpoint of stability against temperature changes and no need for maintenance. However, in radiation detection circuits, the timing of incidence of radiation is random, and the timing signal requires high precision (on the order of several tens of nanoseconds). 100MHz clock
This would cause negative effects such as noise (the clock frequency cannot be increased because analog and digital signals are mixed), so in the end, we were unable to use this method and decided to use a one-shot circuit. It is constituted as a subject.

【考案が解決しようとする問題点】[Problem that the invention attempts to solve]

上記のように従来ではワンシヨツト回路を組み
合わせてタイミング信号を作成するようにしてい
るため、温度変化に対して安定性が悪い、メンテ
ナンス性がよくない、等の問題があつた。 この考案は、低い周波数の基本クロツクを用い
ながらランダムなイベント信号に同期した精度の
高いタイミング信号が得られ、温度特性及びメン
テナンス性の優れた放射線検出回路を提供するこ
とを目的とする。
As mentioned above, in the past, timing signals were created by combining one-shot circuits, which led to problems such as poor stability against temperature changes and poor maintainability. The purpose of this invention is to provide a radiation detection circuit that can obtain highly accurate timing signals synchronized with random event signals while using a low-frequency basic clock, and has excellent temperature characteristics and maintainability.

【問題点を解決するための手段】[Means to solve the problem]

この考案による放射線検出回路は、低い周波数
のクロツク信号を発生す手段と、イベント信号か
らクロツク信号までの時間に相当する時間だけイ
ベント信号を遅延させる遅延手段と、遅延させら
れたイベント信号を、上記クロツク信号に同期し
て処理する信号処理手段とからなる。
The radiation detection circuit according to this invention includes means for generating a low frequency clock signal, delay means for delaying the event signal by a time corresponding to the time from the event signal to the clock signal, and the delayed event signal as described above. and signal processing means for processing in synchronization with a clock signal.

【作用】 イベント信号からクロツク信号までの時間に相
当する時間だけイベント信号を遅延させるように
しているので、この遅延させられたイベント信号
に対してはイベント信号がランダムなものである
にもかかわらずクロツク信号は同期したものとな
る。そのため、この遅延させられたイベント信号
を、クロツク信号に同期して処理するようにすれ
ば、低い周波数のクロツク信号であつてもイベン
ト信号に同期した信号処理ができる。 その結果、基本的にクロツク信号を用いる方式
であるため、タイミング信号が温度変化に対して
安定であること、メンテナンスの必要がないとい
う利点を得ることができる。
[Operation] Since the event signal is delayed by the time equivalent to the time from the event signal to the clock signal, even though the event signal is random, The clock signals become synchronized. Therefore, if this delayed event signal is processed in synchronization with the clock signal, signal processing can be performed in synchronization with the event signal even if the clock signal has a low frequency. As a result, since the system basically uses a clock signal, it has the advantage that the timing signal is stable against temperature changes and there is no need for maintenance.

【実施例】【Example】

第1図において、シンチレーシヨンカメラの検
出部などから放射線入射に応じて生じたイベント
信号がデイレイライン6に入力されるとともに、
イベントパルス発生回路7にも入力される。デイ
レイライン6に入力されたイベント信号はその各
タツプ11〜15より所定の時間遅延させられ、
そのうちの1つの信号が、ノーマルオープンのア
ナログスイツチ21〜25のどれか1つだけクロ
ーズになつたものを経て取り出され、信号処理回
路10に送られる。 他方、イベントパルス発生回路7からはイベン
ト信号に応じて短いパルス幅のイベント信号が生
じており、これがデイレイライン8に送られる。
デイレイライン8のタツプ31〜35からそれぞ
れ遅延させられたイベントパルスが得られ、これ
らがそれぞれフリツプフロツプ41〜45に送ら
れる。基本クロツク発生回路9は低い周波数の基
本クロツク信号を上記のイベント信号のタイミン
グとは無関係に発生しており、これを信号処理回
路10にタイミング信号として送るとともに、フ
リツプフロツプ41〜45の各々に送つている。 デイレイライン6,8は互いに一致した遅延特
性のもので、全体で500nsec程度の処理時間とな
つており、タツプ11,31は遅延時間0の信号
を出力し、タツプ12,32、タツプ13,33
などのタツプから等時間間隔で遅延させられた信
号を出力する。イベントパルスはこの遅延時間の
間隔より僅かに短い幅とされる。そのため各フリ
ツプフロツプ41〜44に送られる遅延イベント
パルスは互いに重なるものではなく、クロツク信
号と一致した遅延イベントパルスが入力されてい
るフリツプフロツプからゲート信号が生じ、その
ゲート信号が送られたアナログスイツチのみがオ
ンになつて、そのアナログスイツチを経てどれか
の遅延イベント信号が信号処理回路10に送られ
る。 つぎに各信号の波形を示す第2図のタイムチヤ
ートを参照しながら、一つの動作例について説明
する。まず、第2図のようなイベント信号が入力
されたとき、デイレイライン8のタツプ31〜3
5から順次遅延イベントパルスが生じるが、イベ
ントパルスの幅は遅延時間の間隔よりも僅かに短
く設定されているため、第2図のようにあるタツ
プから信号が生じてそれが終了したとき次のタツ
プから信号が生じるというように互いに重ならな
いようにして生じる。クロツク信号は、これらイ
ベント信号、イベントパルスとは無関係に、低い
周波数で発生しており、ここでは、たとえば第2
図に示すようにタツプ33から遅延イベントパル
スが発生している期間に立ち上がつたとすると、
フリツプフロツプ43がこの立ち上がりを読み込
み、このフリツプフロツプ43からゲート信号5
3を生じる(第2図)。すると、このゲート信号
53が送られているアナログスイツチ23のみが
オンになり、他のアナログスイツチ21,22,
24,25はオフのままであるから、デイレイラ
イン6のタツプ13に生じたイベント信号のみが
信号処理回路10に出力される。 こうして信号処理回路10に入力されるイベン
ト信号は、デイレイライン8のタツプ33の遅延
時間と同じ時間だけ遅延させられたイベント信号
であるから、クロツク信号とほぼ同期したものと
なる。そこで、このクロツク信号がタイミング信
号として入力され、このタイミング信号に同期し
て遅延やサンプルホールドなどの信号処理を行う
信号処理回路10において、イベント信号が入力
された瞬間からその信号処理が行われることにな
る。 なお、デイレイライン6,8以外にC−R遅延
素子などの他の遅延手段を用いることもできる。
また、イベント信号からイベントパルスを作りこ
れを遅延させてクロツク信号のタイミングを計つ
て1つのアナログスイツチをオンするという構成
だけでなく、デイレイライン6の各タツプより出
力される信号の立ち上がりを利用してクロツク信
号のタイミングを計り1つのアナログスイツチを
オンするように構成することもできる。
In FIG. 1, an event signal generated in response to incident radiation from a detection section of a scintillation camera, etc. is input to a delay line 6, and
It is also input to the event pulse generation circuit 7. The event signal input to the delay line 6 is delayed by a predetermined time from each of the taps 11 to 15,
One of the signals is taken out through one of the normally open analog switches 21 to 25 that is closed, and is sent to the signal processing circuit 10. On the other hand, an event signal with a short pulse width is generated from the event pulse generation circuit 7 in response to the event signal, and this is sent to the delay line 8.
Delayed event pulses are obtained from taps 31-35 of delay line 8, respectively, and are sent to flip-flops 41-45, respectively. The basic clock generation circuit 9 generates a low frequency basic clock signal regardless of the timing of the above event signal, and sends this to the signal processing circuit 10 as a timing signal and to each of the flip-flops 41 to 45. There is. The delay lines 6 and 8 have delay characteristics that match each other, and the total processing time is about 500 nsec. Taps 11 and 31 output a signal with a delay time of 0, and taps 12 and 32 and taps 13 and 33 output a signal with a delay time of 0.
Outputs delayed signals at equal time intervals from taps such as . The width of the event pulse is slightly shorter than this delay time interval. Therefore, the delayed event pulses sent to each flip-flop 41 to 44 do not overlap with each other, and a gate signal is generated from the flip-flop to which the delayed event pulse that coincides with the clock signal is input, and only the analog switch to which the gate signal is sent is activated. When turned on, any delayed event signal is sent to the signal processing circuit 10 via the analog switch. Next, one example of operation will be described with reference to the time chart of FIG. 2 showing the waveforms of each signal. First, when an event signal as shown in FIG. 2 is input, the taps 31 to 3 of the delay line 8 are
Delayed event pulses are generated sequentially from 5 onwards, but since the width of the event pulses is set slightly shorter than the delay time interval, as shown in Figure 2, when a signal is generated from one tap and it ends, the next one is generated. The signals are generated from the taps so that they do not overlap with each other. The clock signal is generated at a low frequency independently of these event signals and event pulses, and here, for example, the clock signal is generated at a low frequency.
As shown in the figure, if the delay event pulse starts from tap 33 during the period in which it is occurring, then
The flip-flop 43 reads this rising edge and outputs the gate signal 5 from the flip-flop 43.
3 (Figure 2). Then, only the analog switch 23 to which this gate signal 53 is sent is turned on, and the other analog switches 21, 22,
24 and 25 remain off, only the event signal generated at tap 13 of delay line 6 is output to signal processing circuit 10. Since the event signal inputted to the signal processing circuit 10 is delayed by the same amount of time as the delay time of the tap 33 of the delay line 8, it is almost synchronized with the clock signal. Therefore, this clock signal is input as a timing signal, and in the signal processing circuit 10, which performs signal processing such as delay and sample hold in synchronization with this timing signal, signal processing is performed from the moment the event signal is input. become. In addition to the delay lines 6 and 8, other delay means such as a C-R delay element may also be used.
In addition to the configuration in which an event pulse is generated from an event signal, delayed, and the timing of a clock signal is measured to turn on one analog switch, the rise of the signal output from each tap of the delay line 6 is used. It is also possible to arrange to turn on one analog switch by measuring the timing of the clock signal.

【考案の効果】[Effect of the idea]

この考案の放射線検出回路によれば、タイミン
グ信号をクロツク信号から作りだしているので、
タイミング信号の精度が高いとともに温度変化に
対して安定であり、メンテナンス性も良好であ
る。しかもクロツク信号の周波数を低くできるの
で、悪影響がない。
According to the radiation detection circuit of this invention, since the timing signal is generated from the clock signal,
The timing signal has high precision, is stable against temperature changes, and has good maintainability. Moreover, since the frequency of the clock signal can be lowered, there are no adverse effects.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの考案の一実施例のブロツク図、第
2図は波形を示すタイムチヤートである。 6,8……デイレイライン、7……イベントパ
ルス発生回路、9……基本クロツク発生回路、1
0……信号処理回路、21〜25……アナログス
イツチ、41〜45……フリツプフロツプ。
FIG. 1 is a block diagram of an embodiment of this invention, and FIG. 2 is a time chart showing waveforms. 6, 8...Delay line, 7...Event pulse generation circuit, 9...Basic clock generation circuit, 1
0...Signal processing circuit, 21-25...Analog switch, 41-45...Flip-flop.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 低い周波数のクロツク信号を発生する手段と、
イベント信号からクロツク信号までの時間に相当
する時間だけイベント信号を遅延させる遅延手段
と、遅延させられたイベント信号を、上記クロツ
ク信号に同期して処理する信号処理手段とからな
る放射線検出回路。
means for generating a low frequency clock signal;
A radiation detection circuit comprising a delay means for delaying an event signal by a time corresponding to the time from the event signal to the clock signal, and a signal processing means for processing the delayed event signal in synchronization with the clock signal.
JP4704587U 1987-03-30 1987-03-30 Expired - Lifetime JPH0540469Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4704587U JPH0540469Y2 (en) 1987-03-30 1987-03-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4704587U JPH0540469Y2 (en) 1987-03-30 1987-03-30

Publications (2)

Publication Number Publication Date
JPS63153182U JPS63153182U (en) 1988-10-07
JPH0540469Y2 true JPH0540469Y2 (en) 1993-10-14

Family

ID=30867274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4704587U Expired - Lifetime JPH0540469Y2 (en) 1987-03-30 1987-03-30

Country Status (1)

Country Link
JP (1) JPH0540469Y2 (en)

Also Published As

Publication number Publication date
JPS63153182U (en) 1988-10-07

Similar Documents

Publication Publication Date Title
JPH0540469Y2 (en)
JPS6037961U (en) Digital binary group calling circuit device
JP2000013206A5 (en)
JPS6316711A (en) Timing device
JP2000138588A (en) Pulse width signal converting circuit
JPH0256853B2 (en)
JPH075701Y2 (en) Trigger detection circuit
JP2605895B2 (en) Trigger signal generator
JP2581254B2 (en) Multiplier
JPS5858032B2 (en) Pulse width measurement method
JPH04347923A (en) Multiplying device
JPH02250674A (en) On delay circuit for inverter
JPH0339943Y2 (en)
JPS63269822A (en) Phase detection circuit
JPH0271638A (en) Timing signal generator
JPH07111446B2 (en) Signal pulse width measurement circuit
JPH01194709A (en) Phase discrimination circuit
JPH05299979A (en) Pulse generating circuit and pulse width measuring circuit
JPS6333803B2 (en)
JPS639686B2 (en)
JPS60211372A (en) Phase difference detector
JPS5658670A (en) Logical waveform generating circuit
JPH02251772A (en) Detecting system of duty change of clock signal
JPS59191927A (en) Synchronizing circuit
JPS59161077U (en) Phase difference detection device