JPH0540452A - Liquid crystal display body driving circuit - Google Patents
Liquid crystal display body driving circuitInfo
- Publication number
- JPH0540452A JPH0540452A JP19811191A JP19811191A JPH0540452A JP H0540452 A JPH0540452 A JP H0540452A JP 19811191 A JP19811191 A JP 19811191A JP 19811191 A JP19811191 A JP 19811191A JP H0540452 A JPH0540452 A JP H0540452A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- crystal display
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、液晶表示体をダイナ
ミック駆動する液晶表示体駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display driving circuit for dynamically driving a liquid crystal display.
【０００２】[0002]
【従来の技術】一般に、例えばドットマトリクスタイプ
の液晶表示体を駆動する液晶表示体駆動回路は、クロス
トークを防止するとともに、選択点と非選択点との電圧
比を大きくするためにバイアス電圧を印加し、電圧平均
化法によって液晶表示体を駆動する。2. Description of the Related Art In general, for example, a liquid crystal display driving circuit for driving a dot matrix type liquid crystal display has a bias voltage for preventing crosstalk and increasing a voltage ratio between a selected point and a non-selected point. The voltage is applied and the liquid crystal display is driven by the voltage averaging method.
【０００３】図３に従来の液晶表示体駆動回路の例を示
す。図３において１０は液晶表示体駆動回路、１１は液
晶表示体駆動回路１０に対し電源電圧ＶD を与える電源
（電池）、１２は駆動される液晶表示体である。液晶表
示体駆動回路１０内において１は所定の複数種の電圧レ
ベルを発生する電圧発生回路である。タイミング信号発
生回路４は、液晶表示体に対する印加電圧の極性をフレ
ーム周期で反転させるために必要なフレーム信号Ｓと、
この例では６４本のコモン信号の発生タイミングを定め
るコモンタイミング信号ｈ１〜ｈ６４を発生する。電圧
発生回路１は、電源端ＶD と接地間に接続された抵抗Ｒ
１〜Ｒ４からなるブリーダ抵抗回路とｐチャンネルＭＯ
ＳトランジスタＰ１とｎチャンネルＭＯＳトランジスタ
Ｎ１からなり、バイアス電圧を与えるための電圧ＶA ，
Ｖ M ，ＶB を発生する。ブリーダ抵抗回路はＲ１＝Ｒ
４，Ｒ２＝Ｒ３，Ｒ１／Ｒ２＝７に設定されている。い
ま、フレーム信号Ｓが“Ｌ”レベルのときＰ１がオン、
Ｎ１がオフするため、ＶA ＝ＶD ，Ｖ M＝（８／９）Ｖ
D ，ＶB ＝（７／９）ＶD となる。フレーム信号Ｓが
“Ｈ”レベルのとき、Ｐ１がオフ、Ｎ１がオンするた
め、ＶA ＝（２／９）ＶD ，ＶM ＝（１／９）ＶD ，Ｖ
B ＝０（接地電位）となる。コモン信号発生回路２はＶ
D ，ＶM および接地電位を入力電源として、コモンタイ
ミング信号ｈ１〜ｈ６４とフレーム信号Ｓとからコモン
信号Ｈ１〜Ｈ６４を発生する。セグメント信号発生回路
３は電圧発生回路３から出力されるＶA ，ＶB を入力電
源として、フレーム信号Ｓと外部から入力される表示信
号ｓ１〜ｓ９８とからセグメント信号Ｓ１〜Ｓ９８を発
生する。FIG. 3 shows an example of a conventional liquid crystal display driving circuit. In FIG. 3, reference numeral 10 is a liquid crystal display driving circuit, 11 is a power supply (battery) for supplying a power supply voltage V D to the liquid crystal display driving circuit 10, and 12 is a driven liquid crystal display. In the liquid crystal display drive circuit 10, 1 is a voltage generation circuit for generating a plurality of predetermined voltage levels. The timing signal generation circuit 4 includes a frame signal S necessary for inverting the polarity of the voltage applied to the liquid crystal display body in a frame cycle,
In this example, common timing signals h1 to h64 that determine the generation timing of 64 common signals are generated. The voltage generating circuit 1 includes a resistor R connected between the power supply terminal V D and the ground.
1-R4 bleeder resistance circuit and p-channel MO
A voltage V A for providing a bias voltage, which is composed of an S transistor P1 and an n-channel MOS transistor N1,
V M and V B are generated. The bleeder resistance circuit is R1 = R
4, R2 = R3, R1 / R2 = 7. Now, when the frame signal S is at "L" level, P1 is turned on,
Since N1 is turned off, V A = V D , V M = (8/9) V
D , V B = (7/9) V D. When the frame signal S is at "H" level, P1 is turned off and N1 is turned on, so V A = (2/9) V D , V M = (1/9) V D , V
B = 0 (ground potential). The common signal generation circuit 2 is V
D, and V M and a ground potential as an input power source, to generate a common signal H1~H64 from a common timing signal h1~h64 and frame signal S. The segment signal generation circuit 3 uses the V A and V B output from the voltage generation circuit 3 as input power sources to generate segment signals S1 to S98 from the frame signal S and the display signals s1 to s98 input from the outside.
【０００４】図３に示したコモン信号発生回路２とセグ
メント信号発生回路３から出力され、選択画素に印加さ
れるコモン信号およびセグメント信号の波形例を図４に
示す。図３に示した電圧発生回路１のブリーダ抵抗回路
を構成する抵抗の比率は、Ｒ１：Ｒ２：Ｒ３：Ｒ４＝
７：１：１：７であるため、液晶表示体の各画素には、
非選択時においてＶA −ＶM またはＶM −ＶB の電圧に
相当する（１／９）ＶD のバイアス電圧が印加される。
ところで、表示のコントラストを高めるためには、選択
画素と非選択画素に印加される実効値電圧の比を大きく
する必要がある。FIG. 4 shows an example of waveforms of the common signal and the segment signal output from the common signal generating circuit 2 and the segment signal generating circuit 3 shown in FIG. 3 and applied to the selected pixel. The ratio of the resistances forming the bleeder resistance circuit of the voltage generation circuit 1 shown in FIG. 3 is R1: R2: R3: R4 =
Since it is 7: 1: 1: 7, each pixel of the liquid crystal display is
During non-selection corresponds to a voltage of V A -V M or V M -V B (1/9) bias voltage V D is applied.
By the way, in order to increase the display contrast, it is necessary to increase the ratio of the effective value voltage applied to the selected pixel and the non-selected pixel.
【０００５】その比が最大になるのは、バイアス電圧Ｖ
と電源電圧ＶD との間に次式の関係が満足されたときで
ある。The maximum ratio is the bias voltage V
And the power supply voltage V D is satisfied by the following relationship.
【０００６】[0006]
【数１】 [Equation 1]
【０００７】ここでＮはデューティ比の逆数すなわちコ
モン信号の数である。図３に示した例ではＮ＝６４であ
るため、１／９バイアスが最適値となり、電圧発生回路
１内のブリーダ抵抗の抵抗比を前記のように設定してい
る。Here, N is the reciprocal of the duty ratio, that is, the number of common signals. In the example shown in FIG. 3, since N = 64, the 1/9 bias becomes the optimum value, and the resistance ratio of the bleeder resistance in the voltage generating circuit 1 is set as described above.
【０００８】[0008]
【発明が解決しようとする課題】ところが、前記デュー
ティ比とバイアス電圧比との関係は、液晶表示体の選択
画素（点灯画素）に印加される電圧の実効値が、液晶表
示体のしきい値Ｖｔｈを超える値となることが前提であ
る。例えば電源として用いる電池の起電圧が低下すれ
ば、電圧発生回路に印加される電圧も低下し、これに伴
い液晶表示体の印加電圧も低下する。選択画素に印加さ
れる電圧の実効値が前記Ｖｔｈの近傍になれば、表示の
コントラストは極端に低下し、情報表示としての用を成
さない。従来は電源電圧の変動および視角に対する表示
コントラストの変動を抑えるために、液晶表示体駆動回
路の印加電圧を定電圧化し、また電圧発生回路内のブリ
ーダ抵抗に可変抵抗を直列接続して、マニュアル調整に
よって液晶表示体への印加電圧を調整するようにしてい
た。しかし、このような液晶表示体駆動回路は、電池電
圧に十分な余裕がある場合に有効であって、その起電圧
が低下して寿命に達しつつある状態では効果がなかっ
た。However, the relationship between the duty ratio and the bias voltage ratio is that the effective value of the voltage applied to the selected pixel (lighting pixel) of the liquid crystal display is the threshold value of the liquid crystal display. It is premised that the value exceeds Vth. For example, if the electromotive voltage of the battery used as the power source decreases, the voltage applied to the voltage generating circuit also decreases, and the applied voltage of the liquid crystal display also decreases accordingly. If the effective value of the voltage applied to the selected pixel is close to the Vth, the display contrast is extremely lowered, and it cannot be used as an information display. Conventionally, in order to suppress the fluctuation of the power supply voltage and the fluctuation of the display contrast with respect to the viewing angle, the voltage applied to the liquid crystal display drive circuit is made constant, and the bleeder resistance in the voltage generation circuit is connected in series with a variable resistance for manual adjustment. Therefore, the voltage applied to the liquid crystal display is adjusted. However, such a liquid crystal display drive circuit is effective when the battery voltage has a sufficient margin, and is not effective when the electromotive voltage is decreasing and the life is approaching.
【０００９】この発明の目的は、電源電圧の低下時に、
ある程度までは液晶表示体の選択画素に印加される実効
値電圧を必要値に維持して、広範囲にわたる電源電圧の
下で液晶表示体を駆動できるようにした、液晶表示体駆
動回路を提供することにある。An object of the present invention is to reduce the power supply voltage when
To provide a liquid crystal display driving circuit capable of driving a liquid crystal display under a wide range of power supply voltage by maintaining an effective value voltage applied to a selected pixel of the liquid crystal display to a required value to some extent. It is in.
【００１０】[0010]
【課題を解決するための手段】この発明は、電源電圧低
下時に、液晶表示体に印加されるバイアス電圧を大きく
して、選択画素に印加される電圧の実効値がしきい値電
圧Ｖｔｈより十分上回るようにしたものである。According to the present invention, when the power supply voltage is lowered, the bias voltage applied to the liquid crystal display is increased so that the effective value of the voltage applied to the selected pixel is more than the threshold voltage Vth. It was set to exceed.
【００１１】すなわち、この発明は、複数の直列抵抗か
らなるブリーダ抵抗回路を含み、複数レベルの電圧信号
を発生する電圧発生回路と、前記複数レベルの電圧信号
からコモン信号を発生するコモン信号発生回路と、前記
複数レベルの電圧信号と表示信号からセグメント信号を
発生するセグメント信号発生回路とを備える液晶表示体
駆動回路において、液晶表示体駆動回路に対する供給電
源電圧または電池電圧が一定電圧未満に低下したことを
検出する電圧低下検出回路を設けるとともに、バイアス
量切換用抵抗とバイアス量切換用スイッチ素子、および
前記電圧低下検出回路の検出出力により前記バイアス量
切換用スイッチ素子を制御してバイアス量を大きくする
バイアス量切換制御回路を、前記電圧発生回路に設けた
ことを特徴とする。That is, the present invention includes a bleeder resistance circuit composed of a plurality of series resistors, a voltage generation circuit for generating voltage signals of a plurality of levels, and a common signal generation circuit for generating a common signal from the voltage signals of a plurality of levels. And a liquid crystal display driving circuit including a segment signal generating circuit that generates a segment signal from the voltage signals of the plurality of levels and a display signal, the power supply voltage or the battery voltage supplied to the liquid crystal display driving circuit has dropped below a certain voltage. A voltage drop detection circuit for detecting the above is provided, and the bias amount switching switch element is controlled by the bias amount switching resistor and the bias amount switching switch element and the detection output of the voltage drop detection circuit to increase the bias amount. A bias amount switching control circuit for controlling the voltage is provided in the voltage generating circuit.
【００１２】[0012]
【作用】この発明の液晶表示体駆動回路では、電圧低下
検出回路が、液晶表示体駆動回路に対する供給電源電圧
または電池電圧が一定電圧未満に低下したことを検出す
る。一方、電圧発生回路には、バイアス量切換用抵抗と
バイアス量切換スイッチ素子およびバイアス量切換制御
回路が設けられていて、バイアス量切換制御回路は、電
圧低下検出回路の検出出力信号によりバイアス量切換用
スイッチ素子を制御してバイアス量を大きくする。この
ように液晶表示体駆動回路に対する供給電源電圧または
電池電圧が一定電圧未満に低下したとき、バイアス量が
大きくなる。このことにより、液晶表示体の非選択画素
に対する実効値電圧（バイアス電圧）が増大するが、選
択画素に印加される実効値電圧がしきい値電圧Ｖｔｈを
超える値となって、選択画素が確実に点灯することにな
る。In the liquid crystal display drive circuit of the present invention, the voltage drop detection circuit detects that the power supply voltage or the battery voltage to the liquid crystal display drive circuit has dropped below a certain voltage. On the other hand, the voltage generation circuit is provided with a bias amount switching resistor, a bias amount switching switch element, and a bias amount switching control circuit. The bias amount switching control circuit switches the bias amount according to the detection output signal of the voltage drop detection circuit. The switching element is controlled to increase the bias amount. In this way, when the power supply voltage or the battery voltage to the liquid crystal display driving circuit drops below a certain voltage, the bias amount increases. As a result, the effective value voltage (bias voltage) for the non-selected pixels of the liquid crystal display increases, but the effective value voltage applied to the selected pixels exceeds the threshold voltage Vth, so that the selected pixels are reliably operated. Will light up.
【００１３】[0013]
【実施例】この発明の実施である液晶表示体駆動回路の
構成を図１に示す。図１において液晶表示体駆動回路１
０は電圧発生回路１、コモン信号発生回路２、セグメン
ト信号発生回路３、タイミング信号発生回路４および電
圧低下検出回路５から構成している。電圧発生回路１に
おいてＲ１２，Ｒ１１，Ｒ２，Ｒ３，Ｒ４１，Ｒ４２は
ブリーダ抵抗回路を構成し、ｐチャンネルＭＯＳトラン
ジスタＰ１をＲ１２とＲ１１の両端間に接続し、ｐチャ
ンネルＭＯＳトランジスタＰ２をＲ１２に並列接続して
いる。また、ｎチャンネルＭＯＳトランジスタＮ１をＲ
４１とＲ４２の両端間に接続し、ｎチャンネルＭＯＳト
ランジスタＮ２をＲ４２に並列接続している。図１に示
した電圧発生回路１内のブリーダ抵抗回路の各抵抗は、
Ｒ１１＝Ｒ４１，Ｒ１２＝Ｒ４２，Ｒ２＝Ｒ３，Ｒ１１
／Ｒ２＝５，Ｒ１２／Ｒ２＝２と設定している。従って
Ｒ１２：Ｒ１１：Ｒ２：Ｒ３：Ｒ４１：Ｒ４２＝２：
５：１：１：５：２の関係にある。Ｐ１，Ｎ１のゲート
には、それぞれタイミング信号発生回路４から出力され
るフレーム信号Ｓを供給し、Ｎ２のゲートには電圧低下
検出回路５の出力信号を供給し、Ｐ２のゲートにはノッ
トゲート（インバータ）Ｉ１を介して電圧低下検出回路
５の出力信号の反転信号を供給している。上記電圧発生
回路１において、Ｒ１２，Ｒ４２がこの発明に係るバイ
アス量切換用抵抗、Ｐ２，Ｎ２がこの発明に係るバイア
ス量切換用スイッチ素子、Ｉ１がこの発明に係るバイア
ス量切換制御回路に対応する。電圧低下検出回路５は液
晶表示体駆動回路に対する供給電源電圧ＶD の低下を検
出する回路からなり、一定電圧未満に低下したとき出力
を“Ｈ”レベルとする。コモン信号発生回路２、セグメ
ント信号発生回路３およびタイミング信号発生回路４の
構成および作用は図３に示した従来のものと同様であ
る。すなわち、タイミング信号発生回路４はコモン信号
タイミング信号ｈ１〜ｈ６４をコモン信号発生回路２へ
供給し、フレーム信号Ｓを電圧発生回路１、コモン信号
発生回路２およびセグメント信号発生回路３へ供給す
る。コモン信号発生回路２はＶD と接地電位および電圧
発生回路１から出力されるＶM を入力電源として、コモ
ンタイミング信号ｈ１〜ｈ６４およびフレーム信号Ｓに
基づいてコモン信号Ｈ１〜Ｈ６４を発生する。セグメン
ト信号発生回路３は電圧発生回路１から出力される
ＶA ，ＶB を入力電源として、フレーム信号Ｓおよび外
部から供給される表示信号ｓ１〜ｓ６４に基づいてセグ
メント信号Ｓ１〜Ｓ９８を発生する。FIG. 1 shows the configuration of a liquid crystal display drive circuit embodying the present invention. In FIG. 1, a liquid crystal display driving circuit 1
Reference numeral 0 is composed of a voltage generation circuit 1, a common signal generation circuit 2, a segment signal generation circuit 3, a timing signal generation circuit 4 and a voltage drop detection circuit 5. In the voltage generating circuit 1, R12, R11, R2, R3, R41 and R42 form a bleeder resistance circuit, the p-channel MOS transistor P1 is connected between both ends of R12 and R11, and the p-channel MOS transistor P2 is connected in parallel to R12. is doing. In addition, the n-channel MOS transistor N1 is R
An n-channel MOS transistor N2 is connected in parallel with R42 by connecting both ends of 41 and R42. Each resistance of the bleeder resistance circuit in the voltage generating circuit 1 shown in FIG.
R11 = R41, R12 = R42, R2 = R3, R11
/ R2 = 5 and R12 / R2 = 2 are set. Therefore, R12: R11: R2: R3: R41: R42 = 2:
The relationship is 5: 1: 1: 5: 2. The frame signal S output from the timing signal generation circuit 4 is supplied to the gates of P1 and N1, the output signal of the voltage drop detection circuit 5 is supplied to the gate of N2, and the not gate ( An inverted signal of the output signal of the voltage drop detection circuit 5 is supplied via an inverter) I1. In the voltage generating circuit 1, R12 and R42 correspond to the bias amount switching resistors according to the present invention, P2 and N2 correspond to the bias amount switching switch elements according to the present invention, and I1 corresponds to the bias amount switching control circuit according to the present invention. . The voltage drop detection circuit 5 is composed of a circuit that detects a drop in the power supply voltage V D supplied to the liquid crystal display drive circuit, and sets the output to the “H” level when the voltage drops below a certain voltage. The configurations and operations of the common signal generation circuit 2, the segment signal generation circuit 3, and the timing signal generation circuit 4 are similar to those of the conventional one shown in FIG. That is, the timing signal generating circuit 4 supplies the common signal timing signals h1 to h64 to the common signal generating circuit 2 and the frame signal S to the voltage generating circuit 1, the common signal generating circuit 2 and the segment signal generating circuit 3. Common signal generating circuit 2 as an input power source V M output from the ground potential and a voltage generating circuit 1 and V D, to generate a common signal H1~H64 based on the common timing signal h1~h64 and frame signal S. The segment signal generation circuit 3 uses the V A and V B output from the voltage generation circuit 1 as input power sources and generates the segment signals S1 to S98 based on the frame signal S and the display signals s1 to s64 supplied from the outside.
【００１４】いま、液晶表示体駆動回路に対する供給電
源電圧ＶD が一定値以上であれば、電圧低下検出回路５
の出力信号は“Ｌ”レベルとなって、Ｐ２，Ｎ２は共に
オフ状態である。このとき、Ｒ１２＋Ｒ１１をＲ１，Ｒ
４１＋Ｒ４２をＲ４で表せば、図３に示した場合と同様
にＲ１：Ｒ２：Ｒ３：Ｒ４＝７：１：１：７となる。If the power supply voltage V D supplied to the liquid crystal display drive circuit is a certain value or more, the voltage drop detection circuit 5
Output signal becomes "L" level, and both P2 and N2 are in the off state. At this time, R12 + R11 is set to R1, R
If 41 + R42 is represented by R4, R1: R2: R3: R4 = 7: 1: 1: 7, as in the case shown in FIG.
【００１５】従ってフレーム信号Ｓが“Ｌ”レベルであ
るとき、Ｐ１がオン、Ｎ１がオフ状態となって、ＶA ＝
ＶD ，ＶM ＝（８／９）ＶD ，ＶB ＝（７／９）ＶD と
なる。Therefore, when the frame signal S is at "L" level, P1 is on and N1 is off, and V A =
V D and V M = (8/9) V D and V B = (7/9) V D.
【００１６】Ｓが“Ｈ”レベルのときは、Ｐ１がオフ、
Ｎ１がオン状態となるため、ＶA ＝（２／９）ＶD ，Ｖ
M ＝（１／９）ＶD ，ＶB ＝接地電位となる。このとき
に液晶表示体の選択画像に印加される電圧波形は図２
（Ａ）に示すようになる。この例は図４に示したものと
同一であり、バイアス電圧は（１／９）ＶD となる。When S is at "H" level, P1 is off,
Since N1 is turned on, V A = (2/9) V D , V
M = (1/9) V D , V B = ground potential. The voltage waveform applied to the selected image on the liquid crystal display at this time is shown in FIG.
As shown in (A). This example is the same as that shown in FIG. 4, and the bias voltage is (1/9) V D.
【００１７】図１に示した液晶表示体駆動回路に対する
供給電源電圧ＶD が一定値未満に低下したなら、電圧低
下検出回路５の出力信号は“Ｈ”レベルとなる。これに
よりＰ２，Ｎ２が共にオン状態となり、Ｒ１２，Ｒ４２
はそれぞれ短絡される。フレーム信号Ｓが“Ｌ”レベル
のとき、Ｐ１がオン、Ｎ１がオフ状態であるため、ＶA
＝ＶD ，ＶM ＝（６／７）ＶD ，ＶB ＝（５／７）ＶD
となる。フレーム信号Ｓが“Ｈ”レベルのとき、Ｐ１が
オフ、Ｎ１がオン状態となって、ＶA ＝（２／７）
ＶD ，ＶM ＝（１／７）ＶD，ＶB ＝接地電位となる。
このときの液晶表示体の選択画素に印加される電圧波形
は図２（Ｂ）のようになる。このようにバイアス電圧は
（１／７）ＶD となり、（Ａ）に示した場合よりバイア
ス量が大きくなる。If the power supply voltage V D to the liquid crystal display drive circuit shown in FIG. 1 drops below a certain value, the output signal of the voltage drop detection circuit 5 becomes "H" level. As a result, both P2 and N2 are turned on, and R12 and R42
Are short-circuited respectively. When the frame signal S is at "L" level, P1 is on and N1 is off, so V A
= V D , V M = (6/7) V D , V B = (5/7) V D
Becomes When the frame signal S is at "H" level, P1 is off and N1 is on, and V A = (2/7)
V D , V M = (1/7) V D , V B = ground potential.
The voltage waveform applied to the selected pixel of the liquid crystal display at this time is as shown in FIG. In this way, the bias voltage becomes (1/7) V D , and the bias amount becomes larger than that shown in FIG.
【００１８】図２に示した（Ａ）の１／９バイアス時に
おける選択画素に印加される実効値電圧ＶONは次式で求
められる。The effective value voltage V ON applied to the selected pixel at the 1/9 bias of (A) shown in FIG. 2 is obtained by the following equation.
【００１９】[0019]
【数２】 [Equation 2]
【００２０】また、図２（Ｂ）に示した１／７バイアス
時の選択画素に印加される実効値電圧ＶON’は次式で求
められる。Further, the effective value voltage V ON 'applied to the selected pixel at the 1/7 bias shown in FIG. 2B is obtained by the following equation.
【００２１】[0021]
【数３】 [Equation 3]
【００２２】このように同じ電源電圧に対して液晶表示
体に印加される実効値電圧は増大する。この１／７バイ
アスが印加されるのは電源電圧が低下したときであるか
ら、電源電圧が一定電圧未満に低下してからも広範囲に
わたって液晶表示体に対する印加電圧を必要値に維持す
ることができる。As described above, the effective value voltage applied to the liquid crystal display increases with respect to the same power supply voltage. Since this 1/7 bias is applied when the power supply voltage drops, the applied voltage to the liquid crystal display can be maintained at a required value over a wide range even after the power supply voltage drops below a certain voltage. .
【００２３】なお、実施例では１／６４デューティで１
／９バイアスを１／７バイアスに切り換える例について
示したが、他のデューティ比および他のバイアス比にお
いても同様に適用することができ、電圧低下時のバイア
ス比の切り換えも液晶表示体の特性および電源の特性に
応じて任意に定めることができる。In the embodiment, 1 at 1/64 duty is used.
Although the example in which the / 9 bias is switched to the 1/7 bias is shown, the present invention can be similarly applied to other duty ratios and other bias ratios, and the switching of the bias ratio at the time of voltage drop can be achieved by the characteristics of the liquid crystal display and It can be arbitrarily determined according to the characteristics of the power supply.
【００２４】また、実施例では液晶表示体駆動回路に対
する供給電源電圧の低下を検出するようにしたが、例え
ば電池電圧を昇圧して液晶表示体駆動回路に電源電圧を
供給するような場合には、直接電池電圧の低下を検出す
るようにしてもよい。In the embodiment, the drop in the power supply voltage to the liquid crystal display drive circuit is detected. However, for example, when the battery voltage is boosted and the power supply voltage is supplied to the liquid crystal display drive circuit. Alternatively, the decrease in the battery voltage may be directly detected.
【００２５】[0025]
【発明の効果】この発明によれば、電源電圧の低下時に
おいても、液晶表示体に印加する実効値電圧を必要値に
維持することができ、広範囲にわたる電源電圧の下で液
晶表示体を用いることが可能となる。According to the present invention, the effective value voltage applied to the liquid crystal display can be maintained at a required value even when the power supply voltage drops, and the liquid crystal display is used under a wide range of power supply voltage. It becomes possible.
【図１】この発明の実施例である液晶表示体駆動回路の
構成図である。FIG. 1 is a configuration diagram of a liquid crystal display drive circuit according to an embodiment of the present invention.
【図２】液晶表示体の選択画素に対する印加電圧の波形
図であり、（Ａ）は電圧非低下時の波形、（Ｂ）は電圧
低下時の波形である。2A and 2B are waveform diagrams of a voltage applied to a selected pixel of a liquid crystal display, where FIG. 2A is a waveform when a voltage is not lowered, and FIG.
【図３】従来の液晶表示体駆動回路の構成図である。FIG. 3 is a configuration diagram of a conventional liquid crystal display driving circuit.
【図４】図３に示す液晶表示体駆動回路による液晶表示
体の選択画素に対する印加電圧の波形図である。FIG. 4 is a waveform diagram of a voltage applied to a selected pixel of the liquid crystal display body by the liquid crystal display body drive circuit shown in FIG.
１ 電圧発生回路 １０ 液晶表示体駆動回路 1 Voltage generation circuit 10 Liquid crystal display drive circuit
Claims (1)
を含み、複数レベルの電圧信号を発生する電圧発生回路
と、 前記複数レベルの電圧信号からコモン信号を発生するコ
モン信号発生回路と、 前記複数レベルの電圧信号と表示信号からセグメント信
号を発生するセグメント信号発生回路とを備える液晶表
示体駆動回路において、 液晶表示体駆動回路に対する供給電源電圧または電池電
圧が一定電圧未満に低下したことを検出する電圧低下検
出回路を設けるとともに、 バイアス量切換用抵抗とバイアス量切換用スイッチ素
子、および前記電圧低下検出回路の検出出力により前記
バイアス量切換用スイッチ素子を制御してバイアス量を
大きくするバイアス量切換制御回路を、前記電圧発生回
路に設けたことを特徴とする液晶表示体駆動回路。1. A voltage generation circuit including a bleeder resistance circuit including a plurality of series resistors, which generates a voltage signal of a plurality of levels; a common signal generation circuit which generates a common signal from the voltage signals of a plurality of levels; In a liquid crystal display drive circuit including a level voltage signal and a segment signal generation circuit that generates a segment signal from a display signal, it is detected that the power supply voltage or the battery voltage supplied to the liquid crystal display drive circuit has dropped below a certain voltage. In addition to providing a voltage drop detection circuit, a bias amount switching resistor and a bias amount switching switch element, and a bias amount switching circuit that controls the bias amount switching switch element by the detection output of the voltage drop detection circuit to increase the bias amount. A liquid crystal display drive circuit, wherein a control circuit is provided in the voltage generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198111A JP2866505B2 (en) | 1991-08-07 | 1991-08-07 | Liquid crystal display drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198111A JP2866505B2 (en) | 1991-08-07 | 1991-08-07 | Liquid crystal display drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0540452A true JPH0540452A (en) | 1993-02-19 |
| JP2866505B2 JP2866505B2 (en) | 1999-03-08 |
Family
ID=16385660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3198111A Expired - Fee Related JP2866505B2 (en) | 1991-08-07 | 1991-08-07 | Liquid crystal display drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2866505B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351021A (en) * | 2005-06-17 | 2006-12-28 | Magnachip Semiconductor Ltd | Regulator |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63188120A (en) * | 1987-01-30 | 1988-08-03 | Sharp Corp | Lcd contrast control system |
-
1991
- 1991-08-07 JP JP3198111A patent/JP2866505B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63188120A (en) * | 1987-01-30 | 1988-08-03 | Sharp Corp | Lcd contrast control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351021A (en) * | 2005-06-17 | 2006-12-28 | Magnachip Semiconductor Ltd | Regulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2866505B2 (en) | 1999-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421038B1 (en) | Active matrix liquid crystal display | |
| KR100710279B1 (en) | Electro Luminescence Panel | |
| JP5443666B2 (en) | Circuit for liquid crystal display | |
| KR100569471B1 (en) | Display control circuit and display device | |
| US7411585B2 (en) | Driving voltage generation device and method for controlling driving voltage generation device | |
| JP2006505824A (en) | Frame buffer pixel circuit for liquid crystal display | |
| US20040239654A1 (en) | Drive circuit for light emitting elements | |
| JPH09222591A (en) | Off voltage generating circuit | |
| JPH0540451A (en) | Liquid crystal driving voltage generating circuit | |
| US5627556A (en) | Circuit for driving alternating current thin film electroluminescence device using relative potential difference | |
| US5206631A (en) | Method and apparatus for driving a capacitive flat matrix display panel | |
| JPH1031200A (en) | Divided voltage generator for liquid crystal driving | |
| US20080122826A1 (en) | Driving circuit for adjusting common voltage and liquid crystal display using same | |
| JP2866505B2 (en) | Liquid crystal display drive circuit | |
| US6897716B2 (en) | Voltage generating apparatus including rapid amplifier and slow amplifier | |
| US7292211B2 (en) | Liquid crystal display and driving circuit thereof | |
| CN210110305U (en) | Mu LED pixel driving circuit system | |
| US4998170A (en) | Direct current restorer | |
| JP3108293B2 (en) | LCD drive circuit | |
| KR100421486B1 (en) | Gate high voltage generation apparatus | |
| KR20080046934A (en) | Liquid crystal display and method of driving the same | |
| JP3160047B2 (en) | Semiconductor device | |
| JPH07199156A (en) | Liquid crystal display device | |
| JP3892798B2 (en) | Display device and drive circuit thereof | |
| KR100765514B1 (en) | Driver circuits for liquid crystal display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |