KR100765514B1 - Driver circuits for liquid crystal display panel - Google Patents

Driver circuits for liquid crystal display panel Download PDF

Info

Publication number
KR100765514B1
KR100765514B1 KR1020060002238A KR20060002238A KR100765514B1 KR 100765514 B1 KR100765514 B1 KR 100765514B1 KR 1020060002238 A KR1020060002238 A KR 1020060002238A KR 20060002238 A KR20060002238 A KR 20060002238A KR 100765514 B1 KR100765514 B1 KR 100765514B1
Authority
KR
South Korea
Prior art keywords
current
liquid crystal
crystal display
amplifier
display panel
Prior art date
Application number
KR1020060002238A
Other languages
Korean (ko)
Other versions
KR20070074281A (en
Inventor
이승훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060002238A priority Critical patent/KR100765514B1/en
Publication of KR20070074281A publication Critical patent/KR20070074281A/en
Application granted granted Critical
Publication of KR100765514B1 publication Critical patent/KR100765514B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21F—SAFETY DEVICES, TRANSPORT, FILLING-UP, RESCUE, VENTILATION, OR DRAINING IN OR OF MINES OR TUNNELS
    • E21F11/00—Rescue devices or other safety devices, e.g. safety chambers or escape ways
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/32—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing
    • E06B3/34—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing with only one kind of movement
    • E06B3/36—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing with only one kind of movement with a single vertical axis of rotation at one side of the opening, or swinging through the opening
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/32—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing
    • E06B3/34—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing with only one kind of movement
    • E06B3/42—Sliding wings; Details of frames with respect to guiding
    • E06B3/46—Horizontally-sliding wings
    • E06B3/4636—Horizontally-sliding wings for doors
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/32—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing
    • E06B3/48—Wings connected at their edges, e.g. foldable wings
    • E06B3/481—Wings foldable in a zig-zag manner or bi-fold wings
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B7/00—Special arrangements or measures in connection with doors or windows
    • E06B7/28—Other arrangements on doors or windows, e.g. door-plates, windows adapted to carry plants, hooks for window cleaners
    • E06B7/32—Serving doors; Passing-through doors ; Pet-doors

Landscapes

  • Engineering & Computer Science (AREA)
  • Mining & Mineral Resources (AREA)
  • Business, Economics & Management (AREA)
  • Health & Medical Sciences (AREA)
  • Emergency Management (AREA)
  • Pulmonology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Geology (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 디스플레이 패널에 관한 것으로, 더욱 상세하게는 액정 디스플레이 패널을 구동하기 위한 구동 드라이버 회로에 관한 것이다.The present invention relates to a liquid crystal display panel, and more particularly, to a drive driver circuit for driving a liquid crystal display panel.

본 발명에 따른 액정 디스플레이 패널 구동 회로는 증폭기의 출력단의 전류와 공통전압의 전류에 의하여 액정 디스플레이 패널의 명암을 조절하는 구동 회로에 있어서, 증폭기의 출력단에 연결되며, 증폭기의 출력전류의 전류량을 증가시키는 전류 공급부 및 증폭기의 출력단에 연결되며, 증폭기의 방전전류의 전류량을 증가시키는 전류 방출부를 포함하는 것을 특징으로 이루어진다.The liquid crystal display panel driving circuit according to the present invention is a driving circuit for adjusting the contrast of the liquid crystal display panel by the current of the output terminal of the amplifier and the current of the common voltage, and is connected to the output terminal of the amplifier, and increases the amount of current of the output current of the amplifier. It is connected to the current supply unit and the output terminal of the amplifier, characterized in that it comprises a current emitter for increasing the current amount of the discharge current of the amplifier.

액정 디스플레이 패널, 구동 회로, 부하 Liquid crystal display panel, driving circuit, load

Description

액정 디스플레이 패널 구동 회로.{DRIVER CIRCUITS FOR LIQUID CRYSTAL DISPLAY PANEL}Liquid crystal display panel drive circuit. {DRIVER CIRCUITS FOR LIQUID CRYSTAL DISPLAY PANEL}

도 1은 종래의 액정 디스플레이 구동 직접회로(Liquid Crystal Display Driver Integrated Circuit)이다.1 is a conventional liquid crystal display driver integrated circuit.

도 2는 종래의 액정 디스플레이 구동 직접회로를 이용한 회로의 파형이다.2 is a waveform of a circuit using a conventional liquid crystal display driving integrated circuit.

도 3은 본 발명에 따른 액정 디스플레이 패널 구동(LDI Driver) 회로도이다.3 is a circuit diagram of an LDI driver according to the present invention.

** 도면의 주요 부분에 관한 부호의 설명 **** Explanation of symbols on main parts of the drawing **

301a 내지 301n: 증폭기(301a 내지 301n)301a to 301n: amplifiers 301a to 301n

320: 디코더320: decoder

330: 액정 디스플레이 패널330: liquid crystal display panel

340: 보상부(340)340: Compensation unit 340

350: 신호처리부(350)350: signal processing unit 350

본 발명은 액정 디스플레이 패널에 관한 것으로, 더욱 상세하게는 액정 디스플레이 패널을 구동하기 위한 구동 드라이버 회로에 관한 것이다.The present invention relates to a liquid crystal display panel, and more particularly, to a drive driver circuit for driving a liquid crystal display panel.

도 1은 종래의 액정 디스플레이 구동 직접회로(Liquid Crystal Display Driver Integrated Circuit)이다.1 is a conventional liquid crystal display driver integrated circuit.

도시된 바와 같이, LDI 드라이버는 증폭기(101a 내지 101n), 디코더(102) 및 액정 디스플레이 패널(103)을 포함한다.As shown, the LDI driver includes amplifiers 101a through 101n, decoder 102 and liquid crystal display panel 103.

<구성><Configuration>

증폭기(101a, 101n)의 (+)입력단은 전압레벨(Voltage Level)이 인가된다.Voltage levels are applied to the positive input terminals of the amplifiers 101a and 101n.

증폭기(101a, 101n)의 (-)입력단은 증폭기(101a, 101n)의 출력전압이 피드백되어 인가된다.The negative input terminals of the amplifiers 101a and 101n are fed with the output voltages of the amplifiers 101a and 101n fed back.

증폭기(101a, 101n)의 출력단은 디코더(102)의 입력단에 인가된다.The output terminals of the amplifiers 101a and 101n are applied to the input terminals of the decoder 102.

디코더(102)의 제어입력단에는 6비트 데이터가 인가된다.Six bits of data are applied to the control input terminal of the decoder 102.

디코더(102)의 출력단은 액정 디스플레이 패널(103)에 인가된다.The output terminal of the decoder 102 is applied to the liquid crystal display panel 103.

여기서, 액정 디스플레이 패널(103)의 저항(R11)과 액정 커패시터(C11)는 직렬연결되어 액정 커패시터(C11)의 일단에 공통전압(VCOM)이 인가된다.Here, the resistor R 11 of the liquid crystal display panel 103 and the liquid crystal capacitor C 11 are connected in series, and a common voltage VCOM is applied to one end of the liquid crystal capacitor C 11 .

<동작><Action>

전압레벨(Voltage Level)은 사용자가 필요한 밝기를 패널(103)에 나타내기 위한 전압레벨로 0V에서 4V까지의 전압을 64개로 분할한 각각의 전압레벨이다.Voltage level is a voltage level for displaying brightness required by the user on the panel 103, and is a voltage level obtained by dividing 64 voltages from 0V to 4V into 64 voltage levels.

즉, 64개로 분할된 각각의 전압레벨(V0 ~ V63)은 각각의 증폭기(101a 내지 101n)의 입력단에 인가된다.That is, each of the voltage levels V 0 to V 63 divided into 64 is applied to the input terminals of the respective amplifiers 101a to 101n.

각각의 증폭기(101a 내지 101n)에 의하여 증폭된 각각의 전압레벨은 디코더(102)에 인가된다.Each voltage level amplified by each of the amplifiers 101a through 101n is applied to the decoder 102.

여기서, 디코더(102)에 입력된 6비트 데이터 신호에 의하여 디코더(102)에 입력된 64개의 전압레벨 중 어느 하나를 선택하여 액정 디스플레이 패널(103)에 인가한다.Here, one of the 64 voltage levels input to the decoder 102 is selected and applied to the liquid crystal display panel 103 by the 6-bit data signal input to the decoder 102.

액정 디스플레이 패널(103)에서는 공통전압(VCOM)과 선택된 증폭기(101a 내지 101n)에 의하여 증폭된 전압레벨의 차이를 이용하여 액정 디스플레이 패널(103)의 밝기를 제어한다.In the liquid crystal display panel 103, the brightness of the liquid crystal display panel 103 is controlled by using a difference between the common voltage VCOM and a voltage level amplified by the selected amplifiers 101a to 101n.

즉, 액정 디스플레이 패널(103)에 흰색을 구현하기 위해선 액정 커패시터(C11)에 필요한 전압레벨은 4V이며, 이러한 전압을 구성하기 위하여 액정 커패시터(C11)의 전위차를 4V로만 유지해 주면 액정 디스플레이 패널(103)은 흰색이 구현된다.That is, in order to realize the white color in the liquid crystal display panel 103, the voltage level required for the liquid crystal capacitor C 11 is 4 V. In order to configure the voltage, if the potential difference of the liquid crystal capacitor C 11 is maintained at only 4 V, the liquid crystal display panel 103 is embodied in white.

따라서, 액정 디스플레이 패널(103)의 공통전압(VCOM)이 4V이면, 선택된 증폭기(101a 내지 101n)의 증폭된 전압레벨은 0V가 되고, 공통전압(VCOM)이 0V이면, 선택된 증폭기(101a 내지 101n)의 증폭된 전압레벨은 4V가 되어야 한다.Therefore, when the common voltage VCOM of the liquid crystal display panel 103 is 4V, the amplified voltage levels of the selected amplifiers 101a to 101n become 0V. When the common voltage VCOM is 0V, the selected amplifiers 101a to 101n are used. ), The amplified voltage level should be 4V.

여기서, 파형에 관한 것은 도 2에서 설명한다.Here, the waveform is explained in FIG.

도 2는 종래의 LDI 드라이버를 이용한 회로의 파형이다.2 is a waveform of a circuit using a conventional LDI driver.

도 2의 (a)에 도시된 바와 같이, 액정 디스플레이 패널(103)의 구동 펄스에 따른 이상적(ideal)인 픽셀 구동 전압 파형은 일정한 충전시간(t1)과 방전시간(t2) 이후에 안정화된 파형으로 형성된다.As shown in FIG. 2A, an ideal pixel driving voltage waveform according to a driving pulse of the liquid crystal display panel 103 is stabilized after a constant charging time t 1 and a discharge time t 2 . Is formed into a waveform.

그러나, 액정 디스플레이 패널(103)의 크기가 증가하면 할수록 RC 부하(load)가 상승하고, 상승에 따라 픽셀 구동 전압 파형의 RC 지연시간(delay time)이 증가하게 된다.However, as the size of the liquid crystal display panel 103 increases, the RC load increases, and as the rise, the RC delay time of the pixel driving voltage waveform increases.

결국, 도 2의 (b)에 도시된 바와 같이, 픽셀 구동 전압 파형의 충전시간(t3)과 방전시간(t4)이 길어지게 되어 액정 디스플레이 패널(103)의 소비전력은 증가한다.As a result, as shown in FIG. 2B, the charging time t 3 and the discharging time t 4 of the pixel driving voltage waveform become longer, thereby increasing power consumption of the liquid crystal display panel 103.

여기서, 픽셀 구동 전압 파형의 충전시간(t3)과 방전시간(t4)이 길어지게 되어 액정 디스플레이 패널(103)의 Display On Time 동안 필요한 전압레벨로 상승하지 못하게 되면 액정 디스플레이 패널(103)에 영상이 나타나지 않게 된다.Here, when the charging time t 3 and the discharging time t 4 of the pixel driving voltage waveform become longer and do not rise to the required voltage level during the display on time of the liquid crystal display panel 103, the liquid crystal display panel 103 is connected to the liquid crystal display panel 103. The picture will not appear.

상술한 문제점을 해결하기 위한 본 발명의 목적은, 액정 디스플레이 패널의 부하의 변동에 무관하도록 일정한 RC 지연시간이 나타나는 구동회로를 제공하는 데 있다.An object of the present invention for solving the above-described problems is to provide a driving circuit in which a constant RC delay time appears so as to be independent of the variation in the load of the liquid crystal display panel.

본 발명의 다른 목적은, 액정 디스플레이 패널의 구동회로의 크기를 줄이고 전체 소비전력이 감소하는데 그 목적이 있다.Another object of the present invention is to reduce the size of the driving circuit of the liquid crystal display panel and to reduce the total power consumption.

상술한 과제를 해결하기 위한 본 발명에 따른 액정 디스플레이 패널 구동 회로는 증폭기의 출력단의 전류와 공통전압의 전류에 의하여 액정 디스플레이 패널의 명암을 조절하는 구동 회로에 있어서, 상기 증폭기의 출력단에 연결되며, 상기 증폭기의 출력전류의 전류량을 증가시키는 전류 공급부; 및 상기 증폭기의 출력단에 연결되며, 상기 증폭기의 방전전류의 전류량을 증가시키는 전류 방출부;를 포함하는 것을 특징으로 한다.The liquid crystal display panel driving circuit according to the present invention for solving the above problems is connected to the output terminal of the amplifier in the driving circuit for adjusting the contrast of the liquid crystal display panel by the current of the output terminal of the amplifier and the current of the common voltage, A current supply unit for increasing an amount of current of the output current of the amplifier; And a current discharge unit connected to an output terminal of the amplifier and increasing an amount of current of the discharge current of the amplifier.

여기서, 상술한 전류 공급부는 제어입력신호에 의하여 스위칭 되는 제1 스위칭 수단을 포함하며, 상기 제1 스위칭 수단에 의하여 상기 증폭기의 출력단에 전원전압이 공급되며, 상기 전류 방출부는 제어입력신호에 의하여 스위칭 되는 제2 스위칭 수단을 포함하며, 상기 제2 스위칭 수단에 의하여 상기 증폭기의 출력단의 전류가 방출되는 것이 바람직하다.Here, the current supply unit includes a first switching means switched by a control input signal, the power supply voltage is supplied to the output terminal of the amplifier by the first switching means, the current discharge unit is switched by the control input signal And a second switching means, wherein the current of the output terminal of the amplifier is discharged by the second switching means.

여기서, 상술한 전류 공급부 또는 상기 전류 방출부 중 어느 하나만 제어입력신호에 의하여 동작하는 것을 특징으로 하는 것이 바람직하다.Here, preferably, any one of the above-described current supply unit or the current discharge unit operates by a control input signal.

여기서, 상술한 제어입력신호는 공통전압 신호의 상승 에지 신호에 의하여 트리거 되는 것이 바람직하다.Here, the above-described control input signal is preferably triggered by the rising edge signal of the common voltage signal.

여기서, 상술한 제1 스위칭 수단 또는 제2 스위칭 수단은 트랜지스터인 것이 바람직하다.Here, it is preferable that the above-mentioned 1st switching means or 2nd switching means are a transistor.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, and only the embodiments make the disclosure of the present invention complete, and the general knowledge in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 액정 디스플레이 패널 구동(LDI Driver) 회로도이다.3 is a circuit diagram of an LDI driver according to the present invention.

도 3에 도시된 바와 같이, 액정 디스플레이 패널 구동 회로는 증폭기(301a 내지 301n), 디코더(320), 액정 디스플레이 패널(330), 보상부(340) 및 신호처리부(350)를 포함한다.As shown in FIG. 3, the liquid crystal display panel driving circuit includes amplifiers 301a to 301n, a decoder 320, a liquid crystal display panel 330, a compensator 340, and a signal processor 350.

<구성><Configuration>

보상부(340)는 전류 공급부(341)와 전류 방출부(342)를 포함한다.The compensator 340 includes a current supplier 341 and a current emitter 342.

여기서, 전원공급부(341)는 제1 스위칭 수단을 포함하고, 전류 방출부(342)는 제2 스위칭 수단을 포함한다.Here, the power supply unit 341 includes a first switching means, and the current discharge unit 342 includes a second switching means.

여기서, 설명을 위하여 제1 스위칭 수단은 제1 p-트랜지스터(MP1)로, 제2 스위칭 수단은 제1 n-트랜지스터(MN1)를 예를 들어 설명한다.Here, for the sake of explanation, the first switching means is described as a first p-transistor MP 1 , and the second switching means is described with an example of the first n-transistor MN 1 .

제1 증폭기(311a)의 (+)입력단은 제1 전압레벨(V0)이 인가된다.The first voltage level V 0 is applied to the positive input terminal of the first amplifier 311a.

제1 증폭기(311a)의 (-)입력단은 제1 증폭기(311a)의 제1 출력전압 또는 제1 출력전류(IOPAMP0)이 피드백되어 인가된다.The (−) input terminal of the first amplifier 311a is fed back with a first output voltage or a first output current I OPAMP0 of the first amplifier 311a.

제1 증폭기(311a)의 출력단은 제1 노드(NODE1)에 연결된다.The output terminal of the first amplifier 311a is connected to the first node NODE 1 .

제1 p-트랜지스터(MP1)의 소오스 단자는 제1 노드(NODE1)에 연결되며, 제1 p-트랜지스터(MP1)의 드레인 단자는 드레인 전압(DDVDH)이 인가된다.A source terminal of the first p-transistor MP 1 is connected to the first node NODE 1 , and a drain voltage DDVDH is applied to the drain terminal of the first p-transistor MP 1 .

제1 n-트랜지스터(MN1)의 드레인 단자는 제1 노드(NODE1)에 연결되며, 제1 n-트랜지스터(MN1)의 소오스 단자는 소오스 전압(VSSA)이 인가된다.A drain terminal of the first n-transistor MN 1 is connected to the first node NODE 1 , and a source voltage VSSA is applied to the source terminal of the first n-transistor MN 1 .

디코더(320)의 제1 입력단은 제1 노드(NODE1)와 연결된다.The first input terminal of the decoder 320 is connected to the first node NODE 1 .

여기서, 제1 전압레벨(V0)에 관하여 제1 증폭기, 제1 p,n-트랜지스터(MP1, MN1) 및 제1 노드(NODE1)에 관해서만 설명하였으나, 당업자라면 이러한 연결관계가 다수의 전압레벨(V0 내지 V63)에 따라 다수의 트랜지스터(MP1 내지 MP63, MN1 내지 MN63) 및 다수의 노드(NODE0 내지 NODE63)에 상술한 방법으로 연결되어 병렬로 제어입력단에 인가되는 제어신호만큼 형성되는 것이라는 것을 알 수 있을 것이다.Here, only the first amplifier, the first p, n-transistors MP 1 and MN 1 and the first node NODE 1 have been described with respect to the first voltage level V 0 . According to the plurality of voltage levels (V 0 to V 63 ) and connected to the plurality of transistors (MP 1 to MP 63 , MN 1 to MN 63 ) and the plurality of nodes (NODE 0 to NODE 63 ) in the above-described manner and controlled in parallel. It will be appreciated that it is formed as much as the control signal applied to the input terminal.

여기서, 제어비트는 디코더(320)의 제어입력단에 인가되는 제어신호로 6-비트의 신호를 예로 들어 설명한다.Here, the control bit is a control signal applied to the control input terminal of the decoder 320, and a 6-bit signal will be described as an example.

제1 NOT 논리회로(351)의 입력단에는 공통전압(VCOM)이 인가된다.The common voltage VCOM is applied to an input terminal of the first NOT logic circuit 351.

제2 NOT 논리회로(352)의 입력단에는 제1 NOT 논리회로(351)의 출력신호가 인가된다.An output signal of the first NOT logic circuit 351 is applied to an input terminal of the second NOT logic circuit 352.

지연논리회로(354)의 입력단에는 공통전압(VCOM)이 인가된다.The common voltage VCOM is applied to the input terminal of the delay logic circuit 354.

NAND 논리회로(353)의 제1 입력단에는 제2 NOT 논리회로(352)의 출력신호가 인가되고, 제2 입력단에는 지연논리회로(354)의 출력신호가 인가되며, NAND 논리회로(353)의 출력단은 제1 p-트랜지스터(MP1)의 게이트 단자와 제1 n-트랜지스터(MN1)의 게이트 단자에 공통으로 인가된다.The output signal of the second NOT logic circuit 352 is applied to the first input terminal of the NAND logic circuit 353, and the output signal of the delay logic circuit 354 is applied to the second input terminal of the NAND logic circuit 353. The output terminal is commonly applied to the gate terminal of the first p-transistor MP 1 and the gate terminal of the first n-transistor MN 1 .

디코더(320)의 제어입력단에는 6-비트 데이터가 인가된다.6-bit data is applied to the control input terminal of the decoder 320.

즉, 6-비트의 데이터를 이용하여 64개의 증폭기 중 어느 하나의 출력을 선택한다.That is, the output of any one of the 64 amplifiers is selected using 6-bit data.

디코더(302)의 출력단은 액정 디스플레이 패널(330)에 인가된다.The output terminal of the decoder 302 is applied to the liquid crystal display panel 330.

여기서, 액정 디스플레이 패널(330)의 저항(R31)과 액정 커패시터(C31)는 직렬연결되며, 액정 커패시터(C31)의 일단에 공통전압(VCOM)이 인가된다.Here, the resistor R 31 and the liquid crystal capacitor C 31 of the liquid crystal display panel 330 are connected in series, and a common voltage VCOM is applied to one end of the liquid crystal capacitor C 31 .

<설명><Description>

액정 디스플레이 패널(330)에 흰색을 구현하기 위하여 제어입력신호(Input Signal)가 5V일 때 제1 증폭기(311a)의 제1 노드(NODE1)의 출력전압은 200mV가 출력되어야 한다.In order to achieve white color on the liquid crystal display panel 330, when the control input signal is 5V, the output voltage of the first node NODE 1 of the first amplifier 311a should be 200mV.

여기서, 제어입력신호(Input Signal)는 공통전압(VCOM)의 위상이 천이된 신호로, 제1 p-트랜지스터(MP1) 및 제1 n-트랜지스터(MN1)의 각각의 게이트에 공통으로 인가되어, 제어입력신호에 따라 제1 p-트랜지스터(MP1) 또는 제1 n-트랜지스터(MN1)를 구동한다.Here, the control input signal (Input Signal) is a signal whose phase of the common voltage VCOM is shifted, and is commonly applied to each gate of the first p-transistor MP 1 and the first n-transistor MN 1 . The first p-transistor MP 1 or the first n-transistor MN 1 is driven according to the control input signal.

여기서, 제1 p-트랜지스터(MP1) 및 제1 n-트랜지스터(MN1)는 동시에 구동되지 않는다.Here, the first p-transistor MP 1 and the first n-transistor MN 1 are not driven at the same time.

1. 제어입력신호(Input Signal)가 '5V'인 경우1. When input signal is '5V'

제1 p-트랜지스터(MP1)는 턴-오프(turn-off)되어 충전전류(I11)가 흐리지 않고, 제1 n-트랜지스터(MN1)는 턴-온(turn-on)되어 제1 노드(NODE1)에서 방출전류(I12)만큼 감소한다.The first p-transistor MP 1 is turned off so that the charging current I 11 is not blurred, and the first n-transistor MN 1 is turned on, so that the first p-transistor MP 1 is turned off. Decrease by the emission current I 12 at node NODE 1 .

여기서, 제1 p-트랜지스터(MP1) 및 제1 n-트랜지스터(MN1)는 드레인 전압(DDVDH)과 소오스 전압(VSSA)에서 천이하는 제어입력신호를 수신한다.Here, the first p-transistor MP 1 and the first n-transistor MN 1 receive a control input signal transitioning from the drain voltage DDVDH and the source voltage VSSA.

즉, 한 타이밍 전의 제1 노드(NODE1)에서 유지하고 있던 전압(4.5V)을 제1 증폭기(311a)의 출력전류(IOPAMP0)에서 제어입력신호에 의한 제1 n-트랜지스터(MN1)의 방출전류(I12)만큼 감소하여 제1 노드(NODE1)의 전압을 빠른 속도로 200mV로 낮추게 된다.That is, the first n-transistor MN 1 by the control input signal at the output current I OPAMP0 of the first amplifier 311a is maintained at the voltage 4.5V held by the first node NODE 1 before one timing. The emission current of I 12 is reduced to lower the voltage of the first node NODE 1 to 200 mV at a high speed.

2. 제어입력신호(Input Signal)가 '0V'인 경우2. When input signal is '0V'

제1 p-트랜지스터(MP1)는 턴-온되어 제1 노드(NODE1)에 충전전류(I11)만큼 증가되고, 제1 n-트랜지스터(MN1)는 턴-오프되어 방출전류(I12)가 흐르지 않는다.The first p-transistor MP 1 is turned on to increase the charging current I 11 at the first node NODE 1 , and the first n-transistor MN 1 is turned off to emit the current I 12 ) does not flow.

여기서, 제1 p-트랜지스터(MP1) 및 제1 n-트랜지스터(MN1)는 드레인 전압(DDVDH)과 소오스 전압(VSSA)에서 천이하는 제어입력신호를 수신한다.Here, the first p-transistor MP 1 and the first n-transistor MN 1 receive a control input signal transitioning from the drain voltage DDVDH and the source voltage VSSA.

즉, 한 타이밍 전의 제1 노드(NODE1)에서 유지하고 있던 전압(0V)을 제1 증폭기(311a)의 출력전류(IOPAM0)에서 제어입력신호에 의한 제1 p-트랜지스터(MP1)의 충전전류(I11)만큼 증가하게 되어 제1 노드(NODE1)의 전압을 빠른 속도로 4.5V로 상승하게 된다.That is, the voltage (0 V) held at the first node NODE 1 before one timing is set by the output current I OPAM0 of the first amplifier 311a to the first p-transistor MP 1 by the control input signal. As the charging current I 11 is increased, the voltage of the first node NODE 1 is rapidly increased to 4.5V.

이러한 구조에 의하여, 제1 p-트랜지스터(MP1) 및 제1 n-트랜지스터(MN1)는 제1 증폭기(311a)의 출력단인 제1 노드(NODE1)에 연결되어 충전전류(discharge; I11) 및 방출전류(charge; I12)를 제1 증폭기(311a)의 출력전류(IOPAMP0)와 합하여 액정 디스플레이 패널(330)에 공급한다.With this structure, the first p-transistor MP 1 and the first n-transistor MN 1 are connected to the first node NODE 1 , which is an output terminal of the first amplifier 311a, so that the charge current I 11 ) and the discharge current I 12 are combined with the output current I OPAMP0 of the first amplifier 311a and supplied to the liquid crystal display panel 330.

결국, 종래의 증폭기로만 액정 디스플레이 패널의 전압을 제어하는 것보다 제1 p-트랜지스터(MP1) 및 제1 n-트랜지스터(MN1)를 이용하여 비교적 간단한 구조에 의하여 제어시간 및 소비전력을 줄이는 효과가 있다.As a result, the control time and power consumption are reduced by a relatively simple structure using the first p-transistor MP 1 and the first n-transistor MN 1 , rather than controlling the voltage of the liquid crystal display panel using only a conventional amplifier. It works.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the technical configuration of the present invention described above may be modified in other specific forms by those skilled in the art to which the present invention pertains without changing its technical spirit or essential features. It will be appreciated that it may be practiced. Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

상술한 본 발명의 구성에 따르면, 구동회로에서 액정 디스플레이 패널의 구동회로에서 RC 지연시간이 부하의 변동에 무관하도록 제어하는데 그 효과가 있다.According to the configuration of the present invention described above, there is an effect in controlling the RC delay time in the driving circuit of the liquid crystal display panel irrespective of the load variation in the driving circuit.

또한, 액정 디스플레이 패널의 구동회로의 크기를 줄어들고, 전체 소비전력 이 감소하게 된다.In addition, the size of the driving circuit of the liquid crystal display panel is reduced, and the overall power consumption is reduced.

Claims (5)

증폭기의 출력단의 전류와 공통전압의 전류에 의하여 액정 디스플레이 패널의 명암을 조절하는 구동 회로에 있어서,In the driving circuit for adjusting the contrast of the liquid crystal display panel by the current of the output terminal of the amplifier and the current of the common voltage, 상기 증폭기의 출력단에 연결되며, 상기 증폭기의 출력전류의 전류량을 증가시키는 전류 공급부; 및A current supply unit connected to an output terminal of the amplifier and increasing an amount of current of the output current of the amplifier; And 상기 증폭기의 출력단에 연결되며, 상기 증폭기의 방전전류의 전류량을 증가시키는 전류 방출부를 포함하고,It is connected to the output terminal of the amplifier, and includes a current emitter for increasing the amount of current of the discharge current of the amplifier, 상기 전류 공급부는 제어입력신호에 의하여 스위칭 되는 제1 스위칭 수단을 포함하며, 상기 제1 스위칭 수단에 의하여 상기 증폭기의 출력단에 전원전압이 공급되며,The current supply unit includes a first switching means switched by a control input signal, the power supply voltage is supplied to the output terminal of the amplifier by the first switching means, 상기 전류 방출부는 제어입력신호에 의하여 스위칭 되는 제2 스위칭 수단을 포함하며, 상기 제2 스위칭 수단에 의하여 상기 증폭기의 출력단의 전류가 방출되는 것 포함하고,The current discharging unit includes a second switching means switched by a control input signal, wherein the current of the output terminal of the amplifier is discharged by the second switching means, 상기 제어입력신호는 공통전압 신호의 상승 에지 신호에 의하여 트리거 되는 것을 특징으로 하는, 액정 디스플레이 패널 구동 회로.And the control input signal is triggered by the rising edge signal of the common voltage signal. 삭제delete 제1항에 있어서,The method of claim 1, 상기 전류 공급부 또는 상기 전류 방출부 중 어느 하나만 제어입력신호에 의하여 동작하는 것을 특징으로 하는, 액정 디스플레이 패널 구동 회로.Wherein only one of the current supply unit or the current discharge unit operates by a control input signal. 삭제delete 제1항에 있어서,The method of claim 1, 상기 제1 스위칭 수단 또는 제2 스위칭 수단은 트랜지스터인 것을 특징으로 하는, 액정 디스플레이 패널 구동 회로.And said first switching means or second switching means is a transistor.
KR1020060002238A 2006-01-09 2006-01-09 Driver circuits for liquid crystal display panel KR100765514B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060002238A KR100765514B1 (en) 2006-01-09 2006-01-09 Driver circuits for liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002238A KR100765514B1 (en) 2006-01-09 2006-01-09 Driver circuits for liquid crystal display panel

Publications (2)

Publication Number Publication Date
KR20070074281A KR20070074281A (en) 2007-07-12
KR100765514B1 true KR100765514B1 (en) 2007-10-10

Family

ID=38508478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002238A KR100765514B1 (en) 2006-01-09 2006-01-09 Driver circuits for liquid crystal display panel

Country Status (1)

Country Link
KR (1) KR100765514B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105334651B (en) * 2015-12-07 2019-03-26 深圳市华星光电技术有限公司 Liquid crystal display, display device and public electrode voltages adjusting method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0688955A (en) * 1992-09-08 1994-03-29 Fujitsu Ltd Analog liquid crystal display device
US6567327B2 (en) 2000-08-10 2003-05-20 Nec Corporation Driving circuit, charge/discharge circuit and the like
KR20030083075A (en) * 2002-04-19 2003-10-30 주식회사 하이닉스반도체 Low power tft lcd source driver
WO2005057545A1 (en) 2003-12-08 2005-06-23 Koninklijke Philips Electronics N.V. Display device driving circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0688955A (en) * 1992-09-08 1994-03-29 Fujitsu Ltd Analog liquid crystal display device
US6567327B2 (en) 2000-08-10 2003-05-20 Nec Corporation Driving circuit, charge/discharge circuit and the like
KR20030083075A (en) * 2002-04-19 2003-10-30 주식회사 하이닉스반도체 Low power tft lcd source driver
WO2005057545A1 (en) 2003-12-08 2005-06-23 Koninklijke Philips Electronics N.V. Display device driving circuit

Also Published As

Publication number Publication date
KR20070074281A (en) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100438205B1 (en) Driving circuit, charge/discharge circuit and liquid crystal display device
US9892703B2 (en) Output circuit, data driver, and display device
KR100297140B1 (en) A liquid crystal display driving circuit with low power consumption and precise voltage output
KR100212585B1 (en) Circuits systems and methods for reducing power loss during transfer of data across a conductive line
KR101832491B1 (en) Output circuit, data driver, and display device
JP5057828B2 (en) Display device
JP3666423B2 (en) Driving circuit
JP4641215B2 (en) Load driving circuit, integrated circuit, and plasma display
US8564531B2 (en) Electronic apparatus and method of driving the same
JPWO2010018706A1 (en) Capacitive load driving circuit and display device having the same
JP4831657B2 (en) Semiconductor integrated circuit for liquid crystal display drive
JPWO2003007477A1 (en) Level conversion circuit
US7573451B2 (en) Sample hold circuit and image display device using the same
US6960953B2 (en) Semiconductor circuit device
WO2017012139A1 (en) Multiple timing generation circuit and liquid crystal display
KR100765514B1 (en) Driver circuits for liquid crystal display panel
JP2006279883A (en) Driver circuit
US10135444B2 (en) Semiconductor device with booster part, and booster
JP2011135150A (en) D/a converter circuit, and voltage supply control method therefor
KR101750537B1 (en) Circuit for common electrode voltage generation
US20070268282A1 (en) System for driving columns of a liquid crystal display
JP2005311790A (en) Signal level conversion circuit and liquid crystal display device using this circuit
US7545170B2 (en) Source driver and level shifting method thereof
US7847603B2 (en) Driving circuits in electronic device
EP1089433B1 (en) A method and apparatus for level shifting

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee