JPH0538162A - インバータ装置 - Google Patents

インバータ装置

Info

Publication number
JPH0538162A
JPH0538162A JP3186252A JP18625291A JPH0538162A JP H0538162 A JPH0538162 A JP H0538162A JP 3186252 A JP3186252 A JP 3186252A JP 18625291 A JP18625291 A JP 18625291A JP H0538162 A JPH0538162 A JP H0538162A
Authority
JP
Japan
Prior art keywords
capacitor
inverter
inductor
full
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3186252A
Other languages
English (en)
Other versions
JP3163656B2 (ja
Inventor
Minoru Maehara
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP18625291A priority Critical patent/JP3163656B2/ja
Publication of JPH0538162A publication Critical patent/JPH0538162A/ja
Application granted granted Critical
Publication of JP3163656B2 publication Critical patent/JP3163656B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】インピーダンス要素とインバータ要素及びスイ
ッチング素子を介して交流電源から入力電流を通電して
入力力率を改善する回路を設けたインバータ装置におい
て、制御される条件に関係なく、入力電流の不連続を無
くすと共に、入力電流の高調波成分を低減させる。 【構成】全波整流器DBの整流出力電圧に重畳する方向
のインピーダンス要素の電圧V4を抑制する手段を設け
た。 【効果】入力電流の不連続を無くして、入力電流の高調
波成分を少なくできる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、交流電源を整流平滑し
た直流電圧を高周波に変換して負荷に供給するインバー
タ装置に関するものである。
【0002】
【従来の技術】図18は従来のインバータ装置(特願平
2−327324号)の回路図である。以下、その回路
構成について説明する。全波整流器DBの交流入力端子
には、交流電源Vsが接続されている。全波整流器DB
の直流出力端子には、ダイオードD3を介して平滑コン
デンサC1が接続されている。平滑コンデンサC1に
は、トランジスタQ1,Q2の直列回路が接続されてい
る。各トランジスタQ1,Q2には、それぞれダイオー
ドD1,D2が逆並列接続されている。トランジスタQ
2の両端には、インダクタL1とコンデンサC3を介し
て放電灯Laのフィラメントの電源側端子が接続されて
いる。放電灯Laのフィラメントの非電源側端子間に
は、コンデンサC2が並列接続されている。全波整流器
DBの直流出力端子には、インダクタL2とコンデンサ
C4、インダクタL1及びトランジスタQ2の直列回路
が接続されている。
【0003】以下、上記回路の動作について説明する。
まず、インバータの動作について説明する。インバータ
は、トランジスタQ1,Q2とダイオードD1,D2、
インダクタL1、コンデンサC2,C3及び放電灯La
で構成されている。トランジスタQ1,Q2が高速度で
交互にオン・オフし、平滑コンデンサC1の直流電圧を
高周波に変換して、放電灯Laを高周波点灯させる。コ
ンデンサC2は放電灯Laのフィラメントの予熱電流通
電経路を構成しており、また、インダクタL1との共振
用コンデンサも兼ねている。コンデンサC3は直流成分
カット用の結合コンデンサである。
【0004】本回路の特徴は、インバータの振動要素で
あるインダクタL1とスイッチング用のトランジスタQ
2の直列回路を、インダクタL2とコンデンサC4の直
列回路を介して全波整流器DBの直流出力端子に接続し
たことである。このため、トランジスタQ2がオンする
と、整流器DB、インダクタL2、コンデンサC4、イ
ンダクタL1、トランジスタQ2の経路で入力電流が流
れる。インダクタL2、コンデンサC4、インダクタL
1は振動系を構成しており、いずれ電流の向きは反転す
る。反転した電流は、コンデンサC4、インダクタL
2、ダイオードD3、トランジスタQ1、インダクタL
1を通る第1の経路、又は、コンデンサC4、インダク
タL2、ダイオードD3、コンデンサC1、コンデンサ
C3、放電灯La、コンデンサC4を通る第2の経路を
流れ、コンデンサC4の電荷を放出する。第1又は第2
のいずれの経路を通るかは、インダクタL2、コンデン
サC4、インダクタL1の共振周波数とスイッチング周
波数によって決まる。
【0005】以上の過程は交流電源Vsの商用周期の全
区間にわたって繰り返されるので、入力電流が常に流れ
ることになる。したがって、入力力率が高くなる。ま
た、適当なフィルター回路を入力側に付加し、高周波成
分を除去した入力電流波形は、高調波成分の少ない正弦
波に近い波形とすることができる。また、本回路におい
て、インバータの振動要素であるインダクタL1は、入
力力率改善回路とインバータの両方から共用されてい
る。したがって、インダクタL1にはDC−DC変換、
DC−AC変換という2つの変換過程を通らず、整流器
DBからの電流の一部が直接的に流れるので、回路の総
合効率が高くなり、比較的小型で小容量のインバータ装
置には適した回路方式であった。
【0006】
【発明が解決しようとする課題】ところが、上述の従来
例においては、或る条件の下で、入力電流に不連続点が
生じることが分かった。図19は交流電源Vsと整流器
DBの間に適当なフィルター回路を挿入した場合につい
て、各部の波形を示している。図中、V4はコンデンサ
C4の電圧、Idは全波整流器DBの出力電流である。
この波形図に示すように、入力電流Iinは、入力電圧
Vinが0Vのときに0とならず、この点で不連続とな
る。このように、入力電流Iinが不連続になると、入
力電流の高調波成分が大きくなるという問題がある。
【0007】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、インバータの振動
要素及びスイッチング素子を介して交流電源から入力電
流を通電して入力力率を改善する回路を設けたインバー
タ装置において、制御される条件に関係なく、入力電流
の不連続を無くすと共に、入力電流の高調波成分を低減
させることにある。
【0008】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図1に示すように、交流電源
Vsを全波整流する全波整流器DBと、全波整流器DB
の直流出力端子にダイオードD3を介して接続される平
滑コンデンサC1と、平滑コンデンサC1の両端に直列
的に接続されて交互にオン・オフされる第1及び第2の
トランジスタQ1,Q2と、第1及び第2のトランジス
タQ1,Q2の逆並列ダイオードD1,D2と、全波整
流器DBの直流出力端子とダイオードD3の接続点に一
端を接続されたインピーダンス要素(インダクタL2と
コンデンサC4の直列回路)と、第1及び第2のトラン
ジスタQ1,Q2の接続点と前記インピーダンス要素の
他端との間に接続された第1のインバータ要素(インダ
クタL1)と、全波整流器DBの直流出力端子と平滑コ
ンデンサC1の接続点と前記インピーダンス要素の他端
との間に接続された第2のインバータ要素(負荷Fとコ
ンデンサC2,C3)とを備えるインバータ装置におい
て、前記全波整流器DBの整流出力電圧に重畳する方向
の前記インピーダンス要素の電圧V4を抑制する手段を
設けたことを特徴とするものである。
【0009】
【作用】以下、本発明の作用を図1に基づいて説明す
る。図1の回路は、図18に示した従来例の回路と実質
的には同じであり、交流電源Vsと全波整流器DBの間
に、コンデンサC5,C6とトランスL3よりなるフィ
ルター回路を挿入した点と、負荷Fを放電灯Laに限定
していない点が異なるのみである。図に示すように、平
滑コンデンサC1の電圧をV1、インピーダンス要素に
含まれるコンデンサC4の電圧をV4とする。また、交
流電源Vsからの入力電圧をVin、入力電流をIin
とし、全波整流器DBの出力電流をIdとする。
【0010】本発明者の研究によれば、入力電流に不連
続を生じる原因はコンデンサC4に発生する電圧が電源
電圧に重畳するためである。トランジスタQ2がオンの
とき、整流器DBから、インダクタL2、コンデンサC
4、インダクタL1、トランジスタQ2を経て、整流器
DBに戻る経路で電流が流れる。トランジスタQ2がオ
フすると、残留エネルギーにより暫くは整流器DBか
ら、インダクタL2、コンデンサC4、インダクタL
1、ダイオードD1、コンデンサC1を経て、整流器D
Bに戻る経路で電流が流れて、インダクタL2とコンデ
ンサC4に流れる電流の向きは同じである。
【0011】次に、トランジスタQ1がオンすると、コ
ンデンサC4から、インダクタL2、ダイオードD3、
トランジスタQ1、インダクタL1を経て、コンデンサ
C4に戻る経路で、電流が流れる。このとき、コンデン
サC4とインダクタL2,L1は共振系を形成してい
る。トランジスタQ1がオフすると、残留エネルギーに
より暫くはインダクタL1、コンデンサC4、インダク
タL2、ダイオードD3、コンデンサC1、ダイオード
D2を経て、インダクタL1に戻る経路で電流が流れ
る。このとき、コンデンサC4は、図中の矢印で示した
電圧V4の向きに充電され、次にトランジスタQ2がオ
ンして、入力電流を流すときに、この電圧V4が電源電
圧に重畳することになる。特に、入力電圧が低いとき
に、この作用が顕著となり、図19に示したような入力
電流Iinの不連続となって現れる。そこで、本発明で
は、図1の破線で囲まれたコンデンサC4の電圧V4、
特に電源電圧に重畳する向きに生じる電圧を抑制する手
段を設けることで、入力電流の不連続という不都合を解
消したものである。
【0012】以上は、交流電源Vsからの入力電流につ
いての説明であり、インバータとしては、トランジスタ
Q1がオンのとき、コンデンサC1から、トランジスタ
Q1、インダクタL1、コンデンサC3、負荷Fとコン
デンサC2を経てコンデンサC1に戻る経路で電流が流
れ、また、トランジスタQ2がオンのときには、コンデ
ンサC3から、インダクタL1、トランジスタQ2、負
荷FとコンデンサC2を経てコンデンサC3に戻る経路
で電流が流れる。そして、トランジスタQ1とQ2が交
互にオン・オフすることにより、負荷Fに高周波電流が
供給されるものである。
【0013】
【実施例】図2は本発明の第1の実施例の回路図であ
る。本回路は、図1に示す本発明の基本構成において、
コンデンサC4の両端にダイオードD4を図示された極
性で並列接続したものである。このダイオードD4が存
在することにより、コンデンサC4が図中の矢印で示し
た電圧V4の正の向きに充電されるべきところを、その
充電電流がダイオードD4を介してバイパスされること
になり、コンデンサC4は上記の向きには充電されな
い。したがって、トランジスタQ2がオンしたとき、整
流器DBの整流出力電圧にコンデンサC4の電圧V4が
重畳されることはなく、図19に示したような入力電流
Iinの不連続は無くなる。
【0014】図3は本実施例の各部の波形図である。こ
のように、入力電流Iinの不連続が無くなり、入力電
流Iinは入力電圧Vinに略比例した相似形となり、
入力電流の高調波成分が少なくなる。また、入力力率が
高いことは言うまでもない。
【0015】図4は本発明の第2の実施例の回路図であ
る。本実施例では、コンデンサC4の電圧を抑制する手
段として、コンデンサC4に直列にダイオードD4とス
イッチ手段SWを設けたものである。交流電源Vsから
入力電流が流れるときには、ダイオードD4を介して通
電し、電流が反転して、コンデンサC4を図中の矢印V
4の正の向きに充電する方向となったときには、制御回
路Kによりスイッチ手段SWをオフ制御する。したがっ
て、コンデンサC4には電源に重畳する向きの電圧V4
は充電されず、入力電流の不連続は無くなり、入力電流
の高調波成分が少なくなる。
【0016】図4に示した実施例の一変形例を図5に示
す。この回路は、図4に示した実施例において、各素子
の接続を上下入れ換えたものであり、動作的には図4に
示した実施例と全く同じである。この場合には、トラン
ジスタQ1がオンしたときに、整流器DBからトランジ
スタQ1、インダクタL1、インダクタL2、コンデン
サC4、ダイオードD4を経て、整流器DBに戻る経路
で入力電流が流れる。トランジスタQ1がオフした後
は、適切なタイミングで制御回路Kによりスイッチ手段
SWをオフ制御すれば良い。これにより入力電流の不連
続が無くなり、入力電流の高調波成分が少なくなる効果
については、図4に示した実施例と同様である。なお、
以上の説明から明らかなように、スイッチ手段SWが双
方向性スイッチであれば、必ずしもダイオードD4は必
要ではない。
【0017】図6は本発明の第3の実施例の回路図であ
る。本実施例では、コンデンサC4の電圧V4を抑制す
る手段として、トランジスタQ1,Q2のスイッチング
周波数を変える周波数制御回路Kfを設けたものであ
る。図1に示した回路の作用説明で述べたように、トラ
ンジスタQ1がオフした後、インダクタL1,L2とコ
ンデンサC4は共振系を形成している。そこで、トラン
ジスタQ1,Q2のスイッチング周波数を変えることに
より、共振系の共振状態を制御し、コンデンサC4の電
圧V4を抑えることが可能である。実際には、共振系の
固有共振周波数よりもスイッチング周波数を遠ざけれ
ば、共振作用が弱まるので、コンデンサC4の電圧V4
も抑えられる。例えば、スイッチング周波数を共振系の
固有共振周波数よりもかなり高く設定すれば、コンデン
サC4の電圧V4は小さくできる。これにより、入力電
流の不連続が無くなり、入力電流の高調波成分が少なく
なることについては、上述の通りである。
【0018】図7は本発明の第4の実施例の回路図であ
る。本実施例では、コンデンサC4の電圧V4を抑制す
る手段として、コンデンサC4と並列にコンデンサC5
とスイッチ手段SWの直列回路を接続したものである。
トランジスタQ2がオンして、入力電流が流れるタイミ
ングでは、制御回路Kによりスイッチ手段SWをオフ制
御して、コンデンサC4のみを介して入力電流が流れる
ようにする。次に、トランジスタQ1がオンして、電流
が反転したら、制御回路Kによりスイッチ手段SWをオ
ン制御して、等価的にコンデンサC4の容量を大きくす
る。このようにすれば、コンデンサC4に充電される電
圧V4は低くなるので、電源電圧に重畳される作用は緩
和される。したがって、入力電流の不連続の問題が改善
される。なお、コンデンサC5に直列に小さなインダク
タンスを挿入すれば、スイッチ手段SWのオン時のノイ
ズが低減されるので好都合である。
【0019】図8は本発明の第5の実施例の回路図であ
る。本実施例は図2に示した第1の実施例の応用例であ
り、図2の回路からインダクタL2を除去した構成を有
している。この場合にも、図18に示した従来例と同様
の問題が生じるものであるが、本実施例では、コンデン
サC4に並列にダイオードD4を図示された極性で接続
して、電圧V4の上昇を抑えることにより、従来例の問
題点を解決している。なお、このようなインダクタL2
を省略した構成において、コンデンサC4の電圧V4を
抑制する手段として、上述の第2、第3、第4の各実施
例で示した手段を用いても良いことは言うまでもない。
【0020】図9は本発明の第6の実施例の回路図であ
る。本実施例も図2に示した第1の実施例のさらに他の
応用例であり、上述の図8に示した回路において、直流
成分カット用のコンデンサC3の接続箇所を変更した構
成を有している。この構成においても、トランジスタQ
1がオンしたときに、インダクタL1とコンデンサC
3,C4が共振系を形成し、コンデンサC4には電圧V
4が矢印で示す正の向きに充電されて、電源電圧に重畳
されることになる。したがって、やはり入力電流に不連
続点が現れる場合がある。そこで、本実施例では、コン
デンサC4に並列にダイオードD4を図示された極性で
接続して、第1の実施例と同様の原理により、電源電圧
に重畳される電圧V4がコンデンサC4に充電されるこ
とを防止している。したがって、入力電流の不連続点が
無くなり、入力力率が高く、入力電流の高調波成分が少
なくなるという効果が得られる。なお、このようなコン
デンサC3の接続箇所を変更した構成において、コンデ
ンサC4の電圧V4を抑制する手段として、上述の第
2、第3、第4の各実施例で示した手段を用いても良い
ことは言うまでもない。
【0021】図9に示した実施例の一変形例を図10に
示す。この回路は、図9に示した実施例において、コン
デンサC4と直列にインダクタL2を接続した構成を有
している。その動作については、図9に示した実施例と
殆ど変わらない。
【0022】図11は本発明の第7の実施例の回路図で
ある。本実施例は図4に示した第2の実施例の応用例で
あり、図4の回路と比較すると、コンデンサC2,C3
と負荷Fよりなる回路と、インダクタL1の接続箇所を
入れ換えた構成となっている。この場合には、入力電流
は、トランジスタQ2がオンしたときに、整流器DBか
ら、インダクタL2、コンデンサC4、ダイオードD
4、コンデンサC3、負荷FとコンデンサC2、トラン
ジスタQ2を経て、整流器DBに戻る経路で流れる。イ
ンダクタL2とコンデンサ4の電流が反転した後、図4
に示した第2の実施例と同様に、コンデンサC4が電圧
V4の正の向きに充電され始めるが、このときに、制御
回路Kによりスイッチ手段SWをオフ制御する。これに
よって、電源電圧に重畳される電圧が抑制されるので、
入力電流の不連続は無くなり、高入力力率で、入力電流
の高調波成分は少なくなる。
【0023】図12は本発明の第8の実施例の回路図で
ある。本実施例は図2に示した第1の実施例の応用例で
あり、図2の回路と比較すると、コンデンサC2,C3
及び負荷Fよりなる回路の接続箇所を変更した構成とな
っている。以下、ダイオードD4が無い場合の動作につ
いて簡単に説明する。まず、トランジスタQ2がオンの
ときには、整流器DBから、インダクタL2、コンデン
サC4、インダクタL1、トランジスタQ2を経て、整
流器DBに戻る経路で電流が流れる。トランジスタQ2
がオフすると、残留エネルギーにより暫くは整流器DB
から、インダクタL2、コンデンサC4、インダクタL
1、ダイオードD1、コンデンサC1を介して整流器D
Bに戻る経路で電流が流れて、インダクタL2とコンデ
ンサC4には同じ向きに電流が流れる。次に、トランジ
スタQ1がオンすると、コンデンサC4から、インダク
タL2、ダイオードD3、トランジスタQ1、インダク
タL1を経て、コンデンサC4に戻る経路で電流が流れ
る。このとき、コンデンサC4とインダクタL2,L1
は共振系を形成している。トランジスタQ1がオフする
と、残留エネルギーにより暫くはインダクタL1から、
コンデンサC4、インダクタL2、ダイオードD3、コ
ンデンサC1、ダイオードD2を経て、インダクタL1
に戻る経路で電流が流れる。このとき、コンデンサC4
は図中の矢印で示した電圧V4の正の向きに充電され、
次にトランジスタQ2がオンして、入力電流を流すとき
に、この電圧V4が電源電圧に重畳することになる。
【0024】このように、回路構成は少し異なるが、動
作は図18に示した従来例と非常に良く似ている。した
がって、図2に示した第1の実施例と同様に、コンデン
サC4にダイオードD4を並列に接続して、電源電圧に
重畳する方向の電圧V4をコンデンサC4に発生させな
いようにする。このようにすれば、入力電流の不連続は
無くなり、高入力力率で、入力電流の高調波成分を少な
くすることができる。なお、図12の回路において、イ
ンダクタL2を省略した回路構成でも殆ど同様の効果が
得られる。
【0025】図13は本発明の第9の実施例の回路図で
ある。本実施例は図4に示した第2の実施例の応用例で
あり、図4の回路と比較すると、インダクタL1とコン
デンサC2,C3及び負荷Fよりなるインバータ負荷を
下側のトランジスタQ2に代えて上側のトランジスタQ
1の両端に接続した構成となっている。トランジスタQ
2がオンすると、全波整流器DBから、インダクタL
2、コンデンサC4、ダイオードD4、負荷Fとコンデ
ンサC2、トランジスタQ2を経て、全波整流器DBに
戻る経路で入力電流が流れる。次に、トランジスタQ1
がオンすると、インダクタL2とコンデンサC4の電流
が反転し、コンデンサC4に電源電圧に重畳する向きの
電圧V4が発生するようになるが、そのタイミングで制
御回路Kによりスイッチ手段SWをオフする。このよう
に制御すれば、入力電流の不連続は無くなり、高入力力
率で、入力電流の高調波成分を少なくすることができ
る。
【0026】図14は本発明の第10の実施例の回路図
である。本実施例は図6に示した第3の実施例の応用例
であり、図6の回路と比較すると、インダクタL1とコ
ンデンサC2,C3及び負荷Fよりなるインバータ負荷
を下側のトランジスタQ2に代えて上側のトランジスタ
Q1の両端に接続した構成となっている。この回路で
は、コンデンサC4の電圧V4を抑制する手段として、
トランジスタQ1,Q2のスイッチング周波数を変える
周波数制御回路Kfを設けている。トランジスタQ1,
Q2のスイッチング周波数を変えることにより、共振系
の共振状態を制御し、コンデンサC4の電圧V4を抑え
ることが可能である。実際には、共振系の固有共振周波
数よりもスイッチング周波数を遠ざければ、共振作用が
弱まるので、コンデンサC4の電圧V4も抑えられる。
これにより、入力電流の不連続が無くなり、入力電流の
高調波成分が少なくなる。
【0027】図15は本発明の第11の実施例の回路図
である。本実施例は図7に示した第4の実施例の応用例
であり、図7の回路と比較すると、インダクタL1とコ
ンデンサC2,C3及び負荷Fよりなるインバータ負荷
を下側のトランジスタQ2に代えて上側のトランジスタ
Q1の両端に接続した構成となっている。この回路で
は、コンデンサC4の電圧V4を抑制する手段として、
コンデンサC4と並列にコンデンサC5とスイッチ手段
SWの直列回路を接続したものである。トランジスタQ
2がオンして、入力電流が流れるタイミングでは、制御
回路Kによりスイッチ手段SWをオフ制御して、コンデ
ンサC4のみを介して入力電流が流れるようにする。次
に、トランジスタQ1がオンして、電流が反転したら、
制御回路Kによりスイッチ手段SWをオン制御して、コ
ンデンサC5をコンデンサC4に並列接続し、等価的に
コンデンサC4の容量を大きくする。このようにすれ
ば、コンデンサC4に充電される電圧V4は低くなるの
で、電源電圧に重畳される作用は緩和される。したがっ
て、入力電流の不連続の問題が改善される。
【0028】なお、本発明の技術的範囲は上述の実施例
に限定されるものではなく、図16又は図17に示す構
成のインバータ装置に広く適用できる。図16の回路で
は、下側のトランジスタQ2と並列に第1及び第2のイ
ンバータ要素X,Yの直列回路を接続している。また、
図17の回路では、上側のトランジスタQ1と並列に第
1及び第2のインバータ要素X,Yの直列回路を接続し
ている。いずれの回路においても、第1及び第2のイン
バータ要素X,Yの接続点と、全波整流器DBとダイオ
ードD3の接続点との間には、インピーダンス要素Zが
接続されており、このインピーダンス要素Zはコンデン
サC4を含んでいる。そして、インピーダンス要素Zの
コンデンサC4は第1及び第2のインバータ要素X,Y
と共に共振系を形成しており、その共振電流によりコン
デンサC4に電源電圧と重畳する向きに電圧V4が発生
するが、この電圧V4を抑制する手段を設けることで、
入力電流の不連続を無くし、入力電流の高調波成分を少
なくすることができる。
【0029】また、本発明では、負荷Fを特に限定して
いないが、例えば、放電灯を負荷とした場合には、高入
力力率で、入力電流の高調波成分の少ない高周波点灯装
置を実現できる。他に、白熱電球の制御や電動機の制
御、電源装置等、広範囲にわたる応用が可能である。
【0030】
【発明の効果】本発明では、交流電源を全波整流し、ダ
イオードを介して平滑コンデンサに得られた直流電圧
を、逆並列ダイオードを備える第1及び第2のスイッチ
ング素子の直列回路でスイッチングし、第1及び第2の
スイッチング素子の接続点から第1のインバータ要素を
介して、全波整流器の直流出力端子とダイオードの接続
点に少なくともコンデンサを含むインピーダンス要素を
接続すると共に、平滑コンデンサと前記ダイオード又は
前記全波整流器の直流出力端子の接続点に第2のインバ
ータ要素を接続したインバータ装置において、前記全波
整流器の整流出力電圧に重畳する方向の前記インピーダ
ンス要素の電圧を抑制する手段を設けたものであるか
ら、入力電流の不連続を無くして、入力電流の高調波成
分を少なくすることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の基本構成を示す回路図である。
【図2】本発明の第1の実施例の回路図である。
【図3】本発明の第1の実施例の動作を示す波形図であ
る。
【図4】本発明の第2の実施例の回路図である。
【図5】本発明の第2の実施例の一変形例の回路図であ
る。
【図6】本発明の第3の実施例の回路図である。
【図7】本発明の第4の実施例の回路図である。
【図8】本発明の第5の実施例の回路図である。
【図9】本発明の第6の実施例の回路図である。
【図10】本発明の第6の実施例の一変形例の回路図で
ある。
【図11】本発明の第7の実施例の回路図である。
【図12】本発明の第8の実施例の回路図である。
【図13】本発明の第9の実施例の回路図である。
【図14】本発明の第10の実施例の回路図である。
【図15】本発明の第11の実施例の回路図である。
【図16】請求項1記載の構成を示すブロック回路図で
ある。
【図17】請求項2記載の構成を示すブロック回路図で
ある。
【図18】従来例の回路図である。
【図19】従来例の動作を示す波形図である。
【符号の説明】
D1,D2,D3 ダイオード C1,C2,C3 コンデンサ C4,C5,C6 コンデンサ Q1,Q2 トランジスタ L1,L2 インダクタ L3 トランス Vs 交流電源 DB 全波整流器 F 負荷

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 交流電源を全波整流する全波整流器
    と、全波整流器の直流出力端子にダイオードを介して接
    続される平滑コンデンサと、平滑コンデンサの両端に直
    列的に接続されて交互にオン・オフされる第1及び第2
    のスイッチング素子と、第1及び第2のスイッチング素
    子の逆並列ダイオードと、全波整流器の直流出力端子と
    ダイオードの接続点に一端を接続されて少なくともコン
    デンサを含むインピーダンス要素と、第1及び第2のス
    イッチング素子の接続点と前記インピーダンス要素の他
    端との間に接続された第1のインバータ要素と、全波整
    流器の直流出力端子と平滑コンデンサの接続点と前記イ
    ンピーダンス要素の他端との間に接続された第2のイン
    バータ要素とを備えるインバータ装置において、前記全
    波整流器の整流出力電圧に重畳する方向の前記インピー
    ダンス要素の電圧を抑制する手段を設けたことを特徴と
    するインバータ装置。
  2. 【請求項2】 交流電源を全波整流する全波整流器
    と、全波整流器の直流出力端子にダイオードを介して接
    続される平滑コンデンサと、平滑コンデンサの両端に直
    列的に接続されて交互にオン・オフされる第1及び第2
    のスイッチング素子と、第1及び第2のスイッチング素
    子の逆並列ダイオードと、全波整流器の直流出力端子と
    ダイオードの接続点に一端を接続されて少なくともコン
    デンサを含むインピーダンス要素と、第1及び第2のス
    イッチング素子の接続点と前記インピーダンス要素の他
    端との間に接続された第1のインバータ要素と、前記ダ
    イオードと平滑コンデンサの接続点と前記インピーダン
    ス要素の他端との間に接続された第2のインバータ要素
    とを備えるインバータ装置において、前記全波整流器の
    整流出力電圧に重畳する方向の前記インピーダンス要素
    の電圧を抑制する手段を設けたことを特徴とするインバ
    ータ装置。
  3. 【請求項3】 第1のインバータ要素は共振用のイン
    ダクタと直流成分カット用のコンデンサの直列回路より
    なり、第2のインバータ要素は負荷と共振用のコンデン
    サの並列回路よりなり、インピーダンス要素はコンデン
    サ又はコンデンサとインダクタの直列回路よりなること
    を特徴とする請求項1記載のインバータ装置。
  4. 【請求項4】 第1のインバータ要素は共振用のイン
    ダクタよりなり、第2のインバータ要素は負荷と共振用
    のコンデンサの並列回路に直流成分カット用のコンデン
    サを直列接続して構成され、インピーダンス要素はコン
    デンサ又はコンデンサとインダクタの直列回路よりなる
    ことを特徴とする請求項1記載のインバータ装置。
  5. 【請求項5】 第1のインバータ要素は負荷と共振用
    のコンデンサの並列回路に直流成分カット用のコンデン
    サを直列接続して構成され、第2のインバータ要素は共
    振用のインダクタよりなり、インピーダンス要素はコン
    デンサとインダクタの直列回路よりなることを特徴とす
    る請求項1記載のインバータ装置。
  6. 【請求項6】 第1のインバータ要素は負荷と共振用
    のコンデンサの並列回路に直流成分カット用のコンデン
    サを直列接続して構成され、第2のインバータ要素は共
    振用のインダクタよりなり、インピーダンス要素はコン
    デンサとインダクタの直列回路よりなることを特徴とす
    る請求項2記載のインバータ装置。
  7. 【請求項7】 第1のインバータ要素は共振用のイン
    ダクタと直流成分カット用のコンデンサの直列回路より
    なり、第2のインバータ要素は負荷と共振用のコンデン
    サの並列回路よりなり、インピーダンス要素はコンデン
    サ又はコンデンサとインダクタの直列回路よりなること
    を特徴とする請求項2記載のインバータ装置。
  8. 【請求項8】 第1のインバータ要素は共振用のイン
    ダクタよりなり、第2のインバータ要素は負荷と共振用
    のコンデンサの並列回路に直流成分カット用のコンデン
    サを直列接続して構成され、インピーダンス要素はコン
    デンサ又はコンデンサとインダクタの直列回路よりなる
    ことを特徴とする請求項2記載のインバータ装置。
  9. 【請求項9】 第1のインバータ要素は負荷と共振用
    のコンデンサの並列回路よりなり、第2のインバータ要
    素は共振用のインダクタと直流成分カット用のコンデン
    サの直列回路よりなり、インピーダンス要素はコンデン
    サとインダクタの直列回路よりなることを特徴とする請
    求項2記載のインバータ装置。
  10. 【請求項10】 インピーダンス要素に含まれるコンデ
    ンサには、全波整流器の整流出力電圧に重畳する方向の
    電圧を抑制するためのダイオードが並列接続されている
    ことを特徴とする請求項1乃至9のいずれかに記載のイ
    ンバータ装置。
  11. 【請求項11】 インピーダンス要素に含まれるコンデ
    ンサには、全波整流器の整流出力電圧に重畳する方向の
    電圧が発生するタイミングでオフ制御されるスイッチ手
    段が直列接続されていることを特徴とする請求項1乃至
    9のいずれかに記載のインバータ装置。
  12. 【請求項12】 インピーダンス要素の電圧を抑制する
    手段は、第1及び第2のスイッチング素子の動作周波数
    を変化させる手段であることを特徴とする請求項1乃至
    9のいずれかに記載のインバータ装置。
  13. 【請求項13】 インピーダンス要素に含まれるコンデ
    ンサには、全波整流器の整流出力電圧に重畳する方向の
    電圧が発生するタイミングでオン制御されるスイッチ手
    段を介して他のコンデンサが並列接続されていることを
    特徴とする請求項1乃至9のいずれかに記載のインバー
    タ装置。
JP18625291A 1991-07-25 1991-07-25 インバータ装置 Expired - Fee Related JP3163656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18625291A JP3163656B2 (ja) 1991-07-25 1991-07-25 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18625291A JP3163656B2 (ja) 1991-07-25 1991-07-25 インバータ装置

Publications (2)

Publication Number Publication Date
JPH0538162A true JPH0538162A (ja) 1993-02-12
JP3163656B2 JP3163656B2 (ja) 2001-05-08

Family

ID=16185019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18625291A Expired - Fee Related JP3163656B2 (ja) 1991-07-25 1991-07-25 インバータ装置

Country Status (1)

Country Link
JP (1) JP3163656B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746125B (zh) * 2020-08-24 2021-11-11 宏碁股份有限公司 可改善零交越失真之電源轉換器和相關功率因數校正電路

Also Published As

Publication number Publication date
JP3163656B2 (ja) 2001-05-08

Similar Documents

Publication Publication Date Title
JP3163656B2 (ja) インバータ装置
JPH0588067B2 (ja)
JP3163657B2 (ja) インバータ装置
JP3085703B2 (ja) インバータ装置
JP3429538B2 (ja) インバータ装置
JP3261706B2 (ja) インバータ装置
JP3163655B2 (ja) インバータ装置
JP3067292B2 (ja) インバータ装置
JPH02202365A (ja) 電源装置
JPH0620789A (ja) 放電灯点灯装置
JP3085701B2 (ja) インバータ装置
JPH10271846A (ja) 電源装置
JP2906056B2 (ja) 放電灯点灯回路
JP3248198B2 (ja) 電源装置
JPH0213265A (ja) 高周波電源装置
JP3291507B2 (ja) 放電灯用インバータ装置
JP3134958B2 (ja) 電源装置、放電灯点灯装置および照明装置
JPH0556659A (ja) 電源装置
JPH0917581A (ja) 放電灯点灯回路
JPH10243661A (ja) 電源装置、放電灯点灯装置および照明装置
JPH097780A (ja) 放電灯点灯回路
JPH07192880A (ja) 放電灯点灯回路
JPH10271830A (ja) 電源装置
JPH08251942A (ja) 電源装置
JPH07274523A (ja) 電源装置、放電灯点灯装置および照明装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees