JPH0537588A - Communication equipment - Google Patents
Communication equipmentInfo
- Publication number
- JPH0537588A JPH0537588A JP3188937A JP18893791A JPH0537588A JP H0537588 A JPH0537588 A JP H0537588A JP 3188937 A JP3188937 A JP 3188937A JP 18893791 A JP18893791 A JP 18893791A JP H0537588 A JPH0537588 A JP H0537588A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- clock signal
- clock
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、外部から入力されるク
ロック信号により動作してデータを送受信する通信制御
部を備えた通信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication device provided with a communication control unit which operates by a clock signal input from the outside and transmits / receives data.
【0002】[0002]
【従来の技術】一般の通信において、データの送受信を
正確に行うため、通信相手側から送信されたクロック信
号に基づきデータの送受信を行う同期通信と、通信相手
側からのクロック信号を用いることなく、通信装置の内
部クロック信号に基づいてデータの送受を行う非同期通
信とがある。2. Description of the Related Art In general communication, in order to accurately transmit and receive data, synchronous communication for transmitting and receiving data based on a clock signal transmitted from a communication partner side and the clock signal from the communication partner side are not used. , Asynchronous communication in which data is transmitted and received based on an internal clock signal of the communication device.
【0003】そのような、従来の通信装置にあっては、
それら二つの通信方式に対処するため、同期通信のため
の通信相手側からのクロック信号を受け取る回路を備え
た機種と、非同期通信のための内部クロック信号を生成
する回路を備えた機種との二種類の機種を用意したり、
または、両機種の回路を備えた装置の外部に同期・非同
期切替用スイッチを設けて両回路をスイッチにより切り
替えたりしていた。In such a conventional communication device,
In order to deal with these two communication methods, a model equipped with a circuit for receiving a clock signal from a communication partner for synchronous communication and a model equipped with a circuit for generating an internal clock signal for asynchronous communication are provided. Prepare different types of models,
Alternatively, a switch for synchronous / asynchronous switching is provided outside the device equipped with the circuits of both models and both circuits are switched by the switch.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、そのよ
うな従来の技術にあっては、予め同期・非同期の何れか
を決定しておいて、通信に用いる機種を選定するか、外
部スイッチを切り替えておく必要があり、そのような機
種の選定やスイッチの切替は大変面倒であった。However, in such a conventional technique, either synchronous or asynchronous is determined in advance and a model used for communication is selected or an external switch is switched. It was necessary to put it in, and it was very troublesome to select such a model and switch.
【0005】また、従来の技術にあっては、予め同期・
非同期を決定し、その何れかの通信方式のためのシステ
ム構成を選択して通信を行っているため、例えば、同期
通信においてトラブルなどにより通信相手側からクロッ
ク信号が送られてこないときには、通信不能に陥った。Further, in the conventional technique, synchronization and
Since communication is performed by deciding asynchronism and selecting the system configuration for any of the communication methods, for example, in synchronous communication, if the clock signal is not sent from the communication partner due to trouble etc., communication is impossible Fell into.
【0006】そこで、通信相手側からクロック信号が送
られているか否かを自動的に判断し対処し得る通信装置
の提供を目的として本発明が生み出された。Therefore, the present invention was created for the purpose of providing a communication device capable of automatically judging whether or not a clock signal is sent from the other end of communication and coping therewith.
【0007】[0007]
【課題を解決するための手段】そのような本発明にかか
る通信装置は、図6に例示するように、外部から入力さ
れるクロック信号によりデータを送受信する通信制御部
を備えた通信装置であって、通信相手側からのクロック
信号を受ける外部クロック入力端子と、該外部クロック
入力端子に通信相手側からのクロック信号が入力されて
いるか否かを判定する判定手段と、前記通信制御部がデ
ータを送受信するためのクロック信号を生成する内部ク
ロック生成手段と、前記判定手段の判定結果に基づき、
前記外部クロック入力端子に通信相手側からのクロック
信号が入力されている場合には、該クロック信号を前記
通信制御部に入力し、前記外部クロック入力端子に通信
相手側からのクロック信号が入力されていない場合に
は、前記内部クロック生成手段が生成したクロック信号
を前記通信制御部に入力するクロック信号切替手段と、
を備えたことを特徴とする。Such a communication device according to the present invention is a communication device having a communication control unit for transmitting and receiving data by a clock signal input from the outside, as illustrated in FIG. An external clock input terminal for receiving a clock signal from the communication partner side, a determination means for determining whether or not the clock signal from the communication partner side is input to the external clock input terminal, and the communication control unit Internal clock generation means for generating a clock signal for transmitting and receiving, and based on the determination result of the determination means,
When the clock signal from the communication partner is input to the external clock input terminal, the clock signal is input to the communication control unit, and the clock signal from the communication partner is input to the external clock input terminal. If not, clock signal switching means for inputting the clock signal generated by the internal clock generating means to the communication control section,
It is characterized by having.
【0008】[0008]
【作用および発明の効果】このように構成された本発明
にかかる通信装置にあっては、まず、判定手段が、外部
クロック入力端子に通信相手側からのクロック信号が入
力されているか否かを判定する。するとクロック信号切
替手段が、この判定手段の判定結果に基づき、外部クロ
ック入力端子に通信相手側からのクロック信号が入力さ
れている場合には、そのクロック信号を通信制御部に入
力し、外部クロック入力端子に通信相手側からのクロッ
ク信号が入力されていない場合には、内部クロック生成
手段が生成したクロック信号を通信制御部に入力する。In the communication device according to the present invention having such a configuration, first, the determining means determines whether or not the clock signal from the communication partner side is input to the external clock input terminal. judge. Then, when the clock signal from the communication partner is input to the external clock input terminal based on the determination result of the determination unit, the clock signal switching unit inputs the clock signal to the communication control unit and the external clock is input. When the clock signal from the communication partner is not input to the input terminal, the clock signal generated by the internal clock generation means is input to the communication control unit.
【0009】このため本発明によれば、通信相手側から
クロック信号が送られている場合及びいない場合の、何
れの場合であっても、判定手段の判定結果に基づき、通
信方式を同期通信・非同期通信の何れかに自動的に切り
替えることができ、従来のように同期通信・非同期通信
の何れかに対応させるために、機種を替えたり、外部ス
イッチを切り替えたりする必要がなく、大変便利であ
る。Therefore, according to the present invention, the communication system is synchronized with the communication method based on the judgment result of the judgment means in both cases where the clock signal is sent from the communication partner side and not sent. It is possible to automatically switch to either asynchronous communication, and it is very convenient because it is not necessary to change the model or switch the external switch to support either synchronous communication or asynchronous communication as in the past. is there.
【0010】また、従来のように二種類の異なる仕様の
機器を用意したり、特別の切り替えスイッチや入出力部
等を設けたりする必要がないので、経済的でもある。さ
らに、本発明を用いれば、通信相手側からクロック信号
が送られていないときには、判定手段の判定結果に基づ
き、内部クロック生成手段が生成したクロック信号によ
りデータが送受信されるので、同期方式の通信を行って
いた場合にトラブルが発生するなどして、通信相手側か
らクロック信号が送られてこなくなったときにも通信不
能に陥ることがない。Further, it is economical because it is not necessary to prepare two kinds of devices having different specifications or to provide a special changeover switch, an input / output unit and the like as in the conventional case. Further, according to the present invention, when the clock signal is not sent from the communication partner side, the data is transmitted and received by the clock signal generated by the internal clock generation means based on the determination result of the determination means. If a clock signal is not sent from the other party due to a trouble, etc., the communication will not be lost.
【0011】[0011]
【実施例】図面に基づき本発明の実施例を詳細に説明す
る。但し、本発明は以下に詳述する実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲で、当業
者が想到し得る全ての実施例を含む。Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the examples described in detail below, and includes all examples that can be conceived by those skilled in the art without departing from the gist of the present invention.
【0012】図1乃至図3に示す本第一実施例は、RS
232Cのシリアルインタフェイスを備えた通信装置1
である。本第一実施例にかかる通信装置1は、データを
送受する通信相手側と接続するためのRS232C用の
コネクタ部10(要部のピンのみを示す)、データの送
受を制御する通信制御回路20、通信制御回路20と接
続されて送受されるデータを処理すると共に通信制御回
路20等を制御する中央処理装置(CPU)30、CP
U30に接続された入出力装置33および記憶装置3
7、CPU30を初めとする装置全体の作動のための内
部クロック信号を作るクロック発生回路40、及び通信
相手側から送受信用のクロック信号が送られてくるか否
かを判断するクロック判定回路50から構成されてい
る。The first embodiment shown in FIG. 1 to FIG.
Communication device 1 having serial interface of 232C
Is. The communication device 1 according to the first embodiment includes a RS232C connector unit 10 (only the main pins are shown) for connecting to a communication partner side that transmits and receives data, and a communication control circuit 20 that controls the transmission and reception of data. , A central processing unit (CPU) 30, which is connected to the communication control circuit 20, processes data transmitted and received, and controls the communication control circuit 20, etc.
Input / output device 33 and storage device 3 connected to U30
7. From a clock generation circuit 40 that creates an internal clock signal for the operation of the entire device including the CPU 30, and a clock determination circuit 50 that determines whether or not a transmission / reception clock signal is sent from the communication partner. It is configured.
【0013】コネクタ部10は、データ信号を通信相手
側へ送るためのSDピン103、通信相手側から送られ
てきたデータ信号を受け取るためのRDピン104、デ
ータ信号を送信する際のクロック信号を通信相手側から
受け取るST2ピン114、およびデータ信号を受信す
る際のクロック信号を通信相手側から受け取るためのR
Tピン115を備えている。The connector section 10 has an SD pin 103 for sending a data signal to the communication partner, an RD pin 104 for receiving the data signal sent from the communication partner, and a clock signal for sending the data signal. ST2 pin 114 received from the communication partner, and R for receiving the clock signal for receiving the data signal from the communication partner
It has a T-pin 115.
【0014】すなわち、同期通信の場合、ST2ピン1
14を介して通信相手側からのクロック信号が入力さ
れ、通信装置1は、そのクロック信号に基づき通信相手
側と同期をとりつつデータ信号を通信相手側へ送信す
る。また、RTピン115を介して通信相手側からのク
ロック信号が入力され、通信装置1は、そのクロック信
号に基づき通信相手側と同期を取りつつ通信相手側から
送られたデータ信号を受信する。That is, in the case of synchronous communication, ST2 pin 1
A clock signal is input from the communication partner via 14 and the communication device 1 transmits a data signal to the communication partner in synchronization with the communication partner based on the clock signal. Also, a clock signal from the communication partner is input via the RT pin 115, and the communication device 1 receives the data signal sent from the communication partner while synchronizing with the communication partner based on the clock signal.
【0015】それらのデータ信号やクロック信号を処理
してデータ通信を行うための通信制御回路20は、バッ
ファ回路、シリアル/パラレル変換回路、読み書き制御
回路、送信制御回路、受信制御回路、及びインタフェイ
ス回路等を備えた周知の構造を有する。The communication control circuit 20 for processing these data signals and clock signals to perform data communication includes a buffer circuit, a serial / parallel conversion circuit, a read / write control circuit, a transmission control circuit, a reception control circuit, and an interface. It has a well-known structure including a circuit and the like.
【0016】また、この通信制御回路20に接続された
CPU30、および通信装置1全体の内部クロック信号
を作り出すクロック発生回路40も、周知の構造であ
る。さらに、CPU30、ST2ピン114、RTピン
115にそれぞれ接続されているクロック判定回路50
は、図2(a)に示す構造のクロック判別回路51を備
えている。The CPU 30 connected to the communication control circuit 20 and the clock generation circuit 40 for generating an internal clock signal for the entire communication device 1 are also well-known structures. Further, the clock determination circuit 50 connected to the CPU 30, the ST2 pin 114, and the RT pin 115, respectively.
Includes a clock discrimination circuit 51 having the structure shown in FIG.
【0017】すなわち、クロック判別回路51におい
て、ダイオード53のカソードは、ST2ピン114ま
たはRTピン115に接続され、ダイオード53のアノ
ードは、抵抗R1を介してヒステリシスを有するインバ
ータ55の入力端に接続され、そのインバータ55の出
力端は、CPU30に接続されている。また、ダイオー
ド53のアノードと抵抗R1との間には、抵抗R0を介
したバイアス電源E1、および大地との間に挿入された
コンデンサC1が、それぞれ接続され、その接続点にお
いて接点V1が形成されている。That is, in the clock discrimination circuit 51, the cathode of the diode 53 is connected to the ST2 pin 114 or the RT pin 115, and the anode of the diode 53 is connected to the input terminal of the inverter 55 having hysteresis via the resistor R1. The output terminal of the inverter 55 is connected to the CPU 30. A bias power supply E1 via a resistor R0 and a capacitor C1 inserted between the resistor 53 and the ground are connected between the anode of the diode 53 and the resistor R1, and a contact point V1 is formed at the connection point. ing.
【0018】このように構成されたクロック判別回路5
1においては、図2(b)に示すようなクロック信号
が入力されている間だけ、電源E1によるコンデンサC
1の充放電が繰り返され、接点V1は高電位に保たれる
ため、インバータ55の出力はLowレベルとなり、ク
ロック信号が入力されていないとき接点V1は低電位に
保たれるため、インバータ55の出力はHiレベルとな
る(図2(b))。The clock discriminating circuit 5 thus constructed.
1, the capacitor C by the power source E1 is supplied only while the clock signal as shown in FIG.
1 is repeated, the contact V1 is kept at a high potential, the output of the inverter 55 is at a low level, and the contact V1 is kept at a low potential when no clock signal is input. The output becomes Hi level (FIG. 2 (b)).
【0019】このようなクロック判別回路51を備えた
クロック判定回路50において、ST2ピン114およ
びRTピン115の各々がクロック信号を通信相手側か
ら受け取っているか否かの判断は、各々のピン114、
115について前述のように、クロック信号を受け取っ
ているときはLowレベル、クロック信号を受け取って
いないときはHiレベルの出力信号としてCPU30に
送られる。In the clock determination circuit 50 having such a clock determination circuit 51, it is determined whether or not each of the ST2 pin 114 and the RT pin 115 receives the clock signal from the communication partner side.
As described above with respect to 115, it is sent to the CPU 30 as an output signal of Low level when receiving the clock signal and Hi level when not receiving the clock signal.
【0020】CPU30は、このクロック判定回路50
からの信号に基づき、データを送受するためのクロック
信号として、通信相手側から送られてきた外部クロック
信号を用いる場合(同期通信)と、システム用の内部ク
ロック信号を分周してクロック信号を作り出して用いる
場合(非同期通信)とを切り替えている。The CPU 30 has the clock determination circuit 50.
When an external clock signal sent from the other party is used as a clock signal for sending and receiving data based on the signal from (the synchronous communication), the internal clock signal for the system is divided and the clock signal is generated. Switching between creating and using (asynchronous communication).
【0021】このようなクロック判定回路50からの出
力信号に基づき、同期・非同期の何れかを自動的に選択
する初期設定手順を以下説明する。まず、図3に示すよ
うに、CPU30がクロック判定回路50の出力を読み
込んで(STEP1)、その出力がHiかLowかを判
断する(STEP3)。その出力がLowの時は通信相
手側から送られてきた外部クロック信号を選択し(ST
EP5)、その旨の指令をCPU30から通信制御回路
20に送り、同期通信方式に基づく通信処理に入る。An initial setting procedure for automatically selecting either synchronous or asynchronous based on the output signal from the clock determination circuit 50 will be described below. First, as shown in FIG. 3, the CPU 30 reads the output of the clock determination circuit 50 (STEP 1) and determines whether the output is Hi or Low (STEP 3). When the output is Low, the external clock signal sent from the other party of communication is selected (ST
EP5), a command to that effect is sent from the CPU 30 to the communication control circuit 20, and communication processing based on the synchronous communication system is started.
【0022】ステップ3でクロック判定回路50の出力
がHiのときは、CPU30の指令により通信制御回路
20内のカウンタへ通信速度に合わせた数値を書き込
み、内部クロック信号のカウンタ値をセットする(ST
EP7)。このカウンタ値がセットされることにより、
通信スピードに応じた内部クロック信号の分周が行われ
ることとなり、通信スピードに合わせてデータを的確に
送受することができるようになる。そして、CPU30
から内部クロックONの指令が通信制御回路20に出さ
れる(STEP9)と、クロック発生回路40で作られ
たクロック信号をもとに分周された内部クロック信号に
基づく非同期通信方式による通信処理に入る。When the output of the clock determination circuit 50 is Hi in step 3, a value corresponding to the communication speed is written to the counter in the communication control circuit 20 according to a command from the CPU 30, and the counter value of the internal clock signal is set (ST.
EP7). By setting this counter value,
The internal clock signal is frequency-divided according to the communication speed, so that data can be transmitted / received accurately according to the communication speed. And the CPU 30
When a command to turn on the internal clock is issued from the communication control circuit 20 (STEP 9), communication processing by an asynchronous communication system based on the internal clock signal divided based on the clock signal generated by the clock generation circuit 40 is started. .
【0023】このような初期設定は、一連の通信処理の
前に常に行なわれ、データ通信の際の同期・非同期の何
れかが自動的に選択される。以上詳述したような本第一
実施例を用いれば、一台の通信装置で同期通信・非同期
通信の何れの通信方式にも自動的に対処することができ
るので、従来のように通信方式に応じて機器を替えた
り、スイッチを切り替えたりする必要がなく、簡便であ
る。また通信方式に対応して、二種類の異なる仕様の機
器を用意したり、特別の切り替えスイッチや入出力部等
を設けたりする必要がないので、経済的でもある。Such initial setting is always performed before a series of communication processes, and either synchronous or asynchronous in data communication is automatically selected. By using the first embodiment as described in detail above, one communication device can automatically cope with both synchronous communication and asynchronous communication methods. There is no need to change the device or switch the switch accordingly, which is simple. Further, it is economical because it is not necessary to prepare two kinds of devices having different specifications or to provide a special changeover switch, an input / output unit, or the like corresponding to the communication system.
【0024】また通信相手側からクロック信号が送信さ
れてこないときには、内部クロック信号に基づきデータ
を送受信するため、同期通信を行っていた場合にトラブ
ルが発生するなどしてクロック信号が送られてこなくな
っても通信不能に陥ることがない。Further, when the clock signal is not transmitted from the communication partner side, data is transmitted and received based on the internal clock signal, so that the clock signal is not transmitted due to troubles occurring during the synchronous communication. However, there is no possibility of communication failure.
【0025】つぎに、本発明の第二実施例を図4および
図5に基づき説明する。本第二実施例は、同期通信方式
において、トラブル等によってクロック信号が通信相手
側から送られてこない場合にも、送信データに含まれた
クロック信号に基づき内部クロック信号を作り出し、そ
のクロック信号に基づき通信相手側と同期を取りつつデ
ータの送受を行うための通信装置2である。尚この通信
装置2の構造は、前述した第一実施例と略同様の構造に
更に特有の構造を加えたものであるから、第一実施例と
同様の部分には、図1に記された符号と同様の符号を図
4において付すにとどめ、説明を省略する。Next, a second embodiment of the present invention will be described with reference to FIGS. In the second embodiment, in the synchronous communication system, even when the clock signal is not sent from the communication partner due to a trouble or the like, an internal clock signal is generated based on the clock signal included in the transmission data, and the internal clock signal is used as the clock signal. It is the communication device 2 for transmitting and receiving data based on the communication partner side. The structure of the communication device 2 is substantially the same as the structure of the first embodiment described above with a specific structure added thereto. Therefore, the same parts as those of the first embodiment are shown in FIG. The same reference numerals as those in FIG. 4 are given in FIG. 4, and the description is omitted.
【0026】本第二実施例の通信装置2においては、第
一実施例のクロック発生回路40に加えて更に、クロッ
ク生成回路80を備えている。クロック生成回路80
は、データ信号に基づいて通信制御専用のクロック信号
を作り出すものであって、クロック発生回路40のよう
にシステム全体の内部クロック信号を発生するものでは
ない。そのクロック生成回路80は、通信制御回路20
およびCPU30に接続されると共に、通信相手側から
のデータ信号を受け取るRDピン104に接続されてい
る。The communication device 2 of the second embodiment further includes a clock generation circuit 80 in addition to the clock generation circuit 40 of the first embodiment. Clock generation circuit 80
Generates a clock signal dedicated to communication control based on a data signal, and does not generate an internal clock signal of the entire system unlike the clock generation circuit 40. The clock generation circuit 80 is the communication control circuit 20.
It is also connected to the CPU 30 and to the RD pin 104 that receives a data signal from the communication partner.
【0027】クロック生成回路80として、具体的には
図5に示すようなディジタル位相同期回路(DPLL)
81を用いる。DPLL81は、エッジ検出回路83、
5ビットカウンタ85、およびデコーダ87から構成さ
れている。RDピン104が受け取った受信データ信号
のエッジをエッジ検出回路83で検出し、CPU30に
よる制御の下に5ビットカウンタ85で位相を修正しつ
つ、デコーダ87、87から受信クロック信号、および
/または送信クロック信号を通信制御回路20へ送り出
す。As the clock generation circuit 80, specifically, a digital phase synchronization circuit (DPLL) as shown in FIG.
81 is used. The DPLL 81 includes an edge detection circuit 83,
It is composed of a 5-bit counter 85 and a decoder 87. The edge of the received data signal received by the RD pin 104 is detected by the edge detection circuit 83, the phase is corrected by the 5-bit counter 85 under the control of the CPU 30, and the received clock signal and / or transmission is performed from the decoders 87, 87. The clock signal is sent to the communication control circuit 20.
【0028】本第二実施例においても、第一実施例と同
様に、クロック判定回路50の出力がHiのとき、即
ち、通信相手側から送信または受信用のクロック信号が
ST2ピン114、またはRTピン115を介して送ら
れてこないとき、CPU30からの指令に基づいてクロ
ック生成回路80が作動し、RDピン104を通って通
信相手側から送られてきたデータ信号をもとにして通信
制御用の内部クロック信号が作り出され、その内部クロ
ック信号に基づき通信装置2は通信相手側と同期通信を
行うことができる。Also in the second embodiment, as in the first embodiment, when the output of the clock determination circuit 50 is Hi, that is, the clock signal for transmission or reception from the communication partner side is the ST2 pin 114 or RT. When it is not sent through the pin 115, the clock generation circuit 80 operates based on a command from the CPU 30, and for communication control based on the data signal sent from the communication partner side through the RD pin 104. The internal clock signal is generated, and the communication device 2 can perform synchronous communication with the communication partner based on the internal clock signal.
【0029】従って、本第二実施例を用いれば、同期通
信において、なんらかの事情により通信相手側からのク
ロック信号が途絶えた場合であっても、通信相手側から
のデータ信号をもとにして作りだした内部クロック信号
に基づき、同期通信を継続することが可能である。Therefore, according to the second embodiment, in the synchronous communication, even if the clock signal from the communication partner is cut off for some reason, it is created based on the data signal from the communication partner. It is possible to continue the synchronous communication based on the internal clock signal.
【0030】以上、本発明の実施例として、RS232
Cのシリアルインタフェイスを備えた通信装置1、2に
ついて説明したが、それに限定されず、他のインタフェ
イスを備えた通信装置においても本発明を用いることが
できる。また、前記実施例のような電気信号による通信
ばかりでなく光通信その他の通信にも応用できる。さら
に、前記実施例のような有線通信だけでなく無線通信に
も本発明を用いることができる。As described above, as an embodiment of the present invention, RS232
Although the communication devices 1 and 2 provided with the C serial interface have been described, the present invention is not limited thereto, and the present invention can be applied to a communication device provided with another interface. Further, it can be applied not only to the communication by the electric signal as in the above embodiment but also to the optical communication and other communication. Further, the present invention can be applied to not only the wired communication as in the above embodiment but also the wireless communication.
【0031】加えて、実施例において説明したクロック
判別回路51またはDPLL81は単なる一例に過ぎ
ず、それらに代えて、クロック信号が送られてきている
か否かを判断することができるもの、または通信相手側
からのデータ信号を基にクロック信号を作り出すことが
できるもの、であれば何でも良い。In addition, the clock discriminating circuit 51 or the DPLL 81 described in the embodiments is merely an example, and instead of them, a device capable of judging whether or not a clock signal is sent, or a communication partner. Any device can be used as long as it can generate a clock signal based on a data signal from the side.
【図1】第一実施例のブロック図である。FIG. 1 is a block diagram of a first embodiment.
【図2】クロック判別回路51の説明図である。FIG. 2 is an explanatory diagram of a clock discrimination circuit 51.
【図3】第一実施例を用いた通信制御の初期設定フロー
チャートである。FIG. 3 is a flowchart for initial setting of communication control using the first embodiment.
【図4】第二実施例のブロック図である。FIG. 4 is a block diagram of a second embodiment.
【図5】クロック生成回路80のブロック図である。5 is a block diagram of a clock generation circuit 80. FIG.
【図6】本発明の構成を例示するクレーム対応図であ
る。FIG. 6 is a claim correspondence diagram illustrating the configuration of the present invention.
1,2…通信装置 10…コネクタ部、
20…通信制御部、30…CPU、 40
…クロック発生回路、 50…判定回路、80…クロッ
ク生成回路、 104…RDピン、 114…S
T2ピン、115…RTピン、1, 2 ... communication device 10 ... connector part,
20 ... Communication control unit, 30 ... CPU, 40
... clock generation circuit, 50 ... determination circuit, 80 ... clock generation circuit, 104 ... RD pin, 114 ... S
T2 pin, 115 ... RT pin,
Claims (1)
データを送受信する通信制御部を備えた通信装置であっ
て、 通信相手側からのクロック信号を受ける外部クロック入
力端子と、 該外部クロック入力端子に通信相手側からのクロック信
号が入力されているか否かを判定する判定手段と、 前記通信制御部がデータを送受信するためのクロック信
号を生成する内部クロック生成手段と、 前記判定手段の判定結果に基づき、前記外部クロック入
力端子に通信相手側からのクロック信号が入力されてい
る場合には、該クロック信号を前記通信制御部に入力
し、前記外部クロック入力端子に通信相手側からのクロ
ック信号が入力されていない場合には、前記内部クロッ
ク生成手段が生成したクロック信号を前記通信制御部に
入力するクロック信号切替手段と、 を備えたことを特徴とする通信装置。Claim: What is claimed is: 1. A communication device comprising a communication control unit for transmitting and receiving data according to a clock signal input from the outside, the external clock input terminal receiving a clock signal from a communication partner side, Determination means for determining whether or not a clock signal from a communication partner is input to the external clock input terminal; internal clock generation means for generating a clock signal for the communication control unit to transmit and receive data; Based on the determination result of the determination means, when the clock signal from the communication partner is input to the external clock input terminal, the clock signal is input to the communication control unit and the communication partner is input to the external clock input terminal. When the clock signal from the side is not input, the clock signal generated by the internal clock generation means is input to the communication control unit. Communication apparatus characterized by comprising: a clock signal switching means, a to.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3188937A JPH0537588A (en) | 1991-07-29 | 1991-07-29 | Communication equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3188937A JPH0537588A (en) | 1991-07-29 | 1991-07-29 | Communication equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0537588A true JPH0537588A (en) | 1993-02-12 |
Family
ID=16232513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3188937A Pending JPH0537588A (en) | 1991-07-29 | 1991-07-29 | Communication equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0537588A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002177225A (en) * | 2000-12-08 | 2002-06-25 | Terumo Corp | Medical instrument connecting terminal and centralized monitor system using the same |
WO2013008666A1 (en) * | 2011-07-08 | 2013-01-17 | オリンパスメディカルシステムズ株式会社 | Image pickup apparatus |
-
1991
- 1991-07-29 JP JP3188937A patent/JPH0537588A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002177225A (en) * | 2000-12-08 | 2002-06-25 | Terumo Corp | Medical instrument connecting terminal and centralized monitor system using the same |
WO2013008666A1 (en) * | 2011-07-08 | 2013-01-17 | オリンパスメディカルシステムズ株式会社 | Image pickup apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4475049A (en) | Redundant serial communication circuit | |
JPH0537588A (en) | Communication equipment | |
JPS62112451A (en) | Setting system for selective signal system | |
JPH11205396A (en) | Serial communication equipment | |
JP3070546B2 (en) | Alarm transfer circuit | |
JP2001268059A (en) | Uninterruptible switch device | |
JP2867495B2 (en) | Hitless switching method | |
JPH08191319A (en) | Data communication system | |
TW202328935A (en) | Circuitry | |
JPH11266191A (en) | Method and device for transmission | |
KR100196569B1 (en) | Method and circuit for clock source control of digital trunk(t1,e1) in digital keyphone system | |
JP3140924B2 (en) | Synchronous signal detection circuit for second generation cordless telephone system | |
JPH02260731A (en) | Synchronizing system for electronic computer with terminal equipment | |
KR20010053924A (en) | Apparatus for synchronization signal making of dual-system | |
JP2001060914A (en) | Base station and mobile terminal | |
JPS59194550A (en) | Testing circuit of line adaptor | |
JPH03228455A (en) | Automatic switching system for reference clock source | |
JPH09298530A (en) | Transmission frame timing synchronization circuit for active standby system | |
JPH06236348A (en) | Data transmission system | |
JPH1188468A (en) | Data transmission speed deciding method | |
JPH01280932A (en) | Optical repeater | |
JPH05316097A (en) | Line changeover device | |
JPS6276835A (en) | Transmission control system | |
JPH04256241A (en) | Signal transmitter | |
JPH06112959A (en) | Power supply controller |