JPH0537251A - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JPH0537251A JPH0537251A JP3194527A JP19452791A JPH0537251A JP H0537251 A JPH0537251 A JP H0537251A JP 3194527 A JP3194527 A JP 3194527A JP 19452791 A JP19452791 A JP 19452791A JP H0537251 A JPH0537251 A JP H0537251A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- power supply
- channel
- preamplifier
- source follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、クロストークに起因した最小受信
感度の劣化を有効に防止することが可能なＯＥＩＣアレ
イを提供することを目的とする。 【構成】 ホトダイオードＰＤ1 および抵抗Ｒ11は光検
出段を構成し、また、ＦＥＴＱ11および抵抗Ｒ12は光検
出段で検出された入力信号を増幅する増幅段を構成して
いる。また、ＦＥＴＱ12，Ｑ13およびダイオードＤ11〜
Ｄ13はレベルシフト段を構成し、ＦＥＴＱ14，Ｑ15はソ
ースホロワ段を構成している。各チャネルの各レベルシ
フト段および各ソースホロワ段に共通して電源ＶD1が供
給され、各チャネルの各増幅段に共通して電源ＶD2が供
給される。
感度の劣化を有効に防止することが可能なＯＥＩＣアレ
イを提供することを目的とする。 【構成】 ホトダイオードＰＤ1 および抵抗Ｒ11は光検
出段を構成し、また、ＦＥＴＱ11および抵抗Ｒ12は光検
出段で検出された入力信号を増幅する増幅段を構成して
いる。また、ＦＥＴＱ12，Ｑ13およびダイオードＤ11〜
Ｄ13はレベルシフト段を構成し、ＦＥＴＱ14，Ｑ15はソ
ースホロワ段を構成している。各チャネルの各レベルシ
フト段および各ソースホロワ段に共通して電源ＶD1が供
給され、各チャネルの各増幅段に共通して電源ＶD2が供
給される。
Description
【０００１】
【産業上の利用分野】本発明は光ファイバ通信の受光部
分等に用いられる光電子集積回路（ＯＥＩＣアレイ）に
関するものである。
分等に用いられる光電子集積回路（ＯＥＩＣアレイ）に
関するものである。
【０００２】
【従来の技術】従来、この種のＯＥＩＣアレイとして
は、以下の文献の1833〜1834ページに開示されたものが
あり、その概略構成は図２の回路図に示される。
は、以下の文献の1833〜1834ページに開示されたものが
あり、その概略構成は図２の回路図に示される。
【０００３】Electronics Letters,vol.26,No.22,25th
October 1990 「MONOLITHIC INTEGRATION OF AN InP/I
nGaAs FOUR-CHANNEL TRANSIMPEDANCE OPTICAL RECEIVER
ARRAY」 このＯＥＩＣアレイにおいては光受信器を構成する４チ
ャネルの光入力チャネルがモノリシックに集積されてい
る。そのうちの１つである第１チャネルは、ＰＩＮホト
ダイオードＰＤ1 、入力抵抗Ｒf1、接合形トランジスタ
Ｑ11〜Ｑ19およびレベルシフトダイオードＬＳＤ1 から
構成されている。このうちのトランジスタＱ11〜Ｑ
13は、ホトダイオードＰＤ1 で光電変換された電気信号
を増幅する増幅段を構成している。また、トランジスタ
Ｑ14，Ｑ15およびダイオードＬＳＤ1 は、増幅段から出
力された増幅信号の直流電圧レベルを変換するレベルシ
フト段を構成している。また、トランジスタＱ16〜Ｑ19
は、光受信出力Ｏ／Ｐ1 の出力インピーダンスを低下さ
せ、ファンアウトを確保するためのソースホロワ段を構
成している。他の第２，第３，第４チャネルもこの第１
チャネルと同様な回路構成になっている。なお、同図に
おいて第２，第３チャネルの図示は省略している。ま
た、レベルシフト段はトランスインピーダンス型回路に
固有な段であり、必ずしもプリアンプに必要とは限らな
いが、ソースホロワ段は、出力端に接続される外部回路
を駆動するために不可欠のものである。
October 1990 「MONOLITHIC INTEGRATION OF AN InP/I
nGaAs FOUR-CHANNEL TRANSIMPEDANCE OPTICAL RECEIVER
ARRAY」 このＯＥＩＣアレイにおいては光受信器を構成する４チ
ャネルの光入力チャネルがモノリシックに集積されてい
る。そのうちの１つである第１チャネルは、ＰＩＮホト
ダイオードＰＤ1 、入力抵抗Ｒf1、接合形トランジスタ
Ｑ11〜Ｑ19およびレベルシフトダイオードＬＳＤ1 から
構成されている。このうちのトランジスタＱ11〜Ｑ
13は、ホトダイオードＰＤ1 で光電変換された電気信号
を増幅する増幅段を構成している。また、トランジスタ
Ｑ14，Ｑ15およびダイオードＬＳＤ1 は、増幅段から出
力された増幅信号の直流電圧レベルを変換するレベルシ
フト段を構成している。また、トランジスタＱ16〜Ｑ19
は、光受信出力Ｏ／Ｐ1 の出力インピーダンスを低下さ
せ、ファンアウトを確保するためのソースホロワ段を構
成している。他の第２，第３，第４チャネルもこの第１
チャネルと同様な回路構成になっている。なお、同図に
おいて第２，第３チャネルの図示は省略している。ま
た、レベルシフト段はトランスインピーダンス型回路に
固有な段であり、必ずしもプリアンプに必要とは限らな
いが、ソースホロワ段は、出力端に接続される外部回路
を駆動するために不可欠のものである。
【０００４】また、以下の文献に開示されたＯＥＩＣア
レイもあり、その概略構成は図３の回路図に示される。
レイもあり、その概略構成は図３の回路図に示される。
【０００５】Optical Fiber Communication Conferenc
e,Tuesday,Feburary 19,1991,Lecture No.TuB2 「High-
speed eight-channel optoelectronic integrated rece
iverarrays comprising GaInAs pin PDs and AlInAs/Ga
InAs HEMTs」 このＯＥＩＣアレイにおいては８チャネルの光入力チャ
ネルがモノリシックに集積されている。そのうちの１つ
である第１チャネルは、ＰＩＮホトダイオードＰＤ1 、
抵抗Ｒ11〜Ｒ14および高電子移動度トランジスタ（ＨＥ
ＭＴ）Ｑ11〜Ｑ15から構成されている。このうちのトラ
ンジスタＱ11および抵抗Ｒ12は増幅段を構成している。
また、トランジスタＱ12〜Ｑ15および抵抗Ｒ13, Ｒ14は
２段構成のソースホロワ段を形成している。
e,Tuesday,Feburary 19,1991,Lecture No.TuB2 「High-
speed eight-channel optoelectronic integrated rece
iverarrays comprising GaInAs pin PDs and AlInAs/Ga
InAs HEMTs」 このＯＥＩＣアレイにおいては８チャネルの光入力チャ
ネルがモノリシックに集積されている。そのうちの１つ
である第１チャネルは、ＰＩＮホトダイオードＰＤ1 、
抵抗Ｒ11〜Ｒ14および高電子移動度トランジスタ（ＨＥ
ＭＴ）Ｑ11〜Ｑ15から構成されている。このうちのトラ
ンジスタＱ11および抵抗Ｒ12は増幅段を構成している。
また、トランジスタＱ12〜Ｑ15および抵抗Ｒ13, Ｒ14は
２段構成のソースホロワ段を形成している。
【０００６】
【発明が解決しようとする課題】上記従来の図２に示さ
れるＯＥＩＣアレイにおける各プリアンプへの電源供給
は、増幅段およびレベルシフト段については、各チャネ
ルに共通した電源配線を介して電源ＶDD1 が供給される
ことにより行われている。また、ソースホロワ段につい
ては、各チャネルに共通した別の電源配線を介して電源
ＶDD2 が供給されることにより行われている。一方、図
３に示されるＯＥＩＣアレイにおける各プリアンプへの
電源供給は、各プリアンプを構成する全ての段につい
て、各チャネルに共通した電源配線を介して電源ＶDDが
供給されることにより行われている。このように構成さ
れた上記従来の各ＯＥＩＣアレイにおいては、入力信号
に起因してレベルシフト段やソースホロワ段に後述する
ように大きな変調電流が生じる。このため、これら各段
に電源供給する電源にはこの変調電流に起因して大きな
変動が生じる。この電源電圧変動はこれら各段に共通に
接続されている各チャネルの電源に影響を与える。すな
わち、光入力信号によってあるチャネルに生じた電源電
圧変動の影響は他のチャネルの電源にも及び、他のチャ
ネルの出力端子に電圧変動が生じる。すなわち、各チャ
ネル間においてクロストークが発生する。この結果、こ
のクロストークに起因し、各チャネルに形成されている
各光受信回路の最小受信感度が劣化してしまう問題が発
生した。
れるＯＥＩＣアレイにおける各プリアンプへの電源供給
は、増幅段およびレベルシフト段については、各チャネ
ルに共通した電源配線を介して電源ＶDD1 が供給される
ことにより行われている。また、ソースホロワ段につい
ては、各チャネルに共通した別の電源配線を介して電源
ＶDD2 が供給されることにより行われている。一方、図
３に示されるＯＥＩＣアレイにおける各プリアンプへの
電源供給は、各プリアンプを構成する全ての段につい
て、各チャネルに共通した電源配線を介して電源ＶDDが
供給されることにより行われている。このように構成さ
れた上記従来の各ＯＥＩＣアレイにおいては、入力信号
に起因してレベルシフト段やソースホロワ段に後述する
ように大きな変調電流が生じる。このため、これら各段
に電源供給する電源にはこの変調電流に起因して大きな
変動が生じる。この電源電圧変動はこれら各段に共通に
接続されている各チャネルの電源に影響を与える。すな
わち、光入力信号によってあるチャネルに生じた電源電
圧変動の影響は他のチャネルの電源にも及び、他のチャ
ネルの出力端子に電圧変動が生じる。すなわち、各チャ
ネル間においてクロストークが発生する。この結果、こ
のクロストークに起因し、各チャネルに形成されている
各光受信回路の最小受信感度が劣化してしまう問題が発
生した。
【０００７】このクロストークが発生する主要な原因は
次のように考えられる。
次のように考えられる。
【０００８】図３に示されるＨＥＭＴを用いたＯＥＩＣ
アレイについては、このＯＥＩＣアレイを簡略図示した
図４を用いて以下のように説明される。つまり、例え
ば、第１チャネルに入力された光信号がホトダイオード
ＰＤ1 で電気信号に変換され、増幅段およびソースホロ
ワ段から構成されるプリアンプで増幅される際に、光信
号入力に起因した大きな変調電流ΔＩm1が発生したとす
る。この変調電流ΔＩm1はソースホロワ段においてその
９０％以上が発生する。そして、この変調電流ΔＩm1が
抵抗Ｒp の配線を流れることにより、電圧変動ΔＶD が
生じる。この配線抵抗Ｒp は、各プリアンプに共通に電
源供給するための電源端子ＶDD部に図示のように等価的
に表され、これに上記の変調電流ΔＩm1が流れることに
よって電圧変動ΔＶD （＝ΔＩm1×Ｒp ）が生じる。こ
の電圧変動ΔＶD はそのまま他のチャネルのプリアンプ
の電源電圧変動になる。一般に、電源電圧が変動すると
プリアンプの出力電圧は変動する。従って、あるチャネ
ルに光信号が入力されると、他のチャネルのプリアンプ
の電源電圧は変動し、これが他のチャネルの出力電圧を
変動させてクロストークが発生する。
アレイについては、このＯＥＩＣアレイを簡略図示した
図４を用いて以下のように説明される。つまり、例え
ば、第１チャネルに入力された光信号がホトダイオード
ＰＤ1 で電気信号に変換され、増幅段およびソースホロ
ワ段から構成されるプリアンプで増幅される際に、光信
号入力に起因した大きな変調電流ΔＩm1が発生したとす
る。この変調電流ΔＩm1はソースホロワ段においてその
９０％以上が発生する。そして、この変調電流ΔＩm1が
抵抗Ｒp の配線を流れることにより、電圧変動ΔＶD が
生じる。この配線抵抗Ｒp は、各プリアンプに共通に電
源供給するための電源端子ＶDD部に図示のように等価的
に表され、これに上記の変調電流ΔＩm1が流れることに
よって電圧変動ΔＶD （＝ΔＩm1×Ｒp ）が生じる。こ
の電圧変動ΔＶD はそのまま他のチャネルのプリアンプ
の電源電圧変動になる。一般に、電源電圧が変動すると
プリアンプの出力電圧は変動する。従って、あるチャネ
ルに光信号が入力されると、他のチャネルのプリアンプ
の電源電圧は変動し、これが他のチャネルの出力電圧を
変動させてクロストークが発生する。
【０００９】また、図２に示される接合形トランジスタ
を用いたＯＥＩＣアレイにおいても、光信号入力に起因
した変調電流が生じる。この変調電流は、レベルシフト
段やソースホロワ段においてその９０％以上が発生す
る。各プリアンプの増幅段とレベルシフト段とには、共
通の電源配線を介して電源電圧ＶDD1が供給されてい
る。このため、ある１つのプリアンプのレベルシフト段
に変調電流が生じると、上記と同様に共通の電源配線に
電圧変動ΔＶD が生じる。この電圧変動ΔＶD はこの電
源配線を介して他のチャネルのプリアンプの電源電圧を
変化させ、出力電圧を変動させる。すなわち、あるチャ
ネルに入力された光信号によって他のチャネルの出力電
圧は変動し、クロストークが発生する。
を用いたＯＥＩＣアレイにおいても、光信号入力に起因
した変調電流が生じる。この変調電流は、レベルシフト
段やソースホロワ段においてその９０％以上が発生す
る。各プリアンプの増幅段とレベルシフト段とには、共
通の電源配線を介して電源電圧ＶDD1が供給されてい
る。このため、ある１つのプリアンプのレベルシフト段
に変調電流が生じると、上記と同様に共通の電源配線に
電圧変動ΔＶD が生じる。この電圧変動ΔＶD はこの電
源配線を介して他のチャネルのプリアンプの電源電圧を
変化させ、出力電圧を変動させる。すなわち、あるチャ
ネルに入力された光信号によって他のチャネルの出力電
圧は変動し、クロストークが発生する。
【００１０】プリアンプの電源電圧が変動すると出力電
圧が変動する理由は次の通りである。つまり、図４に示
したように、プリアンプは増幅段，レベルシフト段，ソ
ースホロワ段から構成される。このうち、レベルシフト
段とソースホロワ段の出力電圧は電源電圧が変化しても
ほとんど変化しない。しかしながら、増幅段の出力電圧
は、電源電圧変動の５０％から１００％の範囲で変動
し、電圧変動に対して敏感である。このため、ある１つ
のプリアンプの増幅段の出力に電源電圧変動に起因した
電圧変動が生じると、ソースホロワ段やレベルシフト段
にはこの電圧変動の影響がそのまま及んでしまう。すな
わち、プリアンプの電源電圧が変動すると出力電圧は変
動してしまう。
圧が変動する理由は次の通りである。つまり、図４に示
したように、プリアンプは増幅段，レベルシフト段，ソ
ースホロワ段から構成される。このうち、レベルシフト
段とソースホロワ段の出力電圧は電源電圧が変化しても
ほとんど変化しない。しかしながら、増幅段の出力電圧
は、電源電圧変動の５０％から１００％の範囲で変動
し、電圧変動に対して敏感である。このため、ある１つ
のプリアンプの増幅段の出力に電源電圧変動に起因した
電圧変動が生じると、ソースホロワ段やレベルシフト段
にはこの電圧変動の影響がそのまま及んでしまう。すな
わち、プリアンプの電源電圧が変動すると出力電圧は変
動してしまう。
【００１１】このような要因によって生じるクロストー
クにより、前述したように、各チャネルに形成されてい
る各光受信回路の最小受信感度は劣化してしまう。
クにより、前述したように、各チャネルに形成されてい
る各光受信回路の最小受信感度は劣化してしまう。
【００１２】
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、プリアンプは、受光
素子の出力信号を増幅する増幅段と、出力インピーダン
スを低下させるソースホロワ段とから少なくとも構成さ
れ、各プリアンプの各増幅段に接続される電源配線は、
各ソースホロワ段を含む他の段に接続される電源配線か
ら電気的に分離されているものである。
を解消するためになされたもので、プリアンプは、受光
素子の出力信号を増幅する増幅段と、出力インピーダン
スを低下させるソースホロワ段とから少なくとも構成さ
れ、各プリアンプの各増幅段に接続される電源配線は、
各ソースホロワ段を含む他の段に接続される電源配線か
ら電気的に分離されているものである。
【００１３】
【作用】電圧変動に敏感な各プリアンプの増幅段への電
源供給は、変調電流が主として発生するソースホロワ段
等の各プリアンプの増幅段以外の他の段への電源供給と
は独立して行われる。従って、あるチャネルに入力され
た光信号によってソースホロワ段等に変調電流が発生
し、その結果、ソースホロワ段等に供給される電源に電
圧変動が発生しても、電圧変動に敏感な他チャネルの増
幅段の電源電圧は変動しない。このため、他チャネルの
出力電圧はあるチャネルに光信号が入力しても変動せ
ず、クロストークは発生しない。
源供給は、変調電流が主として発生するソースホロワ段
等の各プリアンプの増幅段以外の他の段への電源供給と
は独立して行われる。従って、あるチャネルに入力され
た光信号によってソースホロワ段等に変調電流が発生
し、その結果、ソースホロワ段等に供給される電源に電
圧変動が発生しても、電圧変動に敏感な他チャネルの増
幅段の電源電圧は変動しない。このため、他チャネルの
出力電圧はあるチャネルに光信号が入力しても変動せ
ず、クロストークは発生しない。
【００１４】
【実施例】図１は本発明の一実施例によるＯＥＩＣアレ
イの概略構成を示す回路図である。
イの概略構成を示す回路図である。
【００１５】本実施例によるＯＥＩＣアレイは、チャネ
ル数に特に制限はないが、用途に応じて４〜１２チャネ
ルとするのが一般的である。同図においては、第１チャ
ネルと最後の第ｎチャネル（ｎ＝４〜１２）とが図示さ
れており、第２〜第（ｎ−１）チャネルは省略されてい
る。これら各チャネルは同一半導体基板上にモノリシッ
クに集積されている。この半導体基板材料には０．８μ
ｍ波長帯の光通信においてはＧａＡｓが採用される。ま
た、１．３μｍ，１．５５μｍ波長帯の光通信において
はＩｎＰが採用される。これら各チャネルの構成は次の
第１チャネルと同一構成になっており、また、同様な回
路動作をする。
ル数に特に制限はないが、用途に応じて４〜１２チャネ
ルとするのが一般的である。同図においては、第１チャ
ネルと最後の第ｎチャネル（ｎ＝４〜１２）とが図示さ
れており、第２〜第（ｎ−１）チャネルは省略されてい
る。これら各チャネルは同一半導体基板上にモノリシッ
クに集積されている。この半導体基板材料には０．８μ
ｍ波長帯の光通信においてはＧａＡｓが採用される。ま
た、１．３μｍ，１．５５μｍ波長帯の光通信において
はＩｎＰが採用される。これら各チャネルの構成は次の
第１チャネルと同一構成になっており、また、同様な回
路動作をする。
【００１６】第１チャネルは、ホトダイオードＰＤ1 ，
抵抗Ｒ11，Ｒ12，電界効果トランジスタ（ＦＥＴ）Ｑ11
〜Ｑ15およびレベルシフトダイオードＤ11〜Ｄ13によっ
て構成されている。ホトダイオードＰＤ1 にはＭＳＭ型
またはＰＩＮ型ホトダイオードが用いられる。また、Ｆ
ＥＴＱ11〜Ｑ15には、接合型ＦＥＴ，ＨＥＭＴ，ＭＩＳ
ＦＥＴ，ＭＥＳＦＥＴ等が用いられる。これらの組み合
わせの中で動作性能面において最も優れているのは、Ｉ
ｎＰ半導体基板上にＰＩＮ型ホトダイオードおよびＨＥ
ＭＴが形成される組み合わせである。
抵抗Ｒ11，Ｒ12，電界効果トランジスタ（ＦＥＴ）Ｑ11
〜Ｑ15およびレベルシフトダイオードＤ11〜Ｄ13によっ
て構成されている。ホトダイオードＰＤ1 にはＭＳＭ型
またはＰＩＮ型ホトダイオードが用いられる。また、Ｆ
ＥＴＱ11〜Ｑ15には、接合型ＦＥＴ，ＨＥＭＴ，ＭＩＳ
ＦＥＴ，ＭＥＳＦＥＴ等が用いられる。これらの組み合
わせの中で動作性能面において最も優れているのは、Ｉ
ｎＰ半導体基板上にＰＩＮ型ホトダイオードおよびＨＥ
ＭＴが形成される組み合わせである。
【００１７】ホトダイオードＰＤ1 および抵抗Ｒ11は光
検出段を構成し、また、ＦＥＴＱ11および抵抗Ｒ12は光
検出段で検出された入力信号を増幅する増幅段を構成し
ている。また、ＦＥＴＱ12，Ｑ13およびダイオードＤ11
〜Ｄ13はレベルシフト段を構成している。また、ＦＥＴ
Ｑ14，Ｑ15はソースホロワ段を構成している。つまり、
ホトダイオードＰＤ1 に検出された光信号は光電流に変
換され、この光電流は抵抗Ｒ11によって電圧信号に変換
される。この電圧信号は抵抗Ｒ12を負荷とするＦＥＴＱ
11のゲートに与えられ、所定倍に増幅される。増幅され
た入力信号は次段のレベルシフト段によってその直流レ
ベルがシフトされる。そのシフト量はダイオードＤ11〜
Ｄ13の順方向電圧によってほぼ決定される。最後に、ソ
ースホロワ段によってプリアンプの出力インピーダンス
が低減され、受信出力信号Ｏ／Ｐ1 のファンアウトが確
保される。
検出段を構成し、また、ＦＥＴＱ11および抵抗Ｒ12は光
検出段で検出された入力信号を増幅する増幅段を構成し
ている。また、ＦＥＴＱ12，Ｑ13およびダイオードＤ11
〜Ｄ13はレベルシフト段を構成している。また、ＦＥＴ
Ｑ14，Ｑ15はソースホロワ段を構成している。つまり、
ホトダイオードＰＤ1 に検出された光信号は光電流に変
換され、この光電流は抵抗Ｒ11によって電圧信号に変換
される。この電圧信号は抵抗Ｒ12を負荷とするＦＥＴＱ
11のゲートに与えられ、所定倍に増幅される。増幅され
た入力信号は次段のレベルシフト段によってその直流レ
ベルがシフトされる。そのシフト量はダイオードＤ11〜
Ｄ13の順方向電圧によってほぼ決定される。最後に、ソ
ースホロワ段によってプリアンプの出力インピーダンス
が低減され、受信出力信号Ｏ／Ｐ1 のファンアウトが確
保される。
【００１８】本実施例においては、各プリアンプの増幅
段以外のレベルシフト段およびソースホロワ段へは電源
ＶD1が各チャネルに共通して供給され、また、各プリア
ンプの各増幅段へは電源ＶD2が各チャネルに共通して供
給される。つまり、増幅段へ電源ＶD2を供給するための
電源配線は、増幅段以外の他の段へ電源ＶD1を供給する
ための電源配線から電気的に分離されている。従って、
電圧変動に敏感な各プリアンプの増幅段への電源供給
は、変調電流が主として発生するレベルシフト段および
ソースホロワ段への電源供給とは独立して行われる。従
って、あるチャネルに入力された光信号によって他チャ
ネルの出力電圧が変動するといったことはない。
段以外のレベルシフト段およびソースホロワ段へは電源
ＶD1が各チャネルに共通して供給され、また、各プリア
ンプの各増幅段へは電源ＶD2が各チャネルに共通して供
給される。つまり、増幅段へ電源ＶD2を供給するための
電源配線は、増幅段以外の他の段へ電源ＶD1を供給する
ための電源配線から電気的に分離されている。従って、
電圧変動に敏感な各プリアンプの増幅段への電源供給
は、変調電流が主として発生するレベルシフト段および
ソースホロワ段への電源供給とは独立して行われる。従
って、あるチャネルに入力された光信号によって他チャ
ネルの出力電圧が変動するといったことはない。
【００１９】すなわち、ある１つのプリアンプのレベル
シフト段またはソースホロワ段に前述の変調電流ΔＩm
が発生しても、この変調電流に起因する電圧変動ΔＶD
の影響は他の全てのプリアンプの各増幅段には及ばな
い。従って、各増幅段への電源供給は安定して行われ、
また、各増幅段において雑音信号成分がいたずらに増幅
されることはなく、正確な光通信が行えるようになる。
シフト段またはソースホロワ段に前述の変調電流ΔＩm
が発生しても、この変調電流に起因する電圧変動ΔＶD
の影響は他の全てのプリアンプの各増幅段には及ばな
い。従って、各増幅段への電源供給は安定して行われ、
また、各増幅段において雑音信号成分がいたずらに増幅
されることはなく、正確な光通信が行えるようになる。
【００２０】このような本実施例による構成によれば、
従来、約−３０ｄＢあったクロストークを−４０ｄＢ以
下に抑制することが出来、並列光ファイバ通信におい
て、クロストークによる最小受信感度の劣化を低減する
ことが可能になる。
従来、約−３０ｄＢあったクロストークを−４０ｄＢ以
下に抑制することが出来、並列光ファイバ通信におい
て、クロストークによる最小受信感度の劣化を低減する
ことが可能になる。
【００２１】
【発明の効果】以上説明したように本発明によれば、電
圧変動に敏感な各プリアンプの増幅段への電源供給は、
変調電流が主として発生する各プリアンプの増幅段以外
の他の段への電源供給とは独立して行われる。従って、
あるチャネルに入力された光信号によって他チャネルの
出力電圧は変動せず、クロストークは発生しない。この
ため、クロストークに起因した最小受信感度の劣化を有
効に防止することが可能なＯＥＩＣアレイが提供され
る。
圧変動に敏感な各プリアンプの増幅段への電源供給は、
変調電流が主として発生する各プリアンプの増幅段以外
の他の段への電源供給とは独立して行われる。従って、
あるチャネルに入力された光信号によって他チャネルの
出力電圧は変動せず、クロストークは発生しない。この
ため、クロストークに起因した最小受信感度の劣化を有
効に防止することが可能なＯＥＩＣアレイが提供され
る。
【図１】本発明の一実施例による光電子集積回路（ＯＥ
ＩＣアレイ）の概略構成を示す回路図である。
ＩＣアレイ）の概略構成を示す回路図である。
【図２】従来の第１のＯＥＩＣアレイの概略構成を示す
回路図である。
回路図である。
【図３】従来の第２のＯＥＩＣアレイの概略構成を示す
回路図である。
回路図である。
【図４】従来の第２のＯＥＩＣアレイにおいてクロスト
ークが発生する原理を説明するための回路図である。
ークが発生する原理を説明するための回路図である。
ＰＤ1 …第１チャネルのホトダイオード Ｒ11，Ｒ12…第１チャネルの抵抗 Ｑ11〜Ｑ15…第１チャネルのＦＥＴ Ｄ11〜Ｄ13…第１チャネルのレベルシフトダイオード Ｏ／Ｐ1 …第１チャネルの光受信出力信号 ＶD1…各チャネルのレベルシフト段およびソースホロワ
段に供給される電源 ＶD2…各チャネルの増幅段に供給される電源
段に供給される電源 ＶD2…各チャネルの増幅段に供給される電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/10 // Ｈ０１Ｌ 27/15 8934−4Ｍ
Claims (1)
- 【特許請求の範囲】 【請求項１】 受信した光信号を電気信号に変換する受
光素子と、この受光素子の出力信号を増幅する電界効果
トランジスタから構成されるプリアンプと、この増幅出
力が与えられる受信出力端子とから構成されるチャネル
が同一半導体基板上に複数集積された光電子集積回路に
おいて、 前記プリアンプは、前記受光素子の出力信号を増幅する
増幅段と、出力インピーダンスを低下させるソースホロ
ワ段とから少なくとも構成され、 前記各プリアンプの各増幅段に接続される電源配線は、
前記各ソースホロワ段 を含む他の段に接続される電源配線から電気的に分離さ
れていることを特徴とする光電子集積回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03194527A JP3106436B2 (ja) | 1991-08-02 | 1991-08-02 | 光電子集積回路 |
| US07/921,027 US5432470A (en) | 1991-08-02 | 1992-07-29 | Optoelectronic integrated circuit device |
| CA002074985A CA2074985C (en) | 1991-08-02 | 1992-07-30 | Optoelectronic integrated circuit device |
| EP96113911A EP0751636B1 (en) | 1991-08-02 | 1992-07-31 | Optoelectronic integrated circuit |
| KR1019920013846A KR960008579B1 (ko) | 1991-08-02 | 1992-07-31 | 광전자집적회로소자 |
| DE69231527T DE69231527T2 (de) | 1991-08-02 | 1992-07-31 | Optoelektronische integrierte Schaltung |
| DE69219687T DE69219687T2 (de) | 1991-08-02 | 1992-07-31 | Optoelektronische integrierte Schaltung |
| EP92113126A EP0525807B1 (en) | 1991-08-02 | 1992-07-31 | Opto-electronic integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03194527A JP3106436B2 (ja) | 1991-08-02 | 1991-08-02 | 光電子集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537251A true JPH0537251A (ja) | 1993-02-12 |
| JP3106436B2 JP3106436B2 (ja) | 2000-11-06 |
Family
ID=16326020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03194527A Expired - Fee Related JP3106436B2 (ja) | 1991-08-02 | 1991-08-02 | 光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106436B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11222957A (ja) * | 1998-02-06 | 1999-08-17 | Inaba Denki Sangyo Co Ltd | 防火区画貫通部施工方法 |
| US6538790B1 (en) | 1998-06-24 | 2003-03-25 | Nec Corporation | Optical receiver array |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY149706A (en) * | 2008-11-21 | 2013-09-30 | Lion Corp | Method for producing aqueous ?-sulfo fatty acid alkyl ester salt solution |
-
1991
- 1991-08-02 JP JP03194527A patent/JP3106436B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11222957A (ja) * | 1998-02-06 | 1999-08-17 | Inaba Denki Sangyo Co Ltd | 防火区画貫通部施工方法 |
| US6538790B1 (en) | 1998-06-24 | 2003-03-25 | Nec Corporation | Optical receiver array |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3106436B2 (ja) | 2000-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275114B1 (en) | Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications | |
| EP1011194B1 (en) | High speed differential optoelectronic receiver | |
| EP0181146B1 (en) | Transimpedance amplifier circuit | |
| US7015750B2 (en) | Method for lowering noise and providing offset correction in a transimpedance amplifier | |
| CA2149928C (en) | Optical receiver with a high impedance preamplifier | |
| JPH06177664A (ja) | ディジタル光受信回路とトランスインピーダンスアンプ回路とプリアンプ回路 | |
| JPH1140840A (ja) | 光受信器 | |
| JPS634727A (ja) | 光学的デジタル信号用受信装置 | |
| US5130667A (en) | Differential transimpedance amplifier | |
| US6801084B2 (en) | Transimpedance amplifier and circuit including the same | |
| EP0751636B1 (en) | Optoelectronic integrated circuit | |
| JP3106436B2 (ja) | 光電子集積回路 | |
| US6175438B1 (en) | Differential optical signal receiver | |
| JP3106435B2 (ja) | 光電子集積回路 | |
| JP3123708B2 (ja) | 光受信フロントエンドアンプ | |
| JP3106434B2 (ja) | 光電子集積回路 | |
| JP3106437B2 (ja) | 光電子集積回路素子 | |
| JP3226621B2 (ja) | 光受信装置 | |
| US6919550B2 (en) | Detector for short wave fiber optic communications with compensation to reduce detector jitter | |
| US20230291366A1 (en) | Transimpedance amplifier circuits and devices | |
| JP3198482B2 (ja) | 光電子回路素子 | |
| US5250800A (en) | Photo-electric integrated circuit device with opposite phase amplifiers into logic circuitry | |
| JP2001168374A (ja) | 光電気変換回路 | |
| JP3198483B2 (ja) | 光電子回路素子 | |
| Zimmermann et al. | Comparison of CMOS and BiCMOS optical receiver SoCs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |