JPH0536449U - レチクルマスク - Google Patents

レチクルマスク

Info

Publication number
JPH0536449U
JPH0536449U JP9410791U JP9410791U JPH0536449U JP H0536449 U JPH0536449 U JP H0536449U JP 9410791 U JP9410791 U JP 9410791U JP 9410791 U JP9410791 U JP 9410791U JP H0536449 U JPH0536449 U JP H0536449U
Authority
JP
Japan
Prior art keywords
wafer
reticle mask
area
inspection area
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9410791U
Other languages
English (en)
Inventor
敏 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9410791U priority Critical patent/JPH0536449U/ja
Publication of JPH0536449U publication Critical patent/JPH0536449U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 製品となるウェハをそのまま使用してそのウ
ェハを破壊することなくウェハ面内の不純物分布やその
均一性の測定を可能としたレチクルマスクを提供する。 【構成】 半導体リソグラフィ工程で使用される縮小投
影露光装置において、レチクルマスク1の投影領域2の
四隅に、ウェハの特性測定のための検査領域用パターン
3を形成する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、半導体リソグラフィ工程で使用される縮小投影露光装置におけるレ チクルマスクに関し、特にウェハ面内の不純物分布やその均一性の測定に有効な レチクルマスクに関する。
【0002】
【従来の技術】
半導体リソグラフィ工程におけるフォトマスクの製作法として、パターンジェ ネレータおよびステップアンドリピータによる方法が知られている。かかる方法 は、10倍のレチクルマスクを先ず作り、次に縮小投影露光装置を用いて光によ る1/10縮小投影法により等倍のフォトマスクを作るものである。
【0003】 ところで、ウェハ面内の不純物分布やその均一性を測定する装置として、例え ばSIMS(Secondary-Ion Mass Spectrometry;二次イオン質量分析)測定装置 が知られている。このSIMS測定装置は、5〜15keV程度のエネルギーの イオンビームを試料の表面に当て、スパッタリングによって試料から発生する二 次イオンを質量分析するものである。このSIMS測定の応用上の最大の特徴は 高感度性にあり、ppm 〜 ppbの濃度領域が扱える唯一の表面と微小領域の分析手 法である。
【0004】 このSIMS測定装置においては、図4に示すように、粒子のカウント領域7 が62μmφ程度であることから、その測定のためのエッチング領域8として5 00μm×500μm程度の領域を、試料であるウェハの表面に形成する必要が ある。
【0005】
【考案が解決しようとする課題】
このため、従来は、ウェハ面内の不純物分布やその均一性を測定するには、ウ ェハ上にはレチクルマスクによってデバイスのパターン領域が形成されているの みであるため、製品となるウェハをそのまま使用することはできず、ダミーウェ ハを用いなければならなかった。 また、半導体製造における各工程において、何か異常が生じた場合、デバイス を作るためにウェハを流しているときは、不純物分布やその均一性を製品となる ウェハを破壊することなく測定することはできなかった。
【0006】 本考案は、上述した点に鑑みてなされたものであり、製品となるウェハをその まま使用してウェハを破壊することなくウェハ面内の不純物分布やその均一性の 測定を可能としたレチクルマスクを提供することを目的とする。
【0007】
【課題を解決するための手段】
本考案によるレチクルマスクは、半導体リソグラフィ工程で使用される縮小投 影露光装置において、ウェハに投影される投影領域の四隅に、ウェハの特性測定 のための検査領域用パターンが形成された構成となっている。
【0008】
【作用】
本考案において、レチクルマスクの投影領域の四隅に、ウェハの特性測定のた めの検査領域用パターンを形成したことで、実際に露光した状態では、隣り合う チップの検査領域用パターン同士が隣接し、実質的に4倍の面積の検査領域とな る。これにより、ウェハ面内の不純物分布を製品となるウェハを破壊することな く測定でき、さらにはウェハ面内に一様に多数の検査領域が形成されることで、 ウェハ面内の不純物分布の均一性をも測定できる。
【0009】
【実施例】
以下、本考案の実施例を図面に基づいて詳細に説明する。 図1は、本考案によるレチクルマスクの一実施例を示す平面図である。図にお いて、レチクルマスク1は正方形の投影領域2を有し、投影領域2の四隅に例え ば正方形の検査領域用パターン3が形成されている。この検査領域用パターン3 の形状は、本例では正方形としたが、この形状に限定されるものではない。
【0010】 このレチクルマスク1を用いて実際に縮小投影露光装置(図示せず)において 露光を行うと、ウェハ4の面上には図2に示すように、4つの投影領域2の各検 査領域用パターン3が互いに隣接することにより、実際の検査領域5としては、 投影状態における検査領域用パターン3の4倍の面積の領域が得られることにな る。
【0011】 この検査領域5の拡大図を図3に示す。ウェハ4はスクライブライン6に沿っ て1つ1つのチップに切断されることになるが、このスクライブライン6として は一般的に約200μm程度の線幅が必要とされる。一方、先述したように、例 えばSIMS測定装置による特性測定の際の粒子のカウント領域(62μmφ程 度)7に対し、その測定のためのエッチング領域8として500μm×500μ m程度の領域が必要であることから(図4参照)、投影状態における検査領域用 パターン3としては、250μm×250μmの寸法のものであれば良いことに なる。
【0012】 このように、レチクルマスク1の投影領域2の四隅に検査領域用パターン3を 形成することにより、実際に縮小投影露光装置において露光した状態では、隣り 合うチップの検査領域用パターン3同士が隣接し、実質的に4倍の面積の検査領 域5となるため、小さな面積の検査領域用パターン3であっても、SIMS測定 によるウェハ4の面内の不純物分布をウェハ4を破壊することなく測定でき、さ らにはウェハ4の面内に一様に多数の検査領域5が形成されるため、ウェハ面内 の不純物分布の均一性をも測定できることになる。
【0013】 また、スクライブライン6に沿って1つ1つのチップに切断後、チップ個々に 残存する検査領域(図3の斜線領域)としては、スクライブライン6の線幅(2 00μm)分が削除されることで、150μm×150μmの寸法の極小のもの となるため、デバイスのパターンには殆ど制約を与えることがない。
【0014】 さらには、検査領域5内にMOSトランジスタを作ることも可能であり、これ によれば、ウェハ4の電気特性をMOSトランジスタ完成後の工程において測定 できるため、不純物の拡散などをその電気特性から推定することができることに もなる。
【0015】 またさらに、SIMS測定によって得た不純物濃度や上記MOSトランジスタ の電気特性は、プロセスシミュレーションとデバイスシミュレーションの合わせ 込みに使用することができる。すなわち、各工程後のSIMS測定の不純物分布 やMOSトランジスタの電気特性などのデータからパラメータ抽出を行うことに より、そのデバイスを作るために使用されている装置毎の合わせ込みを行うこと が可能となるのである。
【0016】 次に、SIMS測定による不純物分布などのデータを利用してデータベースを 作り、工程管理を行うシステムについて図5に基づいて説明する。 図5において、製造ライン11の各プロセス工程の各々の装置によって処理さ れたウェハNo.1〜No.nが例えばSIMS測定装置などの測定装置12によっ て不純物分布が測定される。つまり、各装置間の違いを考慮し、SIMS測定に よる不純物分布の測定、メンテナンスにおける酸化レートや堆積レートの測定な どが行われる。この測定装置12では、製造ライン11からプロセスが終了した ウェハのデバイスの電気特性などの測定も行われる。
【0017】 この測定によって得られたデータがデータベース部13でデータベース化され る。このデータベースは、パラメータ抽出部14におけるプロセスシミュレータ 15のパラメータ抽出に利用され、各プロセス工程の各々の装置において合わせ 込みが行われる。この抽出されたパラメータはそれぞれのプロセスシミュレータ (No.1〜No.n)15に代入され、プロセスシミュレータ15のモデルによる 違いも考慮している。プロセスシミュレータ15によって計算された結果はデバ イスシミュレータ16に渡される。
【0018】 データベースはさらに、パラメータ抽出部17におけるデバイスシミュレータ 16のパラメータ抽出にも利用されている。この抽出されたパラメータはデバイ スシミュレータ16に送出される。デバイスシミュレータ16ではその計算結果 とデータベース上のデータとの比較が行われ、その比較結果はデータベース部1 3に戻される。また、半導体製造自動制御部18は、データベースに基づいて工 程管理を行い、得られたデータがこれまでのデータと違う場合、その原因を推測 する。データベースに関しては、コンピュータ端末機器19を介しての一般利用 も図られるようになっている。
【0019】 ここで、ウェハ面内の不純物の分布モデルであるPearson分布について 説明する。Pearson分布とは、
【数1】 なる方程式を満たすf(x) である。このPearson分布には、モーメントが 与えられている。すなわち、
【数2】 なるモーメントである。(2),(3)式のモーメントより、分布の形を表わす パラメータRP ,ΔRP ,γ,βが導出される。すなわち、
【数3】
【0020】 ここに、RP は投影飛程(projected range) を、ΔRP は標準偏差(standard deviation)を、γは歪み具合(skewness)を、βは尖り具合(kurtosis)をそれぞれ 示している。(4)〜(7)式より、(1)式の各定数a,b0 ,b1 ,b2 が 決められる。すなわち、
【数4】
【0021】 実際、プロセスシミュレータ15(図5参照)のパラメータ抽出においては、 (2),(3)式のモーメントをSIMS測定によるデータより計算し、プロセ スシミュレータ15のパラメータRP ,ΔRP ,γ,βを求める。 図6に、Pearson分布図を示す。この図において、横軸yは深さ、縦軸 f(x) は不純物濃度をそれぞれ示している。なお、計算上では、x=y−RP と している。
【0022】
【考案の効果】
以上説明したように、本考案によれば、半導体リソグラフィ工程で使用される 縮小投影露光装置において、レチクルマスクの投影領域の四隅に、ウェハの特性 測定のための検査領域用パターンを形成したことにより、実際に露光した状態で は、隣り合うチップの検査領域用パターン同士が隣接し、実質的に4倍の面積の 検査領域が得られるため、ウェハ面内の不純物分布を製品となるウェハを破壊す ることなく測定できるとともに、ウェハ面内に一様に多数の検査領域が形成され るため、ウェハ面内の不純物分布の均一性をも測定できることになる。
【図面の簡単な説明】
【図1】本考案によるレチクルマスクの一実施例を示す
平面図である。
【図2】本考案によるレチクルマスクを用いて露光され
たウェハの平面図である。
【図3】ウェハ面上の検査領域部分の拡大図である。
【図4】SIMS測定におけるカウント領域とエッチン
グ領域との関係図である。
【図5】SIMS測定の不純物分布などのデータを利用
した工程管理システムを示すブロック図である。
【図6】ウェハ面内の不純物の分布モデルであるPea
rson分布図である。
【符号の説明】
1 レチクルマスク 2 投影領域 3 検査領域用パターン 4 ウェハ 6 スクライブライン 11 製造ライン 12 測定装置 13 データベース部 15 プロセスシミュレータ 16 デバイスシミュレータ 18 半導体製造自動制御部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/66 J 8406−4M

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 半導体リソグラフィ工程で使用される縮
    小投影露光装置におけるレチクルマスクであって、 投影領域の四隅に、ウェハの特性測定のための検査領域
    用パターンが形成されたことを特徴とするレチクルマス
    ク。
JP9410791U 1991-10-21 1991-10-21 レチクルマスク Pending JPH0536449U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9410791U JPH0536449U (ja) 1991-10-21 1991-10-21 レチクルマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9410791U JPH0536449U (ja) 1991-10-21 1991-10-21 レチクルマスク

Publications (1)

Publication Number Publication Date
JPH0536449U true JPH0536449U (ja) 1993-05-18

Family

ID=14101218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9410791U Pending JPH0536449U (ja) 1991-10-21 1991-10-21 レチクルマスク

Country Status (1)

Country Link
JP (1) JPH0536449U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08220732A (ja) * 1995-02-13 1996-08-30 Nec Corp 露光マスク

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08220732A (ja) * 1995-02-13 1996-08-30 Nec Corp 露光マスク

Similar Documents

Publication Publication Date Title
US3751647A (en) Semiconductor and integrated circuit device yield modeling
US7829168B2 (en) Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices
Oldham The fabrication of microelectronic circuits
US7202094B2 (en) Process for locating, displaying, analyzing, and optionally monitoring potential transient defect sites in one or more integrated circuit chips of a semiconductor substrate
US6737205B2 (en) Arrangement and method for transferring a pattern from a mask to a wafer
JP2011066323A (ja) 露光処理の補正方法
JPH0536449U (ja) レチクルマスク
US20210398910A1 (en) Integrated circuit with scribe lane patterns for defect reduction
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
JP4272494B2 (ja) 製造プロセスの開発方法
JPH03269433A (ja) 投影露光マスク
JP3152776B2 (ja) ホトリソグラフィーの露光量算出方法
US6068955A (en) Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks
JPH0368126A (ja) 半導体装置の製造方法
US11804411B2 (en) Secure inspection and marking of semiconductor wafers for trusted manufacturing thereof
TWI335489B (en) Method for inspecting photomask and real-time online method for inspecting photomask
JPS59124127A (ja) 電子線露光パタ−ンの評価方法
KR0168353B1 (ko) 넌패턴 웨이퍼의 검사방법
US6784002B1 (en) Method to make wafer laser marks visable after bumping process
JPH0258777B2 (ja)
JP3034235B2 (ja) ステッピング時の整合状態を分析するための分析方法及びそのシステム
US20080073570A1 (en) Method of repeatedly using a control wafer to monitor treatments
TW202144905A (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
Li et al. Rigorous topography simulation of contamination to defect transformation
Lee et al. Reducing CD variation via statistically matching steppers